LX4F232H5QDFIGA3, 规格书,Datasheet 资料
TEXAS INSTRUMENTS-ADVANCE INFORMATION
Stellaris?LM4F232H5QD Microcontroller
DATA SHEET
Copyright?2007-2012 DS-LM4F232H5QD-12457.2480
Copyright
Copyright?2007-2012Texas Instruments Incorporated All rights reserved.Stellaris and StellarisWare?are registered trademarks of Texas Instruments Incorporated.ARM and Thumb are registered trademarks and Cortex is a trademark of ARM Limited.Other names and brands may be claimed as the property of others.
ADV ANCE INFORMATION concerns new products in the sampling or preproduction phase of development.Characteristic data and other specifications are subject to change without notice.
Please be aware that an important notice concerning availability,standard warranty,and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
Texas Instruments Incorporated
108Wild Basin,Suite350
Austin,TX78746
https://www.wendangku.net/doc/af7583281.html,/stellaris
https://www.wendangku.net/doc/af7583281.html,/sc/technical-support/product-information-centers.htm
Stellaris?LM4F232H5QD Microcontroller
Table of Contents
Revision History (39)
About This Document (43)
Audience (43)
About This Manual (43)
Related Documents (43)
Documentation Conventions (44)
1Architectural Overview (46)
1.1Stellaris LM4F Series Overview (46)
1.2LM4F232H5QD Microcontroller Overview (49)
1.3LM4F232H5QD Microcontroller Features (52)
1.3.1ARM Cortex-M4F Processor Core (52)
1.3.2On-Chip Memory (54)
1.3.3Serial Communications Peripherals (56)
1.3.4System Integration (60)
1.3.5Advanced Motion Control (66)
1.3.6Analog (68)
1.3.7JTAG and ARM Serial Wire Debug (70)
1.3.8Packaging and Temperature (71)
1.4LM4F232H5QD Microcontroller Hardware Details (71)
2The Cortex-M4F Processor (72)
2.1Block Diagram (73)
2.2Overview (74)
2.2.1System-Level Interface (74)
2.2.2Integrated Configurable Debug (74)
2.2.3Trace Port Interface Unit(TPIU) (75)
2.2.4Cortex-M4F System Component Details (75)
2.3Programming Model (76)
2.3.1Processor Mode and Privilege Levels for Software Execution (76)
2.3.2Stacks (77)
2.3.3Register Map (77)
2.3.4Register Descriptions (79)
2.3.5Exceptions and Interrupts (95)
2.3.6Data Types (95)
2.4Memory Model (95)
2.4.1Memory Regions,Types and Attributes (98)
2.4.2Memory System Ordering of Memory Accesses (98)
2.4.3Behavior of Memory Accesses (98)
2.4.4Software Ordering of Memory Accesses (99)
2.4.5Bit-Banding (100)
2.4.6Data Storage (103)
2.4.7Synchronization Primitives (103)
2.5Exception Model (104)
2.5.1Exception States (105)
2.5.2Exception Types (105)
2.5.3Exception Handlers (110)
Table of Contents
2.5.4Vector Table (110)
2.5.5Exception Priorities (111)
2.5.6Interrupt Priority Grouping (112)
2.5.7Exception Entry and Return (112)
2.6Fault Handling (115)
2.6.1Fault Types (116)
2.6.2Fault Escalation and Hard Faults (116)
2.6.3Fault Status Registers and Fault Address Registers (117)
2.6.4Lockup (117)
2.7Power Management (118)
2.7.1Entering Sleep Modes (118)
2.7.2Wake Up from Sleep Mode (118)
2.7.3The Wake-Up Interrupt Controller (119)
2.8Instruction Set Summary (119)
3Cortex-M4Peripherals (126)
3.1Functional Description (126)
3.1.1System Timer(SysTick) (127)
3.1.2Nested Vectored Interrupt Controller(NVIC) (128)
3.1.3System Control Block(SCB) (129)
3.1.4Memory Protection Unit(MPU) (129)
3.1.5Floating-Point Unit(FPU) (134)
3.2Register Map (138)
3.3System Timer(SysTick)Register Descriptions (141)
3.4NVIC Register Descriptions (145)
3.5System Control Block(SCB)Register Descriptions (160)
3.6Memory Protection Unit(MPU)Register Descriptions (189)
3.7Floating-Point Unit(FPU)Register Descriptions (198)
4JTAG Interface (204)
4.1Block Diagram (205)
4.2Signal Description (205)
4.3Functional Description (206)
4.3.1JTAG Interface Pins (206)
4.3.2JTAG TAP Controller (208)
4.3.3Shift Registers (208)
4.3.4Operational Considerations (209)
4.4Initialization and Configuration (211)
4.5Register Descriptions (211)
4.5.1Instruction Register(IR) (212)
4.5.2Data Registers (214)
5System Control (216)
5.1Signal Description (216)
5.2Functional Description (216)
5.2.1Device Identification (216)
5.2.2Reset Control (217)
5.2.3Non-Maskable Interrupt (221)
5.2.4Power Control (222)
5.2.5Clock Control (223)
5.2.6System Control (231)
Stellaris?LM4F232H5QD Microcontroller 5.3Initialization and Configuration (233)
5.4Register Map (234)
5.5System Control Register Descriptions (239)
5.6System Control Legacy Register Descriptions (452)
6System Exception Module (518)
6.1Functional Description (518)
6.2Register Map (518)
6.3Register Descriptions (518)
7Hibernation Module (526)
7.1Block Diagram (527)
7.2Signal Description (527)
7.3Functional Description (528)
7.3.1Register Access Timing (529)
7.3.2Hibernation Clock Source (529)
7.3.3System Implementation (530)
7.3.4Battery Management (531)
7.3.5Real-Time Clock (532)
7.3.6Battery-Backed Memory (533)
7.3.7Power Control Using HIB (534)
7.3.8Power Control Using VDD3ON Mode (534)
7.3.9Initiating Hibernate (534)
7.3.10Waking from Hibernate (534)
7.3.11Arbitrary Power Removal (534)
7.3.12Interrupts and Status (535)
7.4Initialization and Configuration (535)
7.4.1Initialization (535)
7.4.2RTC Match Functionality(No Hibernation) (536)
7.4.3RTC Match/Wake-Up from Hibernation (536)
7.4.4External Wake-Up from Hibernation (537)
7.4.5RTC or External Wake-Up from Hibernation (537)
7.5Register Map (537)
7.6Register Descriptions (538)
8Internal Memory (556)
8.1Block Diagram (556)
8.2Functional Description (557)
8.2.1SRAM (557)
8.2.2ROM (558)
8.2.3Flash Memory (560)
8.2.4EEPROM (564)
8.3Register Map (569)
8.4Flash Memory Register Descriptions(Flash Control Offset) (571)
8.5EEPROM Register Descriptions(EEPROM Offset) (589)
8.6Memory Register Descriptions(System Control Offset) (605)
9Micro Direct Memory Access(μDMA) (614)
9.1Block Diagram (615)
9.2Functional Description (615)
9.2.1Channel Assignments (616)
Table of Contents
9.2.2Priority (617)
9.2.3Arbitration Size (617)
9.2.4Request Types (617)
9.2.5Channel Configuration (618)
9.2.6Transfer Modes (620)
9.2.7Transfer Size and Increment (628)
9.2.8Peripheral Interface (628)
9.2.9Software Request (628)
9.2.10Interrupts and Errors (629)
9.3Initialization and Configuration (629)
9.3.1Module Initialization (629)
9.3.2Configuring a Memory-to-Memory Transfer (630)
9.3.3Configuring a Peripheral for Simple Transmit (631)
9.3.4Configuring a Peripheral for Ping-Pong Receive (633)
9.3.5Configuring Channel Assignments (635)
9.4Register Map (635)
9.5μDMA Channel Control Structure (637)
9.6μDMA Register Descriptions (644)
10General-Purpose Input/Outputs(GPIOs) (678)
10.1Signal Description (679)
10.2Functional Description (682)
10.2.1Data Control (684)
10.2.2Interrupt Control (685)
10.2.3Mode Control (686)
10.2.4Commit Control (687)
10.2.5Pad Control (687)
10.2.6Identification (687)
10.3Initialization and Configuration (687)
10.4Register Map (688)
10.5Register Descriptions (691)
11General-Purpose Timers (738)
11.1Block Diagram (739)
11.2Signal Description (740)
11.3Functional Description (742)
11.3.1GPTM Reset Conditions (743)
11.3.2Timer Modes (743)
11.3.3Wait-for-Trigger Mode (753)
11.3.4Synchronizing GP Timer Blocks (754)
11.3.5DMA Operation (755)
11.3.6Accessing Concatenated16/32-Bit GPTM Register Values (755)
11.3.7Accessing Concatenated32/64-Bit Wide GPTM Register Values (755)
11.4Initialization and Configuration (757)
11.4.1One-Shot/Periodic Timer Mode (757)
11.4.2Real-Time Clock(RTC)Mode (758)
11.4.3Input Edge-Count Mode (758)
11.4.4Input Edge Timing Mode (759)
11.4.5PWM Mode (759)
11.5Register Map (760)
Stellaris?LM4F232H5QD Microcontroller
11.6Register Descriptions (761)
12Watchdog Timers (809)
12.1Block Diagram (810)
12.2Functional Description (810)
12.2.1Register Access Timing (811)
12.3Initialization and Configuration (811)
12.4Register Map (811)
12.5Register Descriptions (812)
13Analog-to-Digital Converter(ADC) (834)
13.1Block Diagram (835)
13.2Signal Description (836)
13.3Functional Description (837)
13.3.1Sample Sequencers (838)
13.3.2Module Control (838)
13.3.3Hardware Sample Averaging Circuit (841)
13.3.4Analog-to-Digital Converter (842)
13.3.5Differential Sampling (845)
13.3.6Internal Temperature Sensor (847)
13.3.7Digital Comparator Unit (848)
13.4Initialization and Configuration (852)
13.4.1Module Initialization (852)
13.4.2Sample Sequencer Configuration (853)
13.5Register Map (853)
13.6Register Descriptions (855)
14Universal Asynchronous Receivers/Transmitters(UARTs) (924)
14.1Block Diagram (925)
14.2Signal Description (925)
14.3Functional Description (926)
14.3.1Transmit/Receive Logic (927)
14.3.2Baud-Rate Generation (927)
14.3.3Data Transmission (928)
14.3.4Serial IR(SIR) (928)
14.3.5ISO7816Support (929)
14.3.6Modem Handshake Support (930)
14.3.7LIN Support (931)
14.3.89-Bit UART Mode (933)
14.3.9FIFO Operation (933)
14.3.10Interrupts (934)
14.3.11Loopback Operation (935)
14.3.12DMA Operation (935)
14.4Initialization and Configuration (935)
14.5Register Map (936)
14.6Register Descriptions (938)
15Synchronous Serial Interface(SSI) (992)
15.1Block Diagram (993)
15.2Signal Description (993)
15.3Functional Description (994)
Table of Contents
15.3.1Bit Rate Generation (994)
15.3.2FIFO Operation (995)
15.3.3Interrupts (995)
15.3.4Frame Formats (996)
15.3.5DMA Operation (1003)
15.4Initialization and Configuration (1004)
15.5Register Map (1005)
15.6Register Descriptions (1006)
16Inter-Integrated Circuit(I2C)Interface (1035)
16.1Block Diagram (1036)
16.2Signal Description (1036)
16.3Functional Description (1037)
16.3.1I2C Bus Functional Overview (1037)
16.3.2Available Speed Modes (1041)
16.3.3Interrupts (1042)
16.3.4Loopback Operation (1043)
16.3.5Command Sequence Flow Charts (1044)
16.4Initialization and Configuration (1052)
16.5Register Map (1053)
16.6Register Descriptions(I2C Master) (1054)
16.7Register Descriptions(I2C Slave) (1069)
16.8Register Descriptions(I2C Status and Control) (1079)
17Controller Area Network(CAN)Module (1082)
17.1Block Diagram (1083)
17.2Signal Description (1083)
17.3Functional Description (1084)
17.3.1Initialization (1085)
17.3.2Operation (1086)
17.3.3Transmitting Message Objects (1087)
17.3.4Configuring a Transmit Message Object (1087)
17.3.5Updating a Transmit Message Object (1088)
17.3.6Accepting Received Message Objects (1089)
17.3.7Receiving a Data Frame (1089)
17.3.8Receiving a Remote Frame (1089)
17.3.9Receive/Transmit Priority (1090)
17.3.10Configuring a Receive Message Object (1090)
17.3.11Handling of Received Message Objects (1091)
17.3.12Handling of Interrupts (1093)
17.3.13Test Mode (1094)
17.3.14Bit Timing Configuration Error Considerations (1096)
17.3.15Bit Time and Bit Rate (1096)
17.3.16Calculating the Bit Timing Parameters (1098)
17.4Register Map (1101)
17.5CAN Register Descriptions (1102)
18Universal Serial Bus(USB)Controller (1133)
18.1Block Diagram (1134)
18.2Signal Description (1134)
Stellaris?LM4F232H5QD Microcontroller 18.3Functional Description (1135)
18.3.1Operation as a Device (1135)
18.3.2Operation as a Host (1140)
18.3.3OTG Mode (1144)
18.3.4DMA Operation (1146)
18.4Initialization and Configuration (1147)
18.4.1Pin Configuration (1147)
18.4.2Endpoint Configuration (1148)
18.5Register Map (1148)
18.6Register Descriptions (1154)
19Analog Comparators (1248)
19.1Block Diagram (1249)
19.2Signal Description (1249)
19.3Functional Description (1250)
19.3.1Internal Reference Programming (1251)
19.4Initialization and Configuration (1253)
19.5Register Map (1254)
19.6Register Descriptions (1254)
20Pulse Width Modulator(PWM) (1264)
20.1Block Diagram (1265)
20.2Signal Description (1266)
20.3Functional Description (1268)
20.3.1PWM Timer (1268)
20.3.2PWM Comparators (1268)
20.3.3PWM Signal Generator (1270)
20.3.4Dead-Band Generator (1271)
20.3.5Interrupt/ADC-Trigger Selector (1271)
20.3.6Synchronization Methods (1271)
20.3.7Fault Conditions (1272)
20.3.8Output Control Block (1273)
20.4Initialization and Configuration (1273)
20.5Register Map (1274)
20.6Register Descriptions (1277)
21Quadrature Encoder Interface(QEI) (1343)
21.1Block Diagram (1343)
21.2Signal Description (1344)
21.3Functional Description (1345)
21.4Initialization and Configuration (1347)
21.5Register Map (1348)
21.6Register Descriptions (1348)
22Pin Diagram (1365)
23Signal Tables (1366)
23.1Connections for Unused Signals (1412)
24Operating Characteristics (1414)
25Electrical Characteristics (1415)
25.1Maximum Ratings (1415)
25.2Recommended Operating Conditions (1416)
Table of Contents
25.3Load Conditions (1417)
25.4JTAG and Boundary Scan (1418)
25.5Power and Brown-Out (1419)
25.6Reset (1420)
25.7On-Chip Low Drop-Out(LDO)Regulator (1421)
25.8Clocks (1422)
25.8.1PLL Specifications (1422)
25.8.2PIOSC Specifications (1423)
25.8.3Internal30-kHz Oscillator Specifications (1423)
25.8.4Hibernation Clock Source Specifications (1423)
25.8.5Main Oscillator Specifications (1424)
25.8.6System Clock Specification with ADC Operation (1427)
25.8.7System Clock Specification with USB Operation (1427)
25.9Sleep Modes (1428)
25.10Hibernation Module (1428)
25.11Flash Memory and EEPROM (1429)
25.12Input/Output Characteristics (1430)
25.13Analog-to-Digital Converter(ADC) (1431)
25.14Synchronous Serial Interface(SSI) (1434)
25.15Inter-Integrated Circuit(I2C)Interface (1436)
25.16Universal Serial Bus(USB)Controller (1436)
25.17Analog Comparator (1436)
25.18Current Consumption (1438)
25.18.1Preliminary Current Consumption (1438)
A Register Quick Reference (1440)
B Ordering and Contact Information (1495)
B.1Ordering Information (1495)
B.2Part Markings (1495)
B.3Kits (1495)
B.4Support Information (1496)
C Package Information (1497)
C.1144-Pin LQFP Package (1497)
C.1.1Package Dimensions (1497)
Stellaris?LM4F232H5QD Microcontroller
List of Figures
Figure1-1.Stellaris LM4F Block Diagram (47)
Figure1-2.Stellaris LM4F232H5QD Microcontroller High-Level Block Diagram (51)
Figure2-1.CPU Block Diagram (74)
Figure2-2.TPIU Block Diagram (75)
Figure2-3.Cortex-M4F Register Set (78)
Figure2-4.Bit-Band Mapping (102)
Figure2-5.Data Storage (103)
Figure2-6.Vector Table (111)
Figure2-7.Exception Stack Frame (114)
Figure3-1.SRD Use Example (132)
Figure3-2.FPU Register Bank (135)
Figure4-1.JTAG Module Block Diagram (205)
Figure4-2.Test Access Port State Machine (208)
Figure4-3.IDCODE Register Format (214)
Figure4-4.BYPASS Register Format (214)
Figure4-5.Boundary Scan Register Format (215)
Figure5-1.Basic RST Configuration (219)
Figure5-2.External Circuitry to Extend Power-On Reset (219)
Figure5-3.Reset Circuit Controlled by Switch (220)
Figure5-4.Power Architecture (223)
Figure5-5.Main Clock Tree (226)
Figure5-6.Module Clock Selection (233)
Figure7-1.Hibernation Module Block Diagram (527)
https://www.wendangku.net/doc/af7583281.html,ing a Crystal as the Hibernation Clock Source with a Single Battery Source (530)
https://www.wendangku.net/doc/af7583281.html,ing a Dedicated Oscillator as the Hibernation Clock Source with VDD3ON
Mode (530)
https://www.wendangku.net/doc/af7583281.html,ing a Regulator for Both V DD and V BAT (531)
Figure8-1.Internal Memory Block Diagram (556)
Figure8-2.EEPROM Block Diagram (557)
Figure9-1.μDMA Block Diagram (615)
Figure9-2.Example of Ping-PongμDMA Transaction (621)
Figure9-3.Memory Scatter-Gather,Setup and Configuration (623)
Figure9-4.Memory Scatter-Gather,μDMA Copy Sequence (624)
Figure9-5.Peripheral Scatter-Gather,Setup and Configuration (626)
Figure9-6.Peripheral Scatter-Gather,μDMA Copy Sequence (627)
Figure10-1.Digital I/O Pads (683)
Figure10-2.Analog/Digital I/O Pads (684)
Figure10-3.GPIODATA Write Example (685)
Figure10-4.GPIODATA Read Example (685)
Figure11-1.GPTM Module Block Diagram (739)
Figure11-2.Reading the RTC Value (747)
Figure11-3.Input Edge-Count Mode Example,Counting Down (749)
Figure11-4.16-Bit Input Edge-Time Mode Example (750)
Figure11-5.16-Bit PWM Mode Example (752)
https://www.wendangku.net/doc/af7583281.html,P Output,GPTMTnMATCHR>GPTMTnILR (752)
https://www.wendangku.net/doc/af7583281.html,P Output,GPTMTnMATCHR=GPTMTnILR (753)
Table of Contents
https://www.wendangku.net/doc/af7583281.html,P Output,GPTMTnILR>GPTMTnMATCHR (753)
Figure11-9.Timer Daisy Chain (754)
Figure12-1.WDT Module Block Diagram (810)
Figure13-1.Implementation of Two ADC Blocks (835)
Figure13-2.ADC Module Block Diagram (836)
Figure13-3.ADC Sample Phases (840)
Figure13-4.Doubling the ADC Sample Rate (840)
Figure13-5.Skewed Sampling (841)
Figure13-6.Sample Averaging Example (842)
Figure13-7.ADC Input Equivalency Diagram (843)
Figure13-8.ADC Voltage Reference (844)
Figure13-9.ADC Conversion Result (845)
Figure13-10.Differential Voltage Representation (847)
Figure13-11.Internal Temperature Sensor Characteristic (848)
Figure13-12.Low-Band Operation(CIC=0x0and/or CTC=0x0) (850)
Figure13-13.Mid-Band Operation(CIC=0x1and/or CTC=0x1) (851)
Figure13-14.High-Band Operation(CIC=0x3and/or CTC=0x3) (852)
Figure14-1.UART Module Block Diagram (925)
Figure14-2.UART Character Frame (927)
Figure14-3.IrDA Data Modulation (929)
Figure14-4.LIN Message (932)
Figure14-5.LIN Synchronization Field (933)
Figure15-1.SSI Module Block Diagram (993)
Figure15-2.TI Synchronous Serial Frame Format(Single Transfer) (997)
Figure15-3.TI Synchronous Serial Frame Format(Continuous Transfer) (997)
Figure15-4.Freescale SPI Format(Single Transfer)with SPO=0and SPH=0 (998)
Figure15-5.Freescale SPI Format(Continuous Transfer)with SPO=0and SPH=0 (998)
Figure15-6.Freescale SPI Frame Format with SPO=0and SPH=1 (999)
Figure15-7.Freescale SPI Frame Format(Single Transfer)with SPO=1and SPH=0 (1000)
Figure15-8.Freescale SPI Frame Format(Continuous Transfer)with SPO=1and SPH=0 (1000)
Figure15-9.Freescale SPI Frame Format with SPO=1and SPH=1 (1001)
Figure15-10.MICROWIRE Frame Format(Single Frame) (1002)
Figure15-11.MICROWIRE Frame Format(Continuous Transfer) (1003)
Figure15-12.MICROWIRE Frame Format,SSIFss Input Setup and Hold Requirements (1003)
Figure16-1.I2C Block Diagram (1036)
Figure16-2.I2C Bus Configuration (1037)
Figure16-3.START and STOP Conditions (1038)
https://www.wendangku.net/doc/af7583281.html,plete Data Transfer with a7-Bit Address (1038)
Figure16-5.R/S Bit in First Byte (1039)
Figure16-6.Data Validity During Bit Transfer on the I2C Bus (1039)
Figure16-7.High-Speed Data Format (1041)
Figure16-8.Master Single TRANSMIT (1045)
Figure16-9.Master Single RECEIVE (1046)
Figure16-10.Master TRANSMIT with Repeated START (1047)
Figure16-11.Master RECEIVE with Repeated START (1048)
Figure16-12.Master RECEIVE with Repeated START after TRANSMIT with Repeated
START (1049)
Stellaris?LM4F232H5QD Microcontroller Figure16-13.Master TRANSMIT with Repeated START after RECEIVE with Repeated
START (1050)
Figure16-14.High Speed Mode Master Transmit (1051)
Figure16-15.Slave Command Sequence (1052)
Figure17-1.CAN Controller Block Diagram (1083)
Figure17-2.CAN Data/Remote Frame (1085)
Figure17-3.Message Objects in a FIFO Buffer (1093)
Figure17-4.CAN Bit Time (1097)
https://www.wendangku.net/doc/af7583281.html,B Module Block Diagram (1134)
Figure19-1.Analog Comparator Module Block Diagram (1249)
Figure19-2.Structure of Comparator Unit (1250)
https://www.wendangku.net/doc/af7583281.html,parator Internal Reference Structure (1251)
Figure20-1.PWM Module Diagram (1266)
Figure20-2.PWM Generator Block Diagram (1266)
Figure20-3.PWM Count-Down Mode (1269)
Figure20-4.PWM Count-Up/Down Mode (1270)
Figure20-5.PWM Generation Example In Count-Up/Down Mode (1270)
Figure20-6.PWM Dead-Band Generator (1271)
Figure21-1.QEI Block Diagram (1344)
Figure21-2.Quadrature Encoder and Velocity Predivider Operation (1346)
Figure22-1.144-Pin LQFP Package Pin Diagram (1365)
Figure25-1.ESD Protection on GPIOs and XOSCn Pins (1416)
Figure25-2.ESD Protection on Non-Power,Non-GPIO,and Non-XOSCn Pins (1416)
Figure25-3.Load Conditions (1417)
Figure25-4.JTAG Test Clock Input Timing (1418)
Figure25-5.JTAG Test Access Port(TAP)Timing (1419)
Figure25-6.Power-On and Brown-Out Reset and Voltage Parameters (1420)
Figure25-7.Brown-Out Reset Timing (1420)
Figure25-8.External Reset Timing(RST) (1421)
Figure25-9.Software Reset Timing (1421)
Figure25-10.Watchdog Reset Timing (1421)
Figure25-11.MOSC Failure Reset Timing (1421)
Figure25-12.Hibernation Module Timing (1429)
Figure25-13.ADC External Reference Filtering (1433)
Figure25-14.ADC Input Equivalency Diagram (1434)
Figure25-15.SSI Timing for TI Frame Format(FRF=01),Single Transfer Timing
Measurement (1435)
Figure25-16.SSI Timing for MICROWIRE Frame Format(FRF=10),Single Transfer (1435)
Figure25-17.SSI Timing for SPI Frame Format(FRF=00),with SPH=1 (1435)
Figure25-18.I2C Timing (1436)
Figure C-1.Stellaris LM4F232H5QD144-Pin LQFP Package Dimensions (1497)
Table of Contents
List of Tables
Table1.Revision History (39)
Table2.Documentation Conventions (44)
Table1-1.Stellaris LM4F Device Series (47)
Table1-2.Stellaris LM4F23x Series (48)
Table1-3.Stellaris LM4F Family of Devices (48)
Table1-4.Stellaris LM4F232H5QD Microcontroller Features (49)
Table2-1.Summary of Processor Mode,Privilege Level,and Stack Use (77)
Table2-2.Processor Register Map (78)
Table2-3.PSR Register Combinations (84)
Table2-4.Memory Map (95)
Table2-5.Memory Access Behavior (99)
Table2-6.SRAM Memory Bit-Banding Regions (101)
Table2-7.Peripheral Memory Bit-Banding Regions (101)
Table2-8.Exception Types (106)
Table2-9.Interrupts (107)
Table2-10.Exception Return Behavior (115)
Table2-11.Faults (116)
Table2-12.Fault Status and Fault Address Registers (117)
Table2-13.Cortex-M4F Instruction Summary (119)
Table3-1.Core Peripheral Register Regions (126)
Table3-2.Memory Attributes Summary (130)
Table3-3.TEX,S,C,and B Bit Field Encoding (132)
Table3-4.Cache Policy for Memory Attribute Encoding (133)
Table3-5.AP Bit Field Encoding (133)
Table3-6.Memory Region Attributes for Stellaris Microcontrollers (134)
Table3-7.QNaN and SNaN Handling (137)
Table3-8.Peripherals Register Map (138)
Table3-9.Interrupt Priority Levels (168)
Table3-10.Example SIZE Field Values (196)
Table4-1.JTAG_SWD_SWO Signals(144LQFP) (205)
Table4-2.JTAG Port Pins State after Power-On Reset or RST assertion (206)
Table4-3.JTAG Instruction Register Commands (212)
Table5-1.System Control&Clocks Signals(144LQFP) (216)
Table5-2.Reset Sources (217)
Table5-3.Clock Source Options (224)
Table5-4.Possible System Clock Frequencies Using the SYSDIV Field (227)
Table5-5.Examples of Possible System Clock Frequencies Using the SYSDIV2Field (227)
Table5-6.Examples of Possible System Clock Frequencies with DIV400=1 (228)
Table5-7.System Control Register Map (234)
Table5-8.RCC2Fields that Override RCC Fields (261)
Table6-1.System Exception Register Map (518)
Table7-1.Hibernate Signals(144LQFP) (527)
Table7-2.Counter Behavior with a TRIM Value of0x8003 (532)
Table7-3.Counter Behavior with a TRIM Value of0x7FFC (533)
Table7-4.Hibernation Module Clock Operation (536)
Table7-5.Hibernation Module Register Map (538)
Stellaris?LM4F232H5QD Microcontroller Table8-1.Flash Memory Protection Policy Combinations (561)
https://www.wendangku.net/doc/af7583281.html,er-Programmable Flash Memory Resident Registers (564)
Table8-3.Flash Register Map (569)
Table9-1.μDMA Channel Assignments (616)
Table9-2.Request Type Support (618)
Table9-3.Control Structure Memory Map (619)
Table9-4.Channel Control Structure (619)
Table9-5.μDMA Read Example:8-Bit Peripheral (628)
Table9-6.μDMA Interrupt Assignments (629)
Table9-7.Channel Control Structure Offsets for Channel30 (630)
Table9-8.Channel Control Word Configuration for Memory Transfer Example (630)
Table9-9.Channel Control Structure Offsets for Channel7 (631)
Table9-10.Channel Control Word Configuration for Peripheral Transmit Example (632)
Table9-11.Primary and Alternate Channel Control Structure Offsets for Channel8 (633)
Table9-12.Channel Control Word Configuration for Peripheral Ping-Pong Receive
Example (634)
Table9-13.μDMA Register Map (636)
Table10-1.GPIO Pins With Non-Zero Reset Values (679)
Table10-2.GPIO Pins and Alternate Functions(144LQFP) (679)
Table10-3.GPIO Pad Configuration Examples (688)
Table10-4.GPIO Interrupt Configuration Example (688)
Table10-5.GPIO Pins With Non-Zero Reset Values (689)
Table10-6.GPIO Register Map (690)
Table10-7.GPIO Pins With Non-Zero Reset Values (702)
Table10-8.GPIO Pins With Non-Zero Reset Values (709)
Table10-9.GPIO Pins With Non-Zero Reset Values (711)
Table10-10.GPIO Pins With Non-Zero Reset Values (714)
Table10-11.GPIO Pins With Non-Zero Reset Values (721)
Table11-1.Available CCP Pins (739)
Table11-2.General-Purpose Timers Signals(144LQFP) (740)
Table11-3.General-Purpose Timer Capabilities (743)
Table11-4.Counter Values When the Timer is Enabled in Periodic or One-Shot Modes (744)
Table11-5.16-Bit Timer With Prescaler Configurations (745)
Table11-6.32-Bit Timer(configured in32/64-bit mode)With Prescaler Configurations (745)
Table11-7.Counter Values When the Timer is Enabled in RTC Mode (746)
Table11-8.Counter Values When the Timer is Enabled in Input Edge-Count Mode (748)
Table11-9.Counter Values When the Timer is Enabled in Input Event-Count Mode (749)
Table11-10.Counter Values When the Timer is Enabled in PWM Mode (751)
Table11-11.Timeout Actions for GPTM Modes (754)
Table11-12.Timers Register Map (760)
Table12-1.Watchdog Timers Register Map (812)
Table13-1.ADC Signals(144LQFP) (836)
Table13-2.Samples and FIFO Depth of Sequencers (838)
Table13-3.Differential Sampling Pairs (845)
Table13-4.ADC Register Map (853)
Table14-1.UART Signals(144LQFP) (926)
Table14-2.Flow Control Mode (931)
Table14-3.UART Register Map (937)
Table of Contents
Table15-1.SSI Signals(144LQFP) (994)
Table15-2.SSI Register Map (1005)
Table16-1.I2C Signals(144LQFP) (1036)
Table16-2.Examples of I2C Master Timer Period versus Speed Mode (1042)
Table16-3.Examples of I2C Master Timer Period in High-Speed Mode (1042)
Table16-4.Inter-Integrated Circuit(I2C)Interface Register Map (1054)
Table16-5.Write Field Decoding for I2CMCS[3:0]Field (1059)
Table17-1.Controller Area Network Signals(144LQFP) (1084)
Table17-2.Message Object Configurations (1090)
Table17-3.CAN Protocol Ranges (1097)
Table17-4.CANBIT Register Values (1097)
Table17-5.CAN Register Map (1101)
https://www.wendangku.net/doc/af7583281.html,B Signals(144LQFP) (1134)
Table18-2.Remainder(MAXLOAD/4) (1146)
Table18-3.Actual Bytes Read (1146)
Table18-4.Packet Sizes That Clear RXRDY (1147)
Table18-5.Universal Serial Bus(USB)Controller Register Map (1148)
Table19-1.Analog Comparators Signals(144LQFP) (1249)
Table19-2.Internal Reference Voltage and ACREFCTL Field Values (1251)
Table19-3.Analog Comparator Voltage Reference Characteristics,V DDA=3.3V,EN=1,and
RNG=0 (1252)
Table19-4.Analog Comparator Voltage Reference Characteristics,V DDA=3.3V,EN=1,and
RNG=1 (1253)
Table19-5.Analog Comparators Register Map (1254)
Table20-1.PWM Signals(144LQFP) (1267)
Table20-2.PWM Register Map (1275)
Table21-1.QEI Signals(144LQFP) (1344)
Table21-2.QEI Register Map (1348)
Table23-1.GPIO Pins With Default Alternate Functions (1366)
Table23-2.Signals by Pin Number (1367)
Table23-3.Signals by Signal Name (1381)
Table23-4.Signals by Function,Except for GPIO (1393)
Table23-5.GPIO Pins and Alternate Functions (1404)
Table23-6.Possible Pin Assignments for Alternate Functions (1408)
Table23-7.Connections for Unused Signals(144-Pin LQFP) (1413)
Table24-1.Temperature Characteristics (1414)
Table24-2.Thermal Characteristics (1414)
Table24-3.ESD Absolute Maximum Ratings (1414)
Table25-1.Maximum Ratings (1415)
Table25-2.Recommended DC Operating Conditions (1416)
Table25-3.GPIO Current Restrictions (1417)
Table25-4.GPIO Package Side Assignments (1417)
Table25-5.JTAG Characteristics (1418)
Table25-6.Power Characteristics (1419)
Table25-7.Reset Characteristics (1420)
Table25-8.LDO Regulator Characteristics (1421)
Table25-9.Phase Locked Loop(PLL)Characteristics (1422)
Table25-10.Actual PLL Frequency (1422)
Stellaris?LM4F232H5QD Microcontroller Table25-11.PIOSC Clock Characteristics (1423)
Table25-12.30-kHz Clock Characteristics (1423)
Table25-13.HIB Oscillator Input Characteristics (1423)
Table25-14.Main Oscillator Input Characteristics (1424)
Table25-15.Crystal Parameters (1426)
Table25-16.Supported MOSC Crystal Frequencies (1426)
Table25-17.System Clock Characteristics with ADC Operation (1427)
Table25-18.System Clock Characteristics with USB Operation (1427)
Table25-19.Sleep Modes AC Characteristics (1428)
Table25-20.Hibernation Module Battery Characteristics (1428)
Table25-21.Hibernation Module AC Characteristics (1428)
Table25-22.Flash Memory Characteristics (1429)
Table25-23.EEPROM Characteristics (1429)
Table25-24.GPIO Module Characteristics (1430)
Table25-25.ADC Electrical Characteristics (1431)
Table25-26.SSI Characteristics (1434)
Table25-27.I2C Characteristics (1436)
Table25-28.Analog Comparator Characteristics (1436)
Table25-29.Analog Comparator Voltage Reference Characteristics (1437)
Table25-30.Analog Comparator Voltage Reference Characteristics,V DDA=3.3V,EN=1,and RNG=0 (1437)
Table25-31.Analog Comparator Voltage Reference Characteristics,V DDA=3.3V,EN=1,and RNG=1 (1437)
Table25-32.Preliminary Current Consumption (1438)
Table B-1.Part Ordering Information (1495)
Table of Contents
List of Registers
The Cortex-M4F Processor (72)
Register1:Cortex General-Purpose Register0(R0) (80)
Register2:Cortex General-Purpose Register1(R1) (80)
Register3:Cortex General-Purpose Register2(R2) (80)
Register4:Cortex General-Purpose Register3(R3) (80)
Register5:Cortex General-Purpose Register4(R4) (80)
Register6:Cortex General-Purpose Register5(R5) (80)
Register7:Cortex General-Purpose Register6(R6) (80)
Register8:Cortex General-Purpose Register7(R7) (80)
Register9:Cortex General-Purpose Register8(R8) (80)
Register10:Cortex General-Purpose Register9(R9) (80)
Register11:Cortex General-Purpose Register10(R10) (80)
Register12:Cortex General-Purpose Register11(R11) (80)
Register13:Cortex General-Purpose Register12(R12) (80)
Register14:Stack Pointer(SP) (81)
Register15:Link Register(LR) (82)
Register16:Program Counter(PC) (83)
Register17:Program Status Register(PSR) (84)
Register18:Priority Mask Register(PRIMASK) (88)
Register19:Fault Mask Register(FAULTMASK) (89)
Register20:Base Priority Mask Register(BASEPRI) (90)
Register21:Control Register(CONTROL) (91)
Register22:Floating-Point Status Control(FPSC) (93)
Cortex-M4Peripherals (126)
Register1:SysTick Control and Status Register(STCTRL),offset0x010 (142)
Register2:SysTick Reload Value Register(STRELOAD),offset0x014 (144)
Register3:SysTick Current Value Register(STCURRENT),offset0x018 (145)
Register4:Interrupt0-31Set Enable(EN0),offset0x100 (146)
Register5:Interrupt32-63Set Enable(EN1),offset0x104 (146)
Register6:Interrupt64-95Set Enable(EN2),offset0x108 (146)
Register7:Interrupt96-127Set Enable(EN3),offset0x10C (146)
Register8:Interrupt128-138Set Enable(EN4),offset0x110 (147)
Register9:Interrupt0-31Clear Enable(DIS0),offset0x180 (148)
Register10:Interrupt32-63Clear Enable(DIS1),offset0x184 (148)
Register11:Interrupt64-95Clear Enable(DIS2),offset0x188 (148)
Register12:Interrupt96-127Clear Enable(DIS3),offset0x18C (148)
Register13:Interrupt128-138Clear Enable(DIS4),offset0x190 (149)
Register14:Interrupt0-31Set Pending(PEND0),offset0x200 (150)
Register15:Interrupt32-63Set Pending(PEND1),offset0x204 (150)
Register16:Interrupt64-95Set Pending(PEND2),offset0x208 (150)
Register17:Interrupt96-127Set Pending(PEND3),offset0x20C (150)
Register18:Interrupt128-138Set Pending(PEND4),offset0x210 (151)
Register19:Interrupt0-31Clear Pending(UNPEND0),offset0x280 (152)
Register20:Interrupt32-63Clear Pending(UNPEND1),offset0x284 (152)
Register21:Interrupt64-95Clear Pending(UNPEND2),offset0x288 (152)
Stellaris?LM4F232H5QD Microcontroller Register22:Interrupt96-127Clear Pending(UNPEND3),offset0x28C (152)
Register23:Interrupt128-138Clear Pending(UNPEND4),offset0x290 (153)
Register24:Interrupt0-31Active Bit(ACTIVE0),offset0x300 (154)
Register25:Interrupt32-63Active Bit(ACTIVE1),offset0x304 (154)
Register26:Interrupt64-95Active Bit(ACTIVE2),offset0x308 (154)
Register27:Interrupt96-127Active Bit(ACTIVE3),offset0x30C (154)
Register28:Interrupt128-138Active Bit(ACTIVE4),offset0x310 (155)
Register29:Interrupt0-3Priority(PRI0),offset0x400 (156)
Register30:Interrupt4-7Priority(PRI1),offset0x404 (156)
Register31:Interrupt8-11Priority(PRI2),offset0x408 (156)
Register32:Interrupt12-15Priority(PRI3),offset0x40C (156)
Register33:Interrupt16-19Priority(PRI4),offset0x410 (156)
Register34:Interrupt20-23Priority(PRI5),offset0x414 (156)
Register35:Interrupt24-27Priority(PRI6),offset0x418 (156)
Register36:Interrupt28-31Priority(PRI7),offset0x41C (156)
Register37:Interrupt32-35Priority(PRI8),offset0x420 (156)
Register38:Interrupt36-39Priority(PRI9),offset0x424 (156)
Register39:Interrupt40-43Priority(PRI10),offset0x428 (156)
Register40:Interrupt44-47Priority(PRI11),offset0x42C (156)
Register41:Interrupt48-51Priority(PRI12),offset0x430 (156)
Register42:Interrupt52-55Priority(PRI13),offset0x434 (156)
Register43:Interrupt56-59Priority(PRI14),offset0x438 (156)
Register44:Interrupt60-63Priority(PRI15),offset0x43C (156)
Register45:Interrupt64-67Priority(PRI16),offset0x440 (158)
Register46:Interrupt68-71Priority(PRI17),offset0x444 (158)
Register47:Interrupt72-75Priority(PRI18),offset0x448 (158)
Register48:Interrupt76-79Priority(PRI19),offset0x44C (158)
Register49:Interrupt80-83Priority(PRI20),offset0x450 (158)
Register50:Interrupt84-87Priority(PRI21),offset0x454 (158)
Register51:Interrupt88-91Priority(PRI22),offset0x458 (158)
Register52:Interrupt92-95Priority(PRI23),offset0x45C (158)
Register53:Interrupt96-99Priority(PRI24),offset0x460 (158)
Register54:Interrupt100-103Priority(PRI25),offset0x464 (158)
Register55:Interrupt104-107Priority(PRI26),offset0x468 (158)
Register56:Interrupt108-111Priority(PRI27),offset0x46C (158)
Register57:Interrupt112-115Priority(PRI28),offset0x470 (158)
Register58:Interrupt116-119Priority(PRI29),offset0x474 (158)
Register59:Interrupt120-123Priority(PRI30),offset0x478 (158)
Register60:Interrupt124-127Priority(PRI31),offset0x47C (158)
Register61:Interrupt128-131Priority(PRI32),offset0x480 (158)
Register62:Interrupt132-135Priority(PRI33),offset0x484 (158)
Register63:Interrupt136-138Priority(PRI34),offset0x488 (158)
Register64:Software Trigger Interrupt(SWTRIG),offset0xF00 (160)
Register65:Auxiliary Control(ACTLR),offset0x008 (161)
Register66:CPU ID Base(CPUID),offset0xD00 (163)
Register67:Interrupt Control and State(INTCTRL),offset0xD04 (164)
Register68:Vector Table Offset(VTABLE),offset0xD08 (167)
Register69:Application Interrupt and Reset Control(APINT),offset0xD0C (168)
Table of Contents
Register70:System Control(SYSCTRL),offset0xD10 (170)
Register71:Configuration and Control(CFGCTRL),offset0xD14 (172)
Register72:System Handler Priority1(SYSPRI1),offset0xD18 (174)
Register73:System Handler Priority2(SYSPRI2),offset0xD1C (175)
Register74:System Handler Priority3(SYSPRI3),offset0xD20 (176)
Register75:System Handler Control and State(SYSHNDCTRL),offset0xD24 (177)
Register76:Configurable Fault Status(FAULTSTAT),offset0xD28 (181)
Register77:Hard Fault Status(HFAULTSTAT),offset0xD2C (187)
Register78:Memory Management Fault Address(MMADDR),offset0xD34 (188)
Register79:Bus Fault Address(FAULTADDR),offset0xD38 (189)
Register80:MPU Type(MPUTYPE),offset0xD90 (190)
Register81:MPU Control(MPUCTRL),offset0xD94 (191)
Register82:MPU Region Number(MPUNUMBER),offset0xD98 (193)
Register83:MPU Region Base Address(MPUBASE),offset0xD9C (194)
Register84:MPU Region Base Address Alias1(MPUBASE1),offset0xDA4 (194)
Register85:MPU Region Base Address Alias2(MPUBASE2),offset0xDAC (194)
Register86:MPU Region Base Address Alias3(MPUBASE3),offset0xDB4 (194)
Register87:MPU Region Attribute and Size(MPUATTR),offset0xDA0 (196)
Register88:MPU Region Attribute and Size Alias1(MPUATTR1),offset0xDA8 (196)
Register89:MPU Region Attribute and Size Alias2(MPUATTR2),offset0xDB0 (196)
Register90:MPU Region Attribute and Size Alias3(MPUATTR3),offset0xDB8 (196)
Register91:Coprocessor Access Control(CPAC),offset0xD88 (199)
Register92:Floating-Point Context Control(FPCC),offset0xF34 (200)
Register93:Floating-Point Context Address(FPCA),offset0xF38 (202)
Register94:Floating-Point Default Status Control(FPDSC),offset0xF3C (203)
System Control (216)
Register1:Device Identification0(DID0),offset0x000 (240)
Register2:Device Identification1(DID1),offset0x004 (242)
Register3:Brown-Out Reset Control(PBORCTL),offset0x030 (244)
Register4:Raw Interrupt Status(RIS),offset0x050 (245)
Register5:Interrupt Mask Control(IMC),offset0x054 (247)
Register6:Masked Interrupt Status and Clear(MISC),offset0x058 (249)
Register7:Reset Cause(RESC),offset0x05C (251)
Register8:Run-Mode Clock Configuration(RCC),offset0x060 (253)
Register9:GPIO High-Performance Bus Control(GPIOHBCTL),offset0x06C (258)
Register10:Run-Mode Clock Configuration2(RCC2),offset0x070 (261)
Register11:Main Oscillator Control(MOSCCTL),offset0x07C (264)
Register12:Deep Sleep Clock Configuration(DSLPCLKCFG),offset0x144 (265)
Register13:System Properties(SYSPROP),offset0x14C (267)
Register14:Precision Internal Oscillator Calibration(PIOSCCAL),offset0x150 (268)
Register15:Precision Internal Oscillator Statistics(PIOSCSTAT),offset0x154 (270)
Register16:PLL Frequency0(PLLFREQ0),offset0x160 (271)
Register17:PLL Frequency1(PLLFREQ1),offset0x164 (272)
Register18:PLL Status(PLLSTAT),offset0x168 (273)
Register19:Watchdog Timer Peripheral Present(PPWD),offset0x300 (274)
Register20:16/32-Bit General-Purpose Timer Peripheral Present(PPTIMER),offset0x304 (275)
Register21:General-Purpose Input/Output Peripheral Present(PPGPIO),offset0x308 (277)
Register22:Micro Direct Memory Access Peripheral Present(PPDMA),offset0x30C (280)
标准大气参数
标准大气、标准等压面和标准大气压力 这里所说的标准大气指人为规定的、特性随高度平均分布的大气。我国在建立自己的标准大气之前，使用1976年美国标准大气，并以其30km以下部分作为国家标准。 海平面温度15.0℃，气压P=1013.25hPa，大气密度：1.225kg/m3地面至11km对流层的气温垂直递减率：0.65℃/100m,标准海平面加速度 9.80665m/s2 11-20km平海面,温度不变 气温为–56.5℃气压价格P=226.32mb 海拔11—20公里的气温变化率：0.0℃/公里 海拔20—32公里的气温变化率：+1.0/公里 下表列出不同高度处标准大气的气温、气压值。表中“gpm”为海拔米，其负号代表海拔以下。 （gpm）（gpm）气温（gpm）气温 气温气压气压气压（℃）（hPa）（℃）（hPa）（℃）（hPa） 10000-50. 17.61062.24800-16.2554.8264.40 10200-51.3256.4 16.31037.55000-17.5540.2 10400-52.6248.6 15.01013.35200-18.8525.9 10600-53.9241.0
13.7989.55400-20.1511.9 10800-55.2233.6 12.4966.15600-21.4498.3 11000-56.5226.3 11.1943.25800-22.7484.9 11500-56.5209.2 9.8920.86000-24.0471.8 12000-56.5193.3 8.5898.76200-25.3459.0 12500-56.5178.7 7.2877.26400-26.6446.5 13000-56.5165.1 5.985 6.06600-2 7.9434.3 -400 -200 200 400 600 800 1000
标准件行业
ERP在标准件行业的应用 标准件是工业基础件，素有“工业之米”之称，运用在工业生产的各个领域中。军工产品中的标准件，更是关键基础件，直接影响到产品的力学性能和运行可靠性。通过E R P系统，实现对标准件生产经营过程的精益管理，是数字化军工的必由之路。 一、标准件行业的特点与发展趋势 1.标准件行业的管理特点 （1）多品种小批量，生产周期短，质量要求高。 标准件企业的产品种类数以万计，且每月都有数百种的增加。同时，客户订货周期短，但产品工艺复杂，内销产品必须遵循我国军标质量体系，外销产品必须遵循国外的相关标准，因此对生产控制和质量管理的要求近乎苛刻。 （2）标准件与大量非标产品并存。 由于型号多，通用标准件与专用标准件均大量存在。对于通用标准件，不同规格、不同材料，对于产品的工艺要求各不相同，因此管理难度高。 （3）计划提前时间和生产周期短，但准备周期可能较长。 客户订货周期短，但是技术准备与生产准备的周期长。准备周期包括：工艺分析与设计、工模具设计与制造、材料采购与复验等的准备时间，而且这些过程均必须按质量程序严格执行。 2.ERP项目是标准件行业发展的必然选择 （1）标准件行业的高速发展与原有管理基础之间的矛盾。 标准件行业处于历史上最好的发展时期，各项经济技术指标稳步增长。伴随着行业的飞速发展，各种管理与运营的问题逐渐暴露，因此迫切需要完善基础规范，贯彻精益思想，切实优化结构、改善流程、提高效率。 （2）基础管理的完善与贯彻必须依靠信息系统的支撑。 标准件行业普遍引入了管理咨询、精益生产和E R P项目，旨在通过管理咨询与精益生产活动从意识和制度层面改善管理。通过E R P项目实现管理与信息技术的融合，将制度落实到操作层，为精益管理与公司发展提供支撑平台。 （3）信息系统的建设必须面向未来集团化的管理模式。 标准件行业向集团化、专业化战略转型，决定了信息化建设必须适应公司发展。集团公司与分子公司之间的管理与控制在ERP系统的支撑下，才能够做到统一的部署与协调。 二、标准件行业ERP建设方针与目标 1.ERP建设方针 （1）管理：流程梳理，规范完善。 通过流程梳理，可以发现流程中存在的问题；结合领先的管理经验，优化流程。因此，为了保障流程的顺畅执行，必须制定、完善配套的管理制度与规范。同时，流程优化与规范完善的过程本身就促进了管理的提升。 （2）信息：数据集中，控制严谨。 如果把企业比作人体，那么信息则如同人体的神经网络。信息是否正确、传递是否通畅，决定了企业是否敏捷、健康。针对标准件行业“品种多、规格全”的管理特点，加之其基础数据量庞大，且增加速度快等特点，为了保证数据的一致性，必须建立统一的数据管理中心，通过流程与规范来严谨控制，以保证信息透明、业务通畅。 （3）业务：主线贯通，全面深化。 ERP系统的建设，应该以生产经营为主线，贯通销售、技术、计划、采购、库存、生产、质量和财务这条核心业务，从而支撑标准件行业的日常运营。随着应用的深化，还必须将成本管理和质量管理逐步融入到生产管理过程，以实现对成本的准确核算和对质量过程的追溯，从而为决策提供数据。 （4）发展：集团扩展，商务协同。 当ERP系统在集团总部（或单一企业）实施成功后，可将成果推广至其他分子公司，从而建立统一、规范的运营体系。进而建设集团E R P系统，支撑集团管控模式。同时，随着业务的发展，标准件行业与上下游合作伙伴的关系也将越来越紧密，因此应基于E R P系统逐步建设协同商务系统，从而进一步提升市场响应速度，为公司创造更高价值。 2.ERP建设目标 （1）销售业务与应收账款集成，实现从客户需求到经营成果的管理。 通过实施ERP项目将实现对标准件行业销售业务核心流程的管理，包括销售预测、销售订单、发货、出库、销项发票、应收账款和客户结算等，从而建立销售的标准流程，杜
Solidworks2014标准件设计树及明细表的中文显示方法
Solidworks2014标准件设计树及明细表的中文显示方法（没有替代文件名及修改失败看这里） 作为solidworks应用家族的新晋小白，学习软件得到了网上各位大神的大力帮助，也想为本圈做点贡献，给后来者铺铺路。 最近一直为软件的标准件中文显示问题烦恼，参考了网上大神的方法，但都遇到了问题。一是2014的Toolbox没有“替代文件名”这一栏，直接改“文件名”又遇到保存失败；二是输出Excel文件没有反应，名都起好了，却什么文件都没有。通过学习各路大神的文章，加上自己的一点小努力，终于完成了标准件中文化工作，经历艰辛，必须分享一下。 首先，我们知道，装配体设计树里显示的都是文件名，所以“文件名”是必须要改的，看着设计树里那一堆长串英文，我的头就嗡嗡大。现在揭晓为什么修改“文件名”老失败，那是因为Toolbox库是只读的。所以，第一步，打开C盘（或者你安装的什么盘）找到SolidWorks Data文件夹（这就是标准件库所在的文件夹），为了防止改烂，先备份一个，复制“SolidWorks Data”，就在本盘粘贴就行，其实一般用不到。然后在“SolidWorks Data”文件点右键“属性”，把只读去勾，然后不是点确定，而是一定要先点“应用”，弹出对话框，选“应用到所有子文件”什么的，最后确定。 接下来就可以大胆改了，点电脑的“开始”，“所有程序”，找到“SolidWorks2014”，“SolidWorks工具”下的“Toolbox2014设定”，打开，先选“3”如图
将最下面“标识”那三项都去勾，省得捣乱。（弯路一：图省事在这里勾选第二项，明细表里倒是显示中文了，可是一大堆中文有用没用全写进去，格都占不下了）。 接下来选“2”，左面栏里找到“GB”,找到你想改的标准件，
标准件使用管理规范
标准件使用管理规范文件编号WI-QA-06 页码 1 of 4 版本/次A/0 标准件使用管理规范 编制：日期： 审核：日期： 批准：日期： 文件类型：□ 管理手册 □ 程序文件 □ 规范文件 分发部门/人： □总经理□管理者代表□研发部□工程部 □ 品质部□生产部□采购部□计划部 □销售部□客服部□仓库部□行政部 □财务部 Xgiga Communication Technology Co.,Ltd
标准件使用管理规范文件编号WI-QA-06 页码 2 of 4 版本/次A/0 变更履历 版本/次修订内容修订页次修订日期修订人A/0 首次发行/ 2011-3-15 王辉威
标准件使用管理规范文件编号WI-QA-06 页码 3 of 4 版本/次A/0 1.目的： 通过标准件测试，对比数据，验证设备的状态，确保测试的一致性和稳定性。 2.适用范围： 适用于所有需要使用的岗位：模块调试，模块测试，TOSA测试，ROSA测试。 3.定义： 标准件：经过挑选并且长期收集数据符合要求、用来检测设备状态的模块或者组件。标准件的有效期为6个月，超过有效期的标准件需重新确认才可使用。 4.职责： 4.1 生产部：按照文件要求，每班标准件的测试、记录，日常点检，简单异常的处理及异常的反 馈。 4.2 工程部：负责标准件的制作指导，标准件监控参数的设置，标准件测试异常的处理。 4.3 品质部：相关人员定期抽查相关岗位，是否按照文件要求操作，以及参与异常的解决。 5.具体运作过程： 5.1 标准件的制作 5.1.1 工程部负责整个标准件生产过程的技术指导，生产严格按照工程的要求，做好相应的生 产。在整个生产过程中，记录好相关的数据，经反复的检测和测试无误后，选定各项性 能指标最为稳定，符合标准件要求的组件或者模块作为标准件。标准件的具体参数由工 程技术人员设定，必须是经过温循和老化。 5.2 标准件的监控参数 5.2.1 对于TOSA测试和ROSA测试，最基本的监控参数为光功率。 5.2.2 对于模块调试处的仪器，应包括光功率,消光比作为基本的监控参数。 5.2.3 对于所有的模块测试仪器，都应该包括光功率、消光比作为基本的监控参数，对于光功 率、消光比的限制范围分别定为±0.5dbm、±0.5db。 5.3 收集数据 5.3.1 标准件做出来后，需要收集数据，标准件数据收集表由工程制定，生产按照工程制定的 表格，做好数据的收集。 5.4 作业员每班次的标准件测试
大气数据仪表
大气数据仪表 大气数据仪表 (1) 1.国际标准大气 (2) 2.气压式高度表 (3) 3.升降速度表 (8) 4.空速表 (9) 5.马赫数表 (13) 6.全静压系统 (13) 7.温度及迎角传感器 (15) 8.大气数据计算机 (15)
1.国际标准大气 1.1.大气基本特点 构成对流层、平流层、中间层、电离层、散逸层 飞机运行高度范围：对流层及平流层底部 对流层特点：高度升高，温度和密度逐渐降低，度越高对流层越薄，低纬度对流层大约10-12km，中纬度10km，高纬度8-10km 平流层特点：温度恒定，大约为-56.5°C 1.2.国际标准大气ISA 国际民航组织根据北半球中纬度地区大气平均特点，订出大气状态数值（平均情况，实际天气很少和标准大气相符）
标准大气中气压值为29.92inhg的气压面成为标准海平面 温度15°C 气压高度较低时，高度升高11米，气压大约下降1mmHg 用来估算气压式高度表拨正值误差造成的高度误差 标准大气高度升高1000m，气温降低6.5°C 2.气压式高度表 2.1.功能 高、高度、高度层之间的关系
QFE高度用来测量高，QNH高度用来测高度，QNE高度用来测飞行高度层，只有标准大气情况下测量值与实际值相符（QFE QNE QNH是气压值，QFE高是高度值） 低空时主要用QNH高度或QFE高度，用来保证超障余度 航线高度时主要用QNE高度保持航空器间足够的垂直间隔 因此飞机爬升到航线高度或从航线高度下降到进场高度时需要调基准面 测飞机到地面的垂直距离不是气压式高度表的功能（是无线电高度表的） 2.2.原理
校准标准件
3.3 校准标准件 校准过程需要使用特殊的单端口和二端口器件；由于固有的制造限制，其特性与理想标准件 (理想开路端 Γ=1，理想短路端 Γ= –1等)有所差异，校准标准件的实际特性集中以特征数据的形式给出。测量特征数据的过程称为 特征校准(characterization)。特征校准过程须基于普遍接受的原则进行，由此得到的特征数据才可以与国家计量研究院1)的原级标准件进行比对，例如德国标准计量机构 PTB(Physikalisch-Technische Bundesanstalt，德国联邦物理技术研究院)，英国国家物理实验室 NPL(National Physical Laboratory)以及美国标准技术研究院 NIST(National Institute of Standards and Tech-nology)等。定期由国家标准机构认可的测量实验室进行特征校准的审核非常重要。特征数据通常以数字格式 (例如软盘、优盘或磁带)和测量报告的形式包含在 校准工具箱(calibration kit)内。 用于描述标准件的最好方法是使用特殊的 系数(coefficients)，下面几节将对其详细讨论。这种描述方法的最大优点在于简洁；即使在很宽的频率范围内，例如从直流到 40GHz，也仅需要最多 7个系数来描述每个标准件。另外，复 S参数也普遍用于描述标准件。它可以保存为 Touchstone?格式的文件，其优点是不需要系数的提取，从而避免了提取过程中的精度损失。S参数的描述包含有大量的数据，因此需要以某种数字存储媒介的形式提供。 图 3.3.1带有软盘的3.5mm校准工具箱(Calibration Kit)R&S?ZV-Z32 1)不要将NMI(National Metrology Institutes)与气象组织(meteorologic organization)混 淆，如美国国家气象局(National Weather Service)。
标准件,电气元器件数据规范1v0
标准件，电气元器件及无编码外购件数据规 范 拟制：徐巍日期：Apr. 4 2002 审核：___________日期：__________ _________________________________________ 规范化审查：__________日期：__________ 批准：_____________日期：__________
更改信息登记表
1. 目的 通过对标准件、电气元器件、无编码外购件的属性及目录设置，设计流程，以及无图号文件和通用件的引用方式进行规范，以提高Pro/I系统中的数据复用率，减少无效工作量，从而提高整个系统的工作效率，提升结构设计的标准化水平。 2. 适用范围 Pro/I系统中所有的标准件、电气元器件、无编码外购件。 3. 标准件、电气元器件、无编码外购件存放目录: 所有的标准件，电气元器件和常用外构件都在将存放在0_Lib目录下的各子目录中，供所有用户调用。0_Lib目前的目录结构如下： 0_lib -Electronic_Component （电气元器件库，其子目录按BOM编码前两位或前四位分类）-convertor_1900 -transformer_0902 -Battery_2402 -Fan_3201 -Switch_16XX _Contactor_1102 ?? -Other -UDFlib （用户定义特征库） -Connector_14XX （连接器库，以BOM编码前四位分类） -1401 -1402 -1403 ?? -1422 -Fastening (标准紧固件库,子目录按类型分类) -nut_washer -rivet series -screw series -screw_bolt -Purchased_part (无编码外购件) 0_lib目录将会随业务发展作子目录扩展或修改，但基本的架构不变。 3. 标准件，电气元器件，无编码外购件的建模原则： 3.1 模型建立以简单，实用为原则，但必须保证规格标称尺寸，装配孔位置，接口外形等尺寸的完整性和正确性。 3.2 零部件的外形，大小在基本接近实物的情况下，应尽可能地简化：螺纹以标称直径的圆柱替代，外形装饰特征无须绘制，复杂曲面尽量以近似的平面或圆弧面替代。 3.3 作为配线设计参考的模型，如空气开关，接线端子座等，必须在接线部位定义相关坐标位置，以方便后续的配线设计。 3.4 对模型的正确性由结构部门指定人员或项目相关人员在设计过程中审核。设计人员对该文件的正确性负责。
UG标准件
UG标准件二次开发步骤 一、建立标准件3D文件 1、在UG modeling模块里建好标准件3D文件，并且区分开TRUE与FALSE两个3D体。 2、打开Format→Reference Sets→弹了Reference Sets 对话框，Create(创建)一个名称为TRUE 的文件把真实体选上，再Create一个名称为FALSER的文件把假体选上。如图： 3、点击零件目录中的父辈名称弹右键选择Attributes填入以下数据如图：
4、保存文件到自己的文件夹。 二、把标准件放入标准件库。 1、打开Moldwizard_U19\standard\metric\新建一个自己的文件（如Standard）\再在里面建三个文 件夹bitmap;data;model及一个standard.xls文件. 2、把以上做好的3D文件放到model里，说明图片文件到bitmap里;参数文件放到data里。如图： 写入图片位置。 3、打开记事本记入新建的第一步standard.xls文件路径。如图：
5、在此文件写入各项参数。如图： 标准件的建立 标准件就是经常要用到的、并可以通过修改参数来满足不同尺寸规格需要的组件。Mold Wizard的标准件管理系统就是建立一个这些组件的库，并能够安装调整这些组件。在Mold Wizard中可以自定义标准件库以用于公司的标准件设计，并添加到标准件库中以在其它的装配中调用。 1.准备工作 选定要设定的标准件。确定需要设定哪些参数，才能保证由这些参数可以生成该标准件？哪些参数需要直接在标准件界面上选择？可以先用草图描一下，也可以直接先作出标准件调用时要用到的BITMAP位图文件（该位图文件也可以在后面根据情况作适当修改）。更多准备细节请参阅Mold Wizard的帮助文件的标准件部分。 2.建立标准件模型 根据上面选定的参数合理安排顺序，建立标准件模型及腔体剪切体模型，并设置好TRUE和FALSE引用集。要考虑到参数变化对标准件定位基准的影响。 3.定义注册文件 Mold Wizard用注册文件来识别标准件目录，及列表。 如果要将标准件加入到现有的标准件目录中（如FUTABA），修改FUTABA_MM.XLS文件，按照表格中的格式，任意追加一个新行，依次在各列中填入名称（NAME），数据路径（DATA_PATH），数据（DATA），模型路径（MOD_ PATH），模型名称（MODEL）等新标准件的对应值就可以了！数据（DATA）列中的值就是下一步将要追加的数据库文件 如果要建立新的标准件目录，需要先在MoldWizard文件目录下建立新的文件子目录。在...\moldwizard\standard\
Solidworks2012Toolbox标准件国标化工程图BOM表
Solidworks2012Toolbox标准件国标化工程图BOM表 怎样国标化工程图BOM表，特别是怎样将toolbox标准件按照国标的要求链接到工程图BOM表，曾经是我本人并且也是很多朋友很头疼的事。在这里我把我自己的成功经验付诸笔端，说是详解未免有些大，但如果按照我的这个步骤去做，还是可以达到要求的。同时，也和大家多多交流，共同提高。 步骤如下： 一、根据国标要求制定零件自定义属性 根据自己的总体要求制定自定义属性，如： 最好采用属性选项卡编制器制定自定义属性，以便给toolbox标准件和老模型零件添加自定义属性，如：
二、链接自定义属性到工程图BOM表 1．打开一装配体工程图（最好简单一些，便以设置）,插入BOM表（材料明细表） 2．首先国标化BOM格式。我的是这样做的： 1) 删除不符合要求的零件号、说明列（改名也可），项目号改为序号，添加代号、名称、单重、总重、备注列。 2) 一般项目号和数量列的列属性不要动，将代号、名称、材料、单重、备注的列属性分别连接至各自的自定义属性：
总重链接为方程式：…数量?*…质量?{1}（备注：精度）： 3) 按国标设有序号列宽10、代号列宽45、名称列宽40、数量列10宽、材料列宽25、单重列宽12、总重列宽13、备注列宽25，共8列。标题栏行高10，字高5；内容栏行高7，字高3.5；字体统一为汉仪长仿宋体。
4) 至此，一个国标化BOM表已经完成，还必须把它保存为自己的自定义BOM表。只需在表格内右击另存为，把它存放在自己的自定义文件夹即可： 三、配置toolbox，自定义五金件，添加自定义属性 1. 打开toolbox设定，选择2\自定义您的五金件： 2.以Gb为基础通过复制、粘贴、重命名等操作，建立自己的自定义零件库：
Solid Edge标准件库安装完全攻略
第13章标准件库 13.1 概述 Solid Edge提供一整套功能强大的标准件管理系统，如图13-1所示，是设计者进行标准化设计必不可少的实用工具，它包括各种标准（例如：ANSI、ISO、DIN、GB、JIS、UNI、GOST、ASME等）的紧固件及型材库（Machine Library）和管路库（Piping Library）。 图13-1 标准件库 Solid Edge标准件库允许设计者快速并且有效地定义、存储、选择和定位通用的零件（例如：紧固件、轴承、管接头、钢结构成员），而且能够快捷、精确地完成模型装配。有了标准件库，公司可以建立和共享自己的设计标准；使用Solid Edge提供的标准件库，用户只需直接调用相关的标准件即可，不必考虑冗余的建模任务，从而使设计人员能够集中注意力在创新的设计上。 每套软件内都有一个标准件向导。利用该向导，设计人员按照要求把符合公司标准的一系列零件放置在标准件库内。 13.2 安装标准件库 软件提供了一整套标准件库，使得用户能够提高设计效率；通过将自定义的系列零件添加到零件库中，可以将效率提高更多。
13.2.1 安装标准件服务器 1、插入Solid Edge安装程序光盘，单击光盘中的“Launch.exe”文件，程序安装界面中单击“其它Solid Edge产品”按钮，如图13-2所示，。 图13-2 程序安装界面 2、安装标准件服务器：如图13-3所示，单击“Standard Parts”和“标准件服务器”。 图13-3 安装标准件库 “标准件服务器”包括两个内容：标准件管理程序和少量的标准件。使得即使没有购买标准件的用户，也能够学习和使用标准件库。
标准大气数据表
表1 标准大气表 () m H () K T () s m a () a P p () 2m kg ρ0288.2340.3 1.0133×105 1.225100287.6340.00.9794×105 1.187500284.9338.40.95461 1.1671000281.7336.40.89876 1.1111500278.2334.50.84560 1.0582000275.233 2.50.79501 1.0072500271.9330.60.746920.95703000268.7328.60.701210.90933500265.4326.60.657800.86344000262.2324.60.616600.81944500258.9322.60.577530.77705000255.7320.50.540480.73645500252.4318.50.505390.69756000249.2316.50.472180.66016500245.9314.40.440750.62437000242.7312.30.411050.59007500239.5310.20.383000.55728000236.2308.10.356520.5258850023 3.0306.00.331540.49589000229.7303.80.308010.46719500226.5301.70.285850.439710000223.3299.50.265000.413511000216.7295.10.227000.364812000216.7295.10.193990.311913000216.7295.10.165800.266614000216.7295.10.141700.227915000216.7295.10.121120.194816000216.7295.10.10353 0.166517000216.7295.18.8497×10 3 0.143218000216.7295.17.5652×103 0.121719000216.7295.1 6.46750.104020000216.7295.1 5.52930.0889125000221.5298.4 2.54920.0400830000226.5301.7 1.19700.0184135000236.5308.30.574590.00846340000250.4317.20.287140.00399645000264.2325.30.149100.00196650000270.7329.879.779×100 0.00102755000265.6326.742.75160.000560860000255.8320.622.4610.000305965000239.3310.111.4460.000166770000 219.7 297.1 5.5205 0.0000875
道岔转辙部位框架尺寸表
43kg、50kg普通（AT型）1/9道岔转辙部分各部尺寸表
车站名: 道岔编号: 调查日期: 调查人: 43kg、50kg普通（AT型）1/12道岔转辙部分各部尺寸表
道岔查照间隔整修方案参考表
从此表可知：1、叉心轨轨距必须控制在1433?1438之间，最好是1436mm 2 、轮缘槽宽度较小时，轨距也要相应减小，最低轨距为-2mm护轨槽宽不能超过42mm翼轨槽宽不能超过45mm 3 、槽宽过大时，轨距也要相应增大。最大为+3mm护轨槽宽为44mm翼轨槽宽46?48mm
爱人者，人恒爱之；敬人者，人恒敬之；宽以济猛，猛以济宽，政是以和。将军额上能跑马，宰相肚里能撑船。 最高贵的复仇是宽容。有时宽容引起的道德震动比惩罚更强烈。 君子贤而能容罢，知而能容愚，博而能容浅，粹而能容杂。 宽容就是忘却，人人都有痛苦，都有伤疤，动辄去揭，便添新创，旧痕新伤难愈合，忘记昨日的是非，忘记别人先前对自己的指责和谩骂，时间是良好的止痛剂，学会忘却，生活才有阳光，才有欢乐。 不要轻易放弃感情，谁都会心疼；不要冲动下做决定，会后悔一生。也许只一句分手，就再也不见；也许只一次主动，就能挽回遗憾。 世界上没有不争吵的感情，只有不肯包容的心灵；生活中没有不会生气的人，只有不知原谅的心。 感情不是游戏，谁也伤不起；人心不是钢铁，谁也疼不起。好缘分，凭的就是真心真意；真感情，要的就是不离不弃。
这世上，别指望人人都对你好，对你好的人一辈子也不会遇到几个。人心只有一颗，能放在心上的人毕竟不多；感情就那么一块，心里一直装着你其实是难得。 动了真情，情才会最难割；付出真心，心才会最难舍。 你在谁面前最蠢，就是最爱谁。其实恋爱就这么简单，会让你智商下降，完全变了性格，越来越不果断。 所以啊，不管你有多聪明，多有手段，多富有攻击性，真的爱上人时，就一点也用不上。 这件事情告诉我们。谁在你面前很聪明，很有手段，谁就真的不爱你呀。 遇到你之前，我以为爱是惊天动地，爱是轰轰烈烈抵死缠绵；我以为爱是荡气回肠，爱是热血沸腾幸福满满。 我以为爱是窒息疯狂，爱是炙热的火炭。婚姻生活牵手走过酸甜苦辣温馨与艰难，我开始懂得爱是经得起平淡。 爱人者，人恒爱之；敬人者，人恒敬之；宽以济猛，猛以济宽，政是以和。将军额上能跑马，宰相肚里能撑船。 最高贵的复仇是宽容。有时宽容引起的道德震动比惩罚更强烈。
GLC(07)02-18#道岔各部框架尺寸(直通线)
GLC（07）02—18#道岔各部框架尺寸（直通线） 一、尖轨尖端绝对位置：距岔前轨端1951mm。距4#枕中心向前120mm。 二、转辙部分框架尺寸：（±1.0mm）（两基本轨作用边测量） 1、尖轨尖端：1435,mm。 2、第一牵引点中心：距尖轨尖端470mm。1437.5mm。 3、12#--13#枕间：距尖轨尖端5168mm。1461.8mm。 4、第二牵引点中心：距第一牵引点中心4800mm。1462.1mm。 5、第三牵引点中心：距第二牵引点中心5400mm。1504.2mm。 6、21#--22#枕间：距尖轨尖端10847mm。1506mm。 7、35#枕中心：直股181mm。曲股181.2mm。（弹性可弯中心） 8、39#枕向后110mm：直股231.6mm。曲股231.9mm。 9、尖轨长度：21450mm。基本轨长度：24592mm。 三|辙岔部分框架尺寸：（两翼轨作用边测量） 1、岔趾：436.2mm。81#枕：423.9mm。82#枕：398.2mm。83#枕：372.1mm。84#枕：345.7mm。 85#枕：319mm。86#枕：291.9mm。87#枕：264.5mm。88#枕：236.8mm。89#枕：208.8mm。 2、第一间隔铁中心：194.4。 3、第二间隔铁中心：165.9。 4、第三间隔铁中心：132.7。 5、心轨理论尖端：119mm。（距92#枕中心向后100mm）（第一牵引点中心距92#枕中心 350mm） 四、长短心轨支距 1、第二牵引点中心：132.1mm。 2、第一间隔铁中心：157.4mm。 3、第二间隔铁中心：179.6mm。 4、第三间隔铁中心：213.3mm。 5、第一顶铁（短心轨）中心：233.8mm。 6、第二顶铁（短心轨）中心：257mm。 7、第三顶铁（短心轨）中心：291.2mm。 8、岔跟尖轨尖端：315mm。 9、最后间隔铁中心：567.8mm。 五、导曲线支距 尖跟垂直于基本轨位置向后2000mm开始向后每2000mm一点，共计15个点，支距如下：273.5mm、318.9mm、367.9mm、420.6mm、477mm、536.9mm、600.6mm、667.8mm、738.7mm、813.2mm、891.4mm、973.2mm、1058.7mm、1147.8mm、1240.5mm。