GYK基本数据模拟校验系统的研究与设计_杜立波

GYK （轨道车运行控制设备）是中国列车运行

控制系统体系的组成部分，是防止轨道车冒进信号、运行超速并辅助司机提高操纵能力的重要行车设备。GYK 设备采用速度分级控制模式，监控轨道车安全运行。现在广泛运用于轨道车、接触网作业车、大型养路机械。其主要作用是安全控制列车速度，并通过提供主要的线路信息及采集记录与列车安全运行有关的重要机车状态信息，以提升机车运管理。GYJ 数据是GYK 控制功能实现的基础和运行分析的依据，GYK 基本数据的准确性是监控列车安全运行的前提和保障。

1研究背景

随着GYK 设备逐渐推广和应用，其在轨道车的日常行车安全中，所起重要作用也凸显出来。而GYK 基本数据的准确性，正是保证轨道车行车安全的关键环节。目前，GYK 基本数据的编制工作完全

依靠手工操作，稍有疏忽，就会出现编制错误。但是GYK 基本数据文件的数据量较大，实际工作中很容易出现错漏。因此，避免数据错漏也是摆在GYK 管

理工作上的一个重大课题。

GYK 基本数据模拟校验系统从基本数据编制

后的校验工作入手，模拟运行基本数据，使用户不必拘泥于复杂的数据结构和繁琐的实验过程，只需关注基本数据的修改内容。从而大大简化了数据编辑的工作。

2设计思路

2.1

软件设计

GYK 基本数据模拟校验系统的系

统设计从文件管理、数据比较和模拟运行3个方面综合考虑见图1

所示。

图1系统设计图

1）文件管理是指建立标准化的数据库系统，对

编辑、发布的各版本基本数据，进行统一管理。为数据比较和模拟运行建立便捷的数据调用平台，也为GYK 基本数据的日常维护工作提供高效的管理库。

2）数据比较是用数据编辑的显示方式，通过符

合基本数据数据结构的特定算法，自动对基本数据的进行比较，显示、统计差异，并为模拟运行提供差异数据。

3）模拟运行是直接在同一台设备上模拟运行两

套GYK 主机，两套GYK 可以分别升级两版不同的基本数据，但对两套GYK 的操作却是同步的。这样

做可以使用户以最直观的方式，检查基本数据的差异。

摘

要：GYK 基本数据模拟校验系统是一套针对GYK 基本数据的编制而设计模拟校验系统。基本数据在编

制过程中，存在手工化编辑、数据量大、数据复核难度高的实际问题。本文所研究的系统正是从这些问题出发，设计了一套自动化比对新旧版本基本数据，并能模拟主机运行，检查基本数据差异的模拟校验系统，具有很高的实用性。

关键词：GYK ；基础数据；数据比较；对应关系；模拟校验中图分类号：U284.48

文献标识码：A

文章编号：1006-8686（2016）01-0041-02

杜立波

GYK 基本数据模拟校验系统的研究与设计

（南宁铁路局

电务处，工程师，广西南宁

530003）

10.13572/https://www.wendangku.net/doc/a97868362.html,ki.tdyy.2016.01.013

41

2.2硬件设计本系统的硬件设计以高性能计算机平台作为数据处理和运行控制的中心，通过LAN 网络通信装置实现在计算机和模拟信号发生装置之间建立高速实时通信连接，使用视频采集模块负责GYK 界面的实时采集和接入，由上层计算机系统软件调用双套GYK 模拟运行模块完成对基本数据的模拟运行仿真测试，并将结果返回给计算机用于分析测试结果，完成测试比较。见图2

所示。

图2硬件设计

3系统模块实现

GYK 基本数据模拟校验系统分为4个相互关联

的子软件组成。4个软件之间通过数据库系统、文件管理系统连接，互为资料补充，见图3所示。

图3

模块设计图

3.1

GYK 基本数据文件比对软件

该软件将两个

GYK 基本数据文件同时打开进行比较，其中比较算法引入独立设计的比较算法，该算法专门针对基本

数据的数据特点，读取基本数据存放于双队列中，采用双循环，以左侧为基点，且交路、行别不同不予比较；然后获取左侧基本数据某一行，同时得到右侧一数据，比对其元素值，数据相同时则直接进入左右侧下行数据比较，当不同时，则继续遍历右侧的下一条数据与左侧该行比较，直到下一车站号停止，如还未有相同数据则在分屏窗口中反映出基本数据的差异结果。比对软件同时会产生差异数据信息，供仿真运行平台使用。比较之后的差异结果，可以通过电子表格形式提供给使用者，让使用者了解这些差异发生的位置和原因，并能对差异结果进行检索和统计。3.2

GYK 基本数据与资料档案校对软件

该软件

作为GYK 基本数据模拟校验系统的一个补充，实现可以将总工室公布的数据资料的电子数据，转化成与GYK 基本数据格式一致的数据，为基本数据的编辑提供了新的信息输入来源。3.3

GYK 基本数据仿真运行软件及平台该软件

一方面具有仿真运行的特点，另一方面实现同时运行两套数据，在一个显示界面下呈现两个并排的运行窗口。由于两套软件给定的时间、输入的条件都完全相同，因而更直接地看出数据修改前后的运行差异。本软件基于硬件运行，硬件包含：平台计算

机、主控板等。在程序中通过显示模块采集到两端主机的视频输出信号，并整合成单一输入接口。在实现过程中，本软件采用了DirectShow 编程技术，该技术基于COM （Component Object Model ）的流媒体处理的开发包，使用一种叫Filter Graph 的模型来管理整个数据流的处理过程，从支持WDM 驱动模型的采集卡上捕获数据，并可进行相应的后期处理、存储和支持各种媒体格式。软件通过DirectShow 拆分这个输入接口的数据流，并将数据流进行区分，还原显示在同一的显示屏幕中，即达到同屏显示两个DMI 的效果。在使用DirectShow 技术显示DMI 的同

时，软件还使用基于UDP 的网络通信方式，与各主机及板卡进行通信。这个通信的过程中，软件还使用基于UDP 的网络通信方式，与各主机及板卡进行

通信。这个通信的过程中，软件多种数据帧通过不同端口进行传输，所以采用多端口并行处理技术，在绑定各端口时，需创建不同的套接字用于发送数据，并且根据自定协议的应答模式亦创建对应线程进行数据的接收，完成实时数据快速、准确的交互。在确保数据实时通信的同时，软件还提供了实时数据的差异对比算法（这里我们以某侧为基点），该算法必先在程序内设立缓存区，

（下转第45页）

42

3整治案例

永乐二号隧道位于南昆线百色~永乐区间，隧道进口里程为k216+621.5，出口处为k216+996.5，中心里程为k216+809，隧道全长375m，为单线电气化铁路隧道，于1996年竣工。线路平面除隧道进

口至k216+795.68段位于а-14°14′30″、R-610、L-110缓和曲线上外，其余均位于直线上，线路纵坡均为上坡，分别为+3.2%长278.5m，+4.0%长96.5m，隧道内铺设预应力混凝土枕，碎石道床，隧道内左侧水沟，右侧电缆槽，洞身为整体式曲墙及直墙衬砌。隧道经过地层均为软质岩层，铺底下岩层在列车活载的反复作用下，遇地下水作用发生泥化，部分泥化岩层随水带走形成空洞，空洞内积水又加剧岩层泥化，最终导致铺底损坏，翻浆冒泥。现场调查发现k216+750.5~931.5段道床翻浆冒泥严重，水沟堵塞，排水不畅，严重危及行车安全。根据现场调查的隧道病害情况，采取以下整治方案：

1）在隧道k216+621.5~931.5（进洞标000~+ 310）段线路右侧增设密井暗管，排除地下水，降低地下水位。

2）在隧道进口外线路右侧增设8m密井暗管，重建40m水沟顺接至隧道右侧既有水沟将水排出，隧道左侧侧沟彻底清淤。

暗管、密井施工情况分别参见图5、图6

。

图5永乐二号隧道暗管施工现场

图6永乐二号隧道密井施工现场

4结束语

通过井点降水方案的整治，降低了隧道基底面以下地下水水位，有效的整治了隧道翻浆冒泥病害，与以往整治隧道翻浆冒泥的方法相比，该方法从根本上解决了隧道翻浆病害产生的根源，即地下水上涌导致隧道翻浆的问题，对于翻浆病害的整治具有长期性、有效性，目前南昆线永乐二号隧道已完成施工，整治效果良好，后续计划在南昆线多座存在翻浆冒泥病害的隧道中，将采用井点降水的方法整治隧道翻浆冒泥病害。

（上接第42页）用于临时存储两套GYK发送的站中心公里标、公里标、限速及各类型标识的实时数据，再提取缓存区的实时数据，根据提取的实时数据通过分类检测能够准确、快速的判断、定位GYK运行过程中的数据差异。本仿真平台完全模拟GYK操作，也可以成为司机的培训设备，提供了一个更直观更高效的教学效果，具有实用性和长期使用性。

3.4GYK基本数据资料管理软件该软件提供数据资料目录树，建立电子图书馆，方便归档、查阅、调用。本软件应用了SQL Server2000数据库，相比较

Access适用于存储数量少、且灵活性不够的缺点，SQL Server2000则可以存放大量的数据，在处理海量的数据效率，后台的开发灵活性及可扩展性等方面都相对强大的多，该系统使用SQL Server2000对基本数据进行管理、存储及读取操作，大大的提高系统运行时效率。

4结束语

GYK基本数据校验系统是辅助用户校验GYK 基础数据源文件的有效手段，改变了完全依靠人工对GYK基础数据源文件进行校验的状况，确保了GYK基础数据源文件的正确性，使数据校验工作更加科学、高效和快捷。该系统于2015年5月通过南宁局技术项目鉴定并投入使用，取得了良好的效果。

井点降水在整治隧道翻浆病害中的应用

45

模拟集成电路课程设计学习资料

模拟集成电路课程设 计

模拟集成电路课程设计 CMOS两级运放设计 一、摘要 本课程设计要求完成一个两级运放的设计，采用设计工艺为CMOS的 0.35um工艺技术，该工艺下器件可以等效为长沟道器件，在分析计算时可采用一级模型进行计算。本次设计主要了对于共模输入电压等指标提出了要求，详见下表。在正文中将就如何满足这些指标进行分析与讨论，并将计算结果利用cadence进行仿真，得出在0.35um工艺电路的工作情况。 二、电路分析 课程设计的电路图如下：

输入级（第一级）放大电路由M1-M5组成，其中M1与M2为NMOS 差分 输入对管，M3与M4为PMOS 有源负载，M5为第一级提供恒定的偏置电流。 输出级（第二级）放大电路由M6、M7以及跨接在M6栅漏两端（即第二级电路输入与输出两端）的电容Cc 组成，其中PMOS 管M6为共源极接法，用于实现信号的放大，而M7与M5功能相同，为第二级提供恒定的偏置电流，同时M7还作为第二级的输出负载。Cc 将用于实现第二级电路的密勒补偿，改变Cc 的值可以用于实现电路中主极点与非主极点分离等功能。 偏置电路由恒流源IB 和以二极管形式连接的M8组成，其中M8与M5，M7形成电流镜，M5和M7为相应电路提供电流的大小由其与M8的宽长比的比值来决定。 三、 设计指标 本模块将根据设计要求的指标逐一进行分析： 开环直流增益：考虑直流增益时忽略所有电容的影响，画小信号图如下： 由小信号图可以得到电路中的直流增益为： 式中， ，考虑到差分输入对管的一致性，故，从而 ，故上述表达式中用代为表示。 同时，考虑到下式： 以及表达式： Gm1*Vin ro2,4 Gm6*Vds1 Vout Vds1 ro6,7

crc校验码详细介绍看懂了就会了

循环冗余校验码( CRC)的基本原理是：在K 位信息码后再拼接R位的校验码，整个编码长度为N 位，因此，这种编码又叫( N，K)码。对于一个给定的(N，K)码，可以证明存在一个最高次幂为N-K=R的多项式G(x) 。根据G(x) 可以生成K位信息的校验码，而G(x)叫做这个CRC码的生成多项式。校验码的具体生成过程为：假设发送信息用信息多项式C(X)表示，将C(x) 左移R位，则可表示成C(x)*2 的R次方，这样C(x) 的右边就会空出R位，这就是校验码的位置。通过C(x)*2 的R次方除以生成多项式G(x) 得到的余数就是校验码。编辑本段几个基本概念 1、多项式与二进制数码 多项式和二进制数有直接对应关系：x 的最高幂次对应二进制数的最高位，以下各位对应多项式的各幂次，有此幂次项对应1，无此幂次项对应0。可以看出：x 的最高幂次为R，转换成对应的二进制数有R+1位。 多项式包括生成多项式G(x)和信息多项式C(x) 。如生成多项式为 G(x)=x^4+x^3+x+1 ，可转换为二进制数码11011。而发送信息位1111 ，可转换为数据多项式为C(x)=x^3+x^2+x+1 。 2、生成多项式是接受方和发送方的一个约定，也就是一个二进制数，在整个传输过程中，这个数始终保持不变。 在发送方，利用生成多项式对信息多项式做模2 除生成校验码。在接受方利用生成多项式对收到的编码多项式做模2 除检测和确定错误位置。 应满足以下条件： a、生成多项式的最高位和最低位必须为1。 b、当被传送信息( CRC码)任何一位发生错误时，被生成多项式做除后应该使余数不为0。 c、不同位发生错误时，应该使余数不同。 d、对余数继续做除，应使余数循环。 3 CRC码的生成步骤 1、将x 的最高次幂为R的生成多项式G(x) 转换成对应的R+1位二进制数。 2、将信息码左移R位，相当与对应的信息多项式C(x)*2 的R次方。 3、用生成多项式(二进制数)对信息码做除，得到R 位的余数。 4、将余数拼到信息码左移后空出的位置，得到完整的CRC码。 例】假设使用的生成多项式是G(x)=x^3+x+1 。4 位的原始报文为1010， 求编码后的报文。 解：

数据分析方法课程设计报告

《数据分析方法》 课程实验报告 1.实验内容 （1）掌握回归分析的思想和计算步骤； （2）编写程序完成回归分析的计算，包括后续的显著性检验、残差分析、Box-Cox 变换等内容。 2.模型建立与求解(数据结构与算法描述) 3.实验数据与实验结果 解：根据所建立的模型在MATLAB中输入程序（程序见附录）得到以下结果：（1）回归方程为： 说明该化妆品的消量和该城市人群收入情况关系不大，轻微影响，与使用该化妆品的人数有关。 的无偏估计： （2）方差分析表如下表： 方差来源自由度平方和均方值 回归（） 2 5384526922 56795 2.28

误差（）12 56.883 4.703 总和（）14 53902 从分析表中可以看出：值远大于的值。所以回归关系显著。 复相关，所以回归效果显著。 解：根据所建立的模型，在MATLAB中输入程序（程序见附录）得到如下结果：（1）回归方程为： 在MTLAB中计算学生化残差（见程序清单二），所得到的学生化残差r的值由残差可知得到的r的值在（-1，1）的概率为0.645，在（-1.5，1.5）的概率为0.871，在（-2，2）之间的概率为0.968. 而服从正态分布的随机变量取值在（-1，1）之间的概率为0.68，在（-1.5，1.5）之间的概率为0.87，在（-2.2）之间的概率为0.95，所以相差较大，所以残差分析不合理，需要对数据变换。 取=0.6进行Box-Cox变换 在MATLAB中输入程序（见程序代码清单二） 取，所以得到r的值（r的值见附录二）其值在（-1，1）之间的个数大约为20/31=0.65，大致符合正态分布，所以重新拟合为： 拟合函数为： 通过F值，R值可以检验到，回归效果显著 （3）某医院为了了解病人对医院工作的满意程度和病人的年龄，病情的严重程度和病人的忧虑程度之间的关系，随机调查了该医院的23位病人，得数据如下表：

模拟集成电路设计期末试卷

《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来 表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制 沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS

集成电路设计基础_期末考试题

集成电路设计基础 2010-11年第一学期试题 一、填空题（20分） 1、目前，国内已引进了12英寸0.09um 芯片生产线，由此工艺线生产出来的集成 电路特征尺寸是0.009um （大 小），指的是右图中的W （字 母）。 2、CMOS工艺可分为p阱、n阱、双阱 三种。 在CMOS工艺中，N阱里形成的晶体管是p （PMOS，NMOS）。 3、通常情况下，在IC中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。 4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光 刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤； 其中曝光方式包括①接触式、②非接触式两种。 5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成耗尽型、增强型两种。降低V T 的措施包括：降低杂质浓度、增大Cox 两种。 二、名词解释（每词4分，共20分） ①多项目晶圆（MPW） ②摩尔定律 ③掩膜 ④光刻

⑤外延 三、说明（每题5分共10分） ①说明版图与电路图的关系。 ②说明设计规则与工艺制造的关系。 四、简答与分析题（10分） 1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这 三个综合阶段的任务是什么？ 2、分析MOSFET尺寸能够缩小的原因。 五、综合题（共4小题，40分） 1、在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各 层之间的最小交叠。把下图中描述的与多晶硅层描述的有关规则进行分类： （2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是： 2．请提取出下图所代表的电路原理图。画出用MOSFET构成的电路。

crc校验码 详细介绍看懂了就会了

循环冗余校验码（CRC）的基本原理是：在K位信息码后再拼接R位的校验码，整个编码长度为N位，因此，这种编码又叫（N，K）码。对于一个给定的（N，K）码，可以证明存在一个最高次幂为N-K=R的多项式G(x)。根据G(x)可以生成K位信息的校验码，而G(x)叫做这个CRC码的生成多项式。校验码的具体生成过程为：假设发送信息用信息多项式C(X)表示，将C(x)左移R位，则可表示成C(x)*2的R次方，这样C(x)的右边就会空出R位，这就是校验码的位置。通过C(x)*2的R次方除以生成多项式G(x)得到的余数就是校验码。 编辑本段 几个基本概念 1、多项式与二进制数码 多项式和二进制数有直接对应关系：x的最高幂次对应二进制数的最高位，以下各位对应多项式的各幂次，有此幂次项对应1，无此幂次项对应0。可以看出：x的最高幂次为R，转换成对应的二进制数有R+1位。 多项式包括生成多项式G(x)和信息多项式C(x)。 如生成多项式为G(x)=x^4+x^3+x+1，可转换为二进制数码11011。 而发送信息位1111，可转换为数据多项式为C(x)=x^3+x^2+x+1。 2、生成多项式 是接受方和发送方的一个约定，也就是一个二进制数，在整个传输过程中，这个数始终保持不变。 在发送方，利用生成多项式对信息多项式做模2除生成校验码。在接受方利用生成多项式对收到的编码多项式做模2除检测和确定错误位置。 应满足以下条件： a、生成多项式的最高位和最低位必须为1。 b、当被传送信息（CRC码）任何一位发生错误时，被生成多项式做除后应该使余数不为0。 c、不同位发生错误时，应该使余数不同。 d、对余数继续做除，应使余数循环。 3 CRC码的生成步骤 1、将x的最高次幂为R的生成多项式G(x)转换成对应的R+1位二进制数。 2、将信息码左移R位，相当与对应的信息多项式C(x)*2的R次方。 3、用生成多项式（二进制数）对信息码做除，得到R位的余数。 4、将余数拼到信息码左移后空出的位置，得到完整的CRC码。 【例】假设使用的生成多项式是G(x)=x^3+x+1。4位的原始报文为1010，求编码后的报文。 解： 1、将生成多项式G(x)=x^3+x+1转换成对应的二进制除数1011。 2、此题生成多项式有4位（R+1），要把原始报文C(x)左移3（R）位变成1010000 3、用生成多项式对应的二进制数对左移3位后的原始报文进行模2除，相当于按位异或： 1010000

专升本CMOS模拟集成电路分析与设计试卷答案

专升本CMOS模拟集成电路分析与设计试卷答案

专升本《CMOS模拟集成电路分析与设计》 一、（共75题,共150分） 1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分） A.12 B.18 C.20 D.24 .标准答案：B 2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。（2分） A.体 B.衬偏 C.沟长调制 D.亚阈值导通 .标准答案：C 3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。（2分） A.亚阈值区 B.深三极管区 C.三极管区 D.饱和区 .标准答案：D 4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。（2分） A.夹断 B.反型 C.导电 D.耗尽 .标准答案：A 5. （）表征了MOS器件的灵敏度。（2分） A. B. C. D. .标准答案：C 6. Cascode放大器中两个相同的NMOS管具有不相同的（）。（2分） A. B. C. D. .标准答案：B 7. 基本差分对电路中对共模增益影响最显著的因素是（）。（2分） A.尾电流源的小信号输出阻抗为有限值 B.负载不匹配 C.输入MOS不匹配 D.电路制造中的误差 .标准答案：C 8. 下列电路不能能使用半边电路法计算差模增益（）。（2分） A.二极管负载差分放大器 B.电流源负载差分放大器 C.有源电流镜差分放大器 D.Cascode负载Casocde差分放大器 .标准答案：C 9. 镜像电流源一般要求相同的（）。（2分） A.制造工艺 B.器件宽长比 C.器件宽度W D.器件长度L .标准答案：D 10. 某一恒流源电流镜如图所示。忽略M3的体效应。要使和严格相等，应 取为（）。（2分） A. B. C. D. .标准答案：A 11. 选择题:下列结构中密勒效应最大的是（）。（2分） A.共源级放大器 B.源级跟随器 C.共栅级放大器 D.共源共栅级放大器 .标准答案：A

2017年数字IC类笔试面试试题

2017年数字IC类笔试面试试题 威盛logic design engineer考题 1。一个二路选 择器，构成一个4路选择器，满足真值表要求、 2。已知A,B,C三个信号的波形，构造一个逻辑结构，使得从AB可以得到C，并且说明如何避免毛刺 3。一段英文对信号波形的描述，理解后画出波形，并采用verilog 实现。 4。169.6875转化成2进制和16进制 5。阐述中断的概念，有多少种中断，为什么要有中断，举例 6。这道比较搞，iq题，5名车手开5种颜色的车跑出了5个耗油量（milespergallon)，然后就说什么颜色的车比什么车手的耗油量多什么的，判断人，车，好油量的排序ft致死，看了一堆FSM和数字电路没啥用，结果基本的冬冬把自己搞死了。 不过mixedsignal里的数字部分到是很全的考察了数字的冬冬（转）几道威盛电子的FPGA工程师试题 7、解释setup和hold time violation,画图说明,并说明解决办法. 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock 的delay,写出决定最大时钟的因素,同时给出表达式. 18、说说静态、动态时序模拟的优缺点. 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing 22、卡诺图写出逻辑表达使. 23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和 28Please draw the transistor level schematic of a cmos2input AND gate andexplain which input has faster response for output rising edge.(less del aytime). 30、画出CMOS的图,画出tow-to-one mux gate. 45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之. 68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之. 80、 Please draw schematic of a common SRAM cell with6transistors,point o utwhich nodes can store data and which node is word line control?(威盛笔试circuit design)（转） VIA数字IC笔试试题 1。解释setup和hold time violation，画图说明，并说明解决办法。

模拟集成电路设计方案精粹

模拟集成电路设计精粹 模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。模拟集成电路设计主要是通过有经验的设计师进行手动的电路调试，模拟而得到，与此相对应的数字集成电路设计大部分是通过使用硬件描述语言在EDA软件的控制下自动的综合产生。 模拟集成电路被广泛地应用在各种视听设备中。收录机、电视机、音响设备等，即使冠上了”数码设备”的好名声，却也离不开模拟集成电路。 实际上，模拟集成电路在应用上比数字集成电路复杂些。每个数字集成电路只要元器件良好，一般都能按预定的功能工作，即使电路工作不正常，检修起来也比较方便，1是1, 0是0,不含糊。模拟集成电路就不一样了，一般需要一定数量的外围元件配合它工作。那么，既然是”集成电路”，为什么不把外围元件都做进去呢这是因为集成电路制作工艺上的限制，也是为了让集成电路更多地适应于不同的应用电路。 对于模拟集成电路的参数、在线各管脚电压，家电维修人员是 很关注的，它们就是凭借这些判断故障的。对业余电子爱好者来说，只要

掌握常用的集成电路是做什么用的就行了，要用时去查找相关的资料。我从研究生开始接触模拟集成电路到现在有四年了，有读过“模拟芯片设计的四重境界”这篇文章，我现在应该处于菜鸟的境界。模拟电路设计和数字电路设计是有很大区别的，最基本的是模拟电路处理的是模拟信号，数字电路处理的数字信号。模拟信号在时间和值上是连续的，数字信号在时间和值上是离散的，基于这个特点，模拟电路设计在某些程度上比数字电路设计困难。模拟电路设计困难的具体原因如下： 1.模拟设计需要在速度、功耗、增益、精度、电源电压、噪声、面积等多种因素间进行折中，而数字设计只需在功耗、速度和面积三个因素间进行平衡。 2.模拟电路对噪声、串扰和其他干扰比数字电路敏感得多。 3.随着工艺尺寸的不断减小，电源电压的降低和器件的二级效应对模拟电路比数字电路的影响严重得多，给模拟设计带来了新的挑战。 4.版图对于模拟电路的影响远大于数字电路，同样的线路差的版图会导致芯片无法工作。 我的模拟集成电路设计学习之路是从拉扎维的模拟CMO集成电 路设计这本书开始，这本书在现在工作中还是会去查看，是模拟集 成电路设计的经典教材之一。我首先想谈的就是关于模拟电路设计的相关课程和教材建议。模拟电路设计跟做其他事情一样，首先要学会一些基本的准则、方法和知识点，而经典的模拟电路设计教材就是这些东西的融合体，razavi 的design of analog CMOS integrated circuits ，sansen 的analog design essentials ，

CRC校验原理及步骤

C R C校验原理及步骤 This model paper was revised by the Standardization Office on December 10, 2020

CRC校验原理及步骤 什么是CRC校验 CRC即循环冗余校验码：是数据通信领域中最常用的一种查错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。 CRC校验原理： 其根本思想就是先在要发送的帧后面附加一个数（这个就是用来校验的校验码，但要注意，这里的数也是二进制序列的，下同），生成一个新帧发送给接收端。当然，这个附加的数不是随意的，它要使所生成的新帧能与发送端和接收端共同选定的某个特定数整除（注意，这里不是直接采用二进制除法，而是采用一种称之为“模2除法”）。到达接收端后，再把接收到的新帧除以（同样采用“模2除法”）这个选定的除数。因为在发送端发送数据帧之前就已通过附加一个数，做了“去余”处理（也就已经能整除了），所以结果应该是没有余数。如果有余数，则表明该帧在传输过程中出现了差错。 模2除法： 模2除法与算术除法类似，但每一位除的结果不影响其它位，即不向上一位借位，所以实际上就是异或。在循环冗余校验码（CRC）的计算中有应用到模2除法。 例： CRC校验步骤：

CRC校验中有两个关键点，一是预先确定一个发送送端和接收端都用来作为除数的二进制比特串（或多项式），可以随机选择，也可以使用国际标准，但是最高位和最低位必须为1；二是把原始帧与上面计算出的除数进行模2除法运算，计算出CRC码。 具体步骤： 1. 选择合适的除数 2. 看选定除数的二进制位数，然后再要发送的数据帧上面加上这个位数-1位的0，然后用新生成的帧以模2除法的方式除上面的除数，得到的余数就是该帧的CRC校验码。注意，余数的位数一定只比除数位数少一位，也就是CRC校验码位数比除数位数少一位，如果前面位是0也不能省略。 3. 将计算出来的CRC校验码附加在原数据帧后面，构建成一个新的数据帧进行发送；最后接收端在以模2除法方式除以前面选择的除数，如果没有余数，则说明数据帧在传输的过程中没有出错。 CRC校验码计算示例： 现假设选择的CRC生成多项式为G（X）= X4+ X3+ 1，要求出二进制序列的CRC校验码。下面是具体的计算过程： ①将多项式转化为二进制序列，由G（X）= X4+ X3+ 1可知二进制一种有五位，第4位、第三位和第零位分别为1，则序列为11001 ②多项式的位数位5，则在数据帧的后面加上5-1位0，数据帧变为，然后使用模2除法除以除数11001，得到余数。【补几位0与x的最高次幂相同，模除就是进行异或】

模拟电子技术基础试题汇总附有答案.

模拟电子技术基础试题汇总 1.选择题 1．当温度升高时，二极管反向饱和电流将 ( A )。 A 增大 B 减小 C 不变 D 等于零 2. 某三极管各电极对地电位如图所示，由此可判断该三极管( D ) A. 处于放大区域 B. 处于饱和区域 C. 处于截止区域 D. 已损坏 3. 某放大电路图所示.设V CC>>V BE, L CEO≈0，则在静态时该三极管 处于( B ) A.放大区 B.饱和区 C.截止区 D.区域不定 4. 半导体二极管的重要特性之一是( B )。 ( A)温度稳定性 ( B)单向导电性 ( C)放大作用 ( D)滤波特性 5. 在由NPN型BJT组成的单管共发射极放大电路中，如静态工 作点过高，容易产生

( B )失真。 ( A)截止失真( B)饱和v失真( C)双向失真( D)线性失真 6.电路如图所示，二极管导通电压U D＝0.7V，关于输出电压的说法正确的是( B )。 A：u I1=3V，u I2=0.3V时输出电压为3.7V。 B：u I1=3V，u I2=0.3V时输出电压为1V。 C：u I1=3V，u I2=3V时输出电压为5V。 D：只有当u I1=0.3V，u I2=0.3V时输出电压为才为1V。 7.图中所示为某基本共射放大电路的输出特性曲线，静态工作点由Q2点移动到Q3点可 能的原因是 。 A：集电极电源+V CC电压变高B：集电极负载电阻R C变高 C：基极电源+V BB电压变高D：基极回路电阻 R b变高。

8. 直流负反馈是指( C ) A. 存在于RC耦合电路中的负反馈 B. 放大直流信号时才有的负反馈 C. 直流通路中的负反馈 D. 只存在于直接耦合电路中的负反馈 9. 负反馈所能抑制的干扰和噪声是( B ) A 输入信号所包含的干扰和噪声 B. 反馈环内的干扰和噪声 C. 反馈环外的干扰和噪声 D. 输出信号中的干扰和噪声 10. 在图所示电路中，A为理想运放，则电路的输出电压约为( A ) A. －2.5V B. －5V C. －6.5V D. －7.5V 11. 在图所示的单端输出差放电路中，若输入电压△υS1=80mV, △υS2=60mV,则差模输 入电压△υid为( B ) A. 10mV B. 20mV C. 70mV D. 140mV 12. 为了使高内阻信号源与低阻负载能很好地配合，可以在信 号源与低阻负载间接入 ( C )。 A. 共射电路 B. 共基电路

《模拟集成电路设计》复习

《模拟集成电路设计》复习 答疑安排： 第13周星期二（5月29日），上午9:00-11:30，下午14:30-17:00，工三310 考试题型： 七道大题：第2章一题，第3、4章各两题，第5章一题，第6、7章共一题 考试注意事项： 所有题目采用课本P32表2.1的数据，V DD=3V，C OX=3.84 10-7F/cm2，忽略漏/源横向扩散长度L D。试题会给出所需参数值。 时刻区分大信号、小信号。 时刻注意是否考虑二级效应。 题目有“推导”两字时，需给出求解过程。 必考：画小信号等效电路 复习题 例2.2补充问题：（1）分析MOS工作区间变化情况；（2）画出I D-V DS 曲线；（3）推导线性区跨导表达式。 习题2.2注意：跨导的单位。

习题2.3补充问题：给定参数值，计算本征增益的数值。注意：画曲线时需考虑λ与L的关系。 例3.5 补充问题：画出图3.21(b)电路的小信号等效电路，推导增益表达式。 习题3.2问题（b）删去。补充问题：求R out。 习题3.12解题思路：I1→V out→V GS2→(W/L)2→A v 习题3.14 输出摆幅=V DD-V OD1-|V OD2|。 解题思路：A v，R out→g m1→(W/L)1→V OD1→|V OD2|→(W/L)2 第4章课件第49页的题目差模增益-g m1(r o1||r o3)，共模增益0，共模抑制比+∞ 例4.6 习题4.18 只要求图4.38(a)-(d)。补充问题：画出半边电路。注意：画半边电路时去掉电流源M5。 习题4.25 计算过驱动电压V OD时忽略沟道长度调制效应。注意双端输出摆幅为单端时的2倍。 习题5.1问题（e）删去。问题（c）和（d）有简单的计算方法。 习题5.5问题（b）（c）删去。λ=0。 例6.4补充问题：画出低频小信号等效电路，推导低频小信号增益；写出C D、C S分别包含哪些MOS电容。 习题6.9 只要求图6.39(a)(b)(c)。 例7.11只计算热输入参考噪声电压。 习题7.11补充问题：推导小信号增益。

模拟集成电路分析与设计复习题

1． MOSFET 跨导g m 是如何定义的。在不考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与 V GS ?V TH 、√D 和1V GS ?V TH 的关系表示式。画出它们各自的变化曲线。 2． MOSFET 的跨导g m 是如何定义的。在考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与 V GS ?V TH 、√D 和1 V GS ?V TH 的关系表示式。画出它们各自的变化曲线。 3． 画出考虑体效应和沟道长度调制效应后的MOSFET 小信号等效电路。写出r o 和g mb 的定 义，并由此定义推出r o 和g mb 表示式。 4． 画出由NMOS 和PMOS 二极管作负载的MOSFET 共源级电路图。对其中NMOS 二极管负载共 源级电路，推出忽略沟道长度调制效应后的增益表示式，分析说明器件尺寸和偏置电流对增益的影响。对PMOS 二极管负载的共源级电路，对其增益表示式作出与上同样的分析。 5． 画出MOS 共源共栅级电路的电路图和其对应的小信号等效电路图。并推出此共源共栅 级电路的电压增益和输出电阻表示式。 6． 画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号 等效电路图。写出此电路的等效跨导定义式，并由此推出在不考虑沟道长度调制和体效应情况下的小信号电压增益表示式。画出其漏电流和跨导随V in 的变化曲线图。 7． 画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号 等效电路图。写出此电路的等效跨导定义式，并由此推出考虑沟道长度调制和体效应情 况下的小信号电压增益表示式。画出其漏电流和跨导随V in 的变化曲线图。 8． 画出以二极管连接的MOS 为负载的差动对和以电流源为负载的差动对的电路图。并求 出这两种电路的小信号增益。 9．下图给出一个电阻负载共源级放大器的高频模型。画出其小信号等效电路。并由此等效 电路推出其传输函数。就此传输函数，简要说明电路的零极点分布情况。 10．对如下图所示的共源级电路，画出其含有噪声的电路模型。并根据此模型图写出其输出 噪声电压V n ，out 2?????????和输入噪声电压V n ，in 2????????。 11．下图是一个电路系统的环路增益波特图，由图分析此系统的极点和零点情况。指出系统的稳定性，写出系统的开环和闭环传输函数，并由此求出闭环系统的极点公式来。

大数据处理综合处理服务平台的设计实现分析报告

大数据处理综合处理服务平台的设计与实现 （广州城市职业学院广东广州510405） 摘要：在信息技术高速发展的今天，金融业面临的竞争日趋激烈，信息的高度共享和数据的安全可靠是系统建设中优先考虑的问题。大数据综合处理服务平台支持灵活构建面向数据仓库、实现批量作业的原子化、参数化、操作简单化、流程可控化，并提供灵活、可自定义的程序接口，具有良好的可扩展性。该服务平台以SOA为基础，采用云计算的体系架构，整合多种ETL技术和不同的ETL工具，具有统一、高效、可拓展性。该系统整合金融机构的客户、合约、交易、财务、产品等主要业务数据，提供客户视图、客户关系管理、营销管理、财务分析、质量监控、风险预警、业务流程等功能模块。该研究与设计打破跨国厂商在金融软件方面的垄断地位，促进传统优势企业走新型信息化道路，充分实现了“资源共享、低投入、低消耗、低排放和高效率”，值得大力发展和推广。 关键词：面向金融，大数据，综合处理服务平台。 一、研究的意义 目前，全球IT行业讨论最多的两个议题，一个是大数据分析“Big Data”，一个是云计算“Cloud Computing”。

中国五大国有商业银行发展至今，积累了海量的业务数据，同时还不断的从外界收集数据。据IDC（国际数据公司）预测，用于云计算服务上的支出在接下来的5 年间可能会出现3 倍的增长，占据IT支出增长总量中25%的份额。目前企业的各种业务系统中数据从GB、TB到PB量级呈海量急速增长，相应的存储方式也从单机存储转变为网络存储。传统的信息处理技术和手段，如数据库技术往往只能单纯实现数据的录入、查询、统计等较低层次的功能，无法充分利用和及时更新海量数据，更难以进行综合研究，中国的金融行业也不例外。中国五大国有商业银行发展至今，积累了海量的业务数据，同时还不断的从外界收集数据。通过对不同来源，不同历史阶段的数据进行分析，银行可以甄别有价值潜力的客户群和发现未来金融市场的发展趋势，针对目标客户群的特点和金融市场的需求来研发有竞争力的理财产品。所以，银行对海量数据分析的需求是尤为迫切的。再有，在信息技术高速发展的今天，金融业面临的竞争日趋激烈，信息的高度共享和数据的安全可靠是系统建设中优先考虑的问题。随着国内银行业竞争的加剧，五大国有商业银行不断深化以客户为中心，以优质业务为核心的经营理念，这对银行自身系统的不断完善提出了更高的要求。而“云计算”技术的推出，将成为银行增强数据的安全性和加快信息共享的速度，提高服务质量、降低成本和赢得竞争优势的一大选择。

模拟集成电路复习

1、 研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来 越快；（2）SOC 芯片发展的需求。 2、 模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多 种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。 3、 鲁棒性就是系统的健壮性。它是在异常和危险情况下系统生存的关键。所谓“鲁棒性”， 是指控制系统在一定的参数摄动下，维持某些性能的特性。 4、 版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC 分布参数提取 5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏 6、 沟道为夹断条件： ?GD GS DS T DS GS TH H V =V -≤V V V -V ≥V 7、 （1）截止区：Id=0；Vgs

模拟集成电路课程设计

模拟集成电路课程设计 CMOS两级运放设计 摘要 本课程设计要求完成一个两级运放的设计，采用设计工艺为CMOS的0.35um工艺技术，该工艺下器件可以等效为长沟道器件，在分析计算时可采用一级模型进行计算。本次设计主要了对于共模输入电压等指标提出了要求，详见下表。在正文中将就如何满足这些指标进行分析与讨论，并将计算结果利用cadence进行仿真，得出在0.35um工艺电路的工作情况。 电路分析 课程设计的电路图如下： 输入级（第一级）放大电路由M1-M5组成，其中M1与M2为NMOS差分输入对管，M3与M4为PMOS有源负载，M5为第一级提供恒定的偏置电流。 输出级（第二级）放大电路由M6、M7以及跨接在M6栅漏两端（即第二级电路输入与输出两端）的电容Cc组成，其中PMOS管M6为共源极接法，用于实现信号的放大，而M7与M5功能相同，为第二级提供恒定的偏置电流，同时M7还作为第二级的输出负载。Cc将用于实现第二级电路的密勒补偿，改变Cc的值可以用于实现电路中主极点与非主极点分离等功能。 偏置电路由恒流源IB和以二极管形式连接的M8组成，其中M8与M5，M7形成电流镜，M5和M7为相应电路提供电流的大小由其与M8的宽长比的比值来决定。 设计指标 本模块将根据设计要求的指标逐一进行分析： 开环直流增益：考虑直流增益时忽略所有电容的影响，画小信号图如下： 由小信号图可以得到电路中的直流增益为： A_v=-g_m1 r_02,4 g_m6 r_o6,7 式中r_02,4=r_o2 ||r_o4，r_o6,7=r_o6 ||r_o7，考虑到差分输入对管的一致性，故〖(W/L)〗_1=〖(W/L)〗_2，从而g_m1=g_m2，故上述表达式中用g_m1代为表示。 同时，考虑到下式： g_m=2I/((V_gs-V_th)) 以及表达式： r_o=1/"λI" =(V_E L)/I 从而可以将直流增益表达式表述为： A_v=-(4λ_n λ_n λ_p λ_p)/((V_gs-V_th )_1 (V_gs-V_th )_6 (λ_n+λ_p )^2 ) 同时可以将λ用V_E L替换，可以得出增益的大小在设计时只与MOS管的过驱动电压和沟道长度有关，当过驱动电压确定时（一般选取0.2V），则需要通过增加沟道长度L来提高增益。 由于对于0.35um的工艺库并不熟悉，可以通过对单管进行dc仿真，得到所需的厄利电压等参数，但在实际应用中并不需要，主要做法是根据计算得到的电路偏置电流，通过确定的过驱动电压进行单管仿真得到合适宽长比的工作在饱和区的MOS管。 单位增益带宽（GBW）：分析GBW时需要考虑电路在高频条件下的工作情况，小信号

crc校验码计算例题

crc校验码计算例题 1、若信息码字为11100011，生成多项式G（X）=X5+X4+X+1，则计算出的CRC 校验码为？x的最高次幂5则信息码(被除数)补五个0为：1110001100000 除数为110011 ------------10110110 --------------------- 110011/1110001100000 -------110011 ------------------ ---------101111 ---------110011 ------------------ ----------111000 ----------110011 ------------------ ------------101100 ------------110011 ------------------------ -------------111110 -------------110011 ------------------------- ---------------11010 2、信息码为101110101，生成多项式X4+X2+1，求冗余位？？？ 算法同上被除数补四个0 为：1011101010000 除数为：10101 答案：1100 7E 00 05 60 31 32 33 计算CRC16结果应该是：5B3E 方法如下： CRC-16码由两个字节构成，在开始时CRC寄存器的每一位都预置为1，然后把CRC寄存器与8-bit的数据进行异或(异或：二进制运算相同为0，不同为1；0^0=0;0^1=1;1^0=1;1^1=0)，之后对CRC寄存器从

《模拟集成电路设计原理》期末考试

1 《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容Cin为__ CF（1－A） __。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 11、1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGS

模拟集成电路设计的九个层次

[转贴] 模拟集成电路设计的九个层次来源： 一篇好文章, 摘录于此,以示激励. 一段 你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice 是一个非常难以使用而且古怪的东西。 二段 你开始知道什么叫电路设计，天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。 三段 你已经和PVT斗争了一段时间了，但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice虽然很好，但是帮助手册写的太不清楚了。 四段 你有过比较重大的流片失败经历了。你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理”是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做得到？这个阶段中，你觉得spice功能还是太有限了，而且经常对着"time step too small"的出错信息发呆，偶尔情况下你还会创造出巨大的仿真文件让所有人和电脑崩溃。 五段 你觉得很多竞争对手的东西不过如此而已。你开始有一套比较熟悉的设计方法。但是你不知道如何更加优化你手头的工具。你已经使用过一些别人编好的脚本语言，但经常碰到很多问题的时候不能想起来用awk 或者perl搞定。你开始大量的占用服务器的仿真时间，你相信经过大量的仿真，你可以清楚地把你设计的模块调整到合适的样子。有时候你觉得做电路设计简直是太无聊了，实在不行的话，你在考虑是不是该放弃了。这个阶段中，你觉得spice好是好，但是比起fast spice系列的仿真器来，还是差远了；你开始不相信AC仿真，取而代之的是大量的transient仿真。 六段 你开始明白在这个世界中只有最合适的设计，没有最好的设计。你开始有一套真正属于自己的设计方法，你会倾向于某一种或两种仿真工具，并能够熟练的使用他们评价你的设计。你开始在设计中考虑PVT的变化，你知道一个电路从开始到现在的演化过程，并能够针对不同的应用对他们进行裁减。你开始关注功耗