基于74LS160的365秒电路设计

课程设计报告

设计题目：

基于74LS160的365秒电路

班级：电子信息工程

学号：11211076

姓名：刘冰

设计时间：2013年12月16日

目录

摘要...........................................- 3 -

1.1计数器特点及应用...........................- 3 -

2.1基本要求...................................- 4 - 2.2设计任务及目标.............................- 4 -

2.3主要参考器件 ..............................- 4 -

3.1结构框图及说明 ........................... - 4 - 3.2系统原理图及PCB图........................- 5 - 3.3单元电路设计 ............................. - 6 - 3.3.1 555方波发生电路 ......................- 6 - 3.3.2 74LS160的计数分频电路 ..................- 8 - 3.3.3 74LS48的驱动显示电路 ...................- 12 -

3.3.4 74LS20的结构和工作原理 .................- 14 -

4.软件仿真 .................................. - 14 - 4.1 仿真电路图 ...............................- 14 -

4.2 仿真过程 .................................- 15 -

5.安装调试.................................... - 15 -

6.6.结论 ..................................... - 16 -

7. 7.参考文献..................................-17 -

8.8.收获和体会 .............................. - 17 -

摘要

本计时器以NE555芯片为核心产生频率为1Hz方波作为基准时钟信号通过3片74LS160对其计数分频分别产生1s10s100s以实现计时功能。数码管选用共阴译码器驱动选用74LS48。经过试验验证可以实现365秒的计时。控制端可以实现清零的功能。 This timer is based on the NE555 timer chip which is applied to produce a frequency of 1Hz square wave as the reference clock signal and by using three pieces of 74LS160 it can produce three kinds of square wave that is 1s 10s 100s to achieve timing function. The decoder and driver of those nixie display indicators used in this circuit is 74LS48.After being tested it is undoubted that this system can achieve the timing of 365 seconds. And using the control panels can realize the function of zero clearing.

1.1计时器的特点及应用计时器的特点及应用

计时器的特点及应用计时器的特点及应用随着社会文明的进步和科学技术的发展先进的电子技术在各个近代学科门类和技术领域占有不可或缺的核心地位。在我国现代化建设的发展进程中数字电子技术在国民经济和科学研究各个领域的应用也越来越广泛。而计时器恰恰是数字电子技术的一个重要组成部分计时器是一个用来实现计数功能的时序部分它不仅可以

用来计脉冲个数还常用来做数字系统的定时、分频执行数字运算以及其他特定的逻辑功能等等。

计数器的种类很多。按构成计数器的各触发器是否使用同一个时钟脉冲源来分可以分为同步计时器和异步计时器。根据计时制的不同可以分为二进制、十进制和任意进制计数器。根据计时器的增减趋势又可以分为加法、减法和可以计时器。还有可预置数和可编程功能计时器等等。目前无论是TTL还是CMOS集成电路多有品种较齐全的中规模计时器。使用者只要借助于其间手册提供的功能表和工作波形图及管脚图排列就能正确地使用这些器件。

2.1基本要求基本要求基本要求基本要求

1具有现实365秒计时功能

2当记完365秒后控制端可以完成清零功能。

2.2设计任务及目标设计任务及目标设计任务及目标设计任务及目标

1根据原理图分析各单元电路的功能

2熟悉电路中所用到的各集成块的管脚及其功能

3进行电路的焊接调试直到电路能达到规定的设计要求

4写出完整、详细的课程设计报告。

2.3主要参考器件

3.1结构框图及说明结构框图及说明结构框图及说明结构框图及说明

系统框图如图

555构成的多谐振荡器产生标准1HZ的方波作为基准频率信号通过3片74LS160对其进行加法计数分频分别产生1s10s100s然后由74LS48将每位对应的BCD码进行译码驱动使对应的共阴极数码管显示对应数字。控制端可以控制以实现清零。

3.2系统原理图及PCB图

系统原理图如图：

3.3单元电路设计

3.3.1 555方波发生电路

1. 555方波发生电路工作原理

555方波发生电路是本系统最重要的部分之一其原理图如图所示

两个比较器的输出电压控制RS触发器和放电管的状态。在电源与地之间加上电压当5脚悬空时则电

压比较器A1的反相出入端的电压为2VCC/3A2的同相输入端的电压为VCC/3。若触发输入端TR的电压小于VCC/3则比较器A2的输出为1可使RS触发器置1使输出端OUT1。如果阈值输入端TH的电压大于2VCC/3同时TR端的电压大于VCC/3则A1的输出为1A2的输出为0可将RS触发器置0使输出为0电平。

NE555有两种主要功能波形发生和前端波形整形。如图1、图2所示

由555定时器组成的多谐振荡器及其工作波形图如图3所示其中R1、R2和电容C1、C2为外接元件。

图3 555定时器组成的多谐振荡器及其工作波形图2、555方波发生电路理论计算

由图3可知振荡周期TT1T2T1为电容充电时间T2为电容放电时间

充电时间T1=（R1+R2）(C1+C2)ln2≈0.7（R1+R2）(C1+C2)

放电时间 T2R2(C1+C2)ln2≈0.7R2(C1+C2)

矩形波的振荡周期T=T1+T2=

因此改变R1、R2和电容C1、C2的值便可改变矩形波的周期和频率。

对于矩形波除了用幅度周期来衡量外还有一个参数占空比qq脉宽tw/周期Ttw指输出一个周期内高电平所占的时间。电路输出矩形波的占空比

本系统所需要的基准频率是1Hz故选取R1=1KΩR2=100KΩ电容C1=1uF，C2=0.01uF对应的产生的时钟频率为

3、555方波发生电路的Multisim仿真结果

555方波发生电路的Multisim仿真结果如图4所示

3.3.2 74LS160的计数分频电路

1、74LS160计数分频电路工作原理

十进制BCD码计数器74LS160具备计数分频功能其真值表如图5所示

74LS160工作时序图如图6当CLR，LOAD，EP，ET 均接高电平时时钟CP端每来一个上升沿计数器在原来的基数上加1并从QA，QB，QC，QD输出相应的十进制BCD码。利用74LS160的这个功能特点可以设计出十分频器计数器。74LS160内部电路原理图和引脚图如图7、8所示。

为了时钟六分频需要对74LS160进行预置数或者清零。本系统采用清零方式实现六分频原理如下图9

当

状态时与非门输出为0是160清零端CLR清零有效160

清零。为了实现人工手动清零所有的清零端CLR都是通过上拉电阻接高的当需要清零时闭合开关使得所有清零端CLR为低。

2、74LS160计数分频电路Multisim仿真结果

74LS160计数分频电路Multisim仿真结果如图10所示输出端所对应就是09的BCD码

3.3.3 74LS48的驱动显示电路的驱动显示电路的驱动显示电路的驱动显示电路

1、74LS48的驱动显示电路原理

由于选用七段数码管是共阴的所以选用的译码驱动芯片是7448。74LS48的电路符号见图11真值表见表12。图中电阻RP为限流电阻具体阻值视数码管的电流大小而定。7448是OC输出电源电压可以达到30 V 吸收电流40mA对于一般的驱动是可以满足需求的但是若数码管太大就需要更高的电压和更大的电流这就需要在译码器与数码管之间增加高电压、高电流驱动器。例如达林顿驱动电路DS2001/2/3/4该电路由7个高增益的达林顿对组成集电极-发射极间电压可达

到50V集电极电流350mA输入与TTL、CMOS兼容输出高电压50V输出低电压 1.6V

从真值表可知7448灭灯输入/动态灭灯输出端

，当作为输入端使用时若则不

管其它输入信号输出各段都灭。当作为输出端

使用时若输出0表示各段已经熄灭。

用于共阴数码管的译码电路7448内部有限流电阻故后接数码管时不需外接限流电阻。由于7448拉电流能力小2mA灌电流能力大6.4mA所以一般都要外接电阻推动数码管7448译码器的使用电路见图13。

3.3.4 74LS20的结构和工作原理

74LS20包含两个4输入与非门。1245输入6输出。9101213输入8输出。

4.软件仿真软件仿真软件仿真软件仿真

4.1 仿真电路图

4.2 仿真过程

用Multisim对电路进行仿真观察电路的工作状

况。首先测试555是否能正常工作并产生1Hz 然后测试160的Q0Q3的输出波形是否正常频率是否正确以上两步完成以后将74LS48和74LS20以及数码管连接好仿真观察数码管的是否能显示正常。

5.安装调试安

5.1 安装调试过程

由于已经不是第一次焊板子了所以本次课程设计的焊板子以及调试很顺利元器件焊好后上电各个模块就能正常工作。确定好布局后开始把相应的集成电路芯片插座、各电容电阻焊好然后开始连接线。连线的思路是首先把所有集成电路芯片对应电源引脚、接地脚都连接焊好然后开始分模块焊接调试。

首先连接线的是555信号产生模块由于用Multisim仿真时已经确定好R1=1KΩ，R2=100KΩ电容C1=1uF，C2=0.01uF认真焊接好上电用示波器测试3号引脚输出为标准方波频率为1Hz。555信号产生模块正常工作电路测试调试完成。

接下来连接线的是160与74LS48、74LS20和七段数码管显示模块。在不考虑进制的基础上认真焊接好电路上电将555产生的1Hz信号接入160的2号引脚发现数码管可以正常工作由于频率太高数码管闪烁显示8。至此显示模块正常工作电路测试调试完成。

按照前面同样的连接调试方式将剩下的12个显示模块安装好。采用异步连接。上电13个显示模块正常工作。

将进位焊接好主要是利用74LS20 中的与非门制造清零反馈注意所有的清零端CLR都通过上拉电阻连接。3组显示模块分别显示分、秒、1/100秒。

6.结论

至此课程设计任务已经完全完成。原理图、PCB 绘制正确无误仿真结果正确焊接后的系统测试完好所有功能正常工作。总体上来说较好的完成课程设计任务要求特别是虽然仍有不少问题和有待提高的地方这些不足会随着本人知识的丰富和经验的积累而得到改善。

7.参考文献

1李景宏马学文.电子技术实验教程M.沈阳东北大学出版社.2002

2王永军李景华.数字逻辑与数字系统M.北京电子工业出版社2002

3赵丽红康恩顺. 数字逻辑与数字系统习题解答与实验指导M. 北京电子工业出版社2002

4全国大学生电子设计竞赛组委会.全国大学生电子设计竞赛获奖作品选编M.北京北京理工大学出

版社.2007

8 收获和体会

2013年12月10日设计好电路并做了仿真几次修改后基本确定可以实现的功能。确定我的设计没有问题后开始绘制原理图和PCB手动布线了两个晚上2013年12月16日结束了在实物焊接前应有的所有准备工作以及焊接工作上电后系统就正常工作了。在焊接电路之前一定要先进行仿真仿真成功之后再进行后期的焊接工作焊接的时候一定要认真仔细要了解电路的工作原理及各个部件的工作原理有问题是才能知道错在哪里。

刘冰

2013年12月16日

六分频加法电路的设计

六分频加法电路的设计 1相关原理分析 1.1计数器 计数器是实现分频电路的基础，计数器包括普通计数器和约翰逊计数器两种，这两种电路均可用于分频电路中。 最普通的计数器莫过于加法（减法）计数器。以3位二进制计数器为例，计数脉冲CP 通过计数器时，每输入一个计数脉冲，计数器的最低位（记为Q0，后面的依次记为Q1、Q2、）翻转一次，Q1、Q2、都以前一级的输出信号作为触发信号。分析这个过程，不难得出输出波形。 图1-1 3位二进制计数器时序图 由上很容易看出Q0 的频率是CP的1/2，即实现了2分频，Q1则实现了4分频，同理Q2实现了8分频。这就是加法计数器实现分频的基本原理。 约翰逊计数器是一种移位寄存器，采用的是把输出的最高位取非，然后反馈送到最低位触发器的输入端。约翰逊计数器在每一个时钟下只有一个输出发生变化。同样以3为二进制为例。假设最初值或复位状态是000，则依次是000、001、011、111、110、100、000这样循环。由各位的输出可以看出，约翰逊计数器最起码能实现2分频。 1.2两种计数器的比较 从以上分析可以看出约翰逊计数器没有充分有效地利用寄存器的所有状态，而且如果

由于噪声引入一个无效状态，如010，则无法恢复到有效循环中去，需要加入错误恢复处理。但其较之加法计数器也有它的好处。同一时刻，加法计数器的输出可能有多位发生变化，因此当使用组合逻辑对输出进行译码时，会导致尖峰脉冲信号。而约翰逊计数器可以避免这个问题。 1.3 计数器的选择 本次训练要求设计的是加法分频电路，选择的是加法计数器。加法计数器实现分频较之约翰逊计数器简单，编程也容易理解一些，对于初学者也较容易上手。在前面已经讲过加法计数器实现2n的分频的方法，现在就不在赘述。 1.4 偶数分频器 如前所述，分频器的基础是计数器，设计分频器的关键在于输出电平翻转的时机。偶数分频最易于实现，要实现占空比为50%的偶数N分频，一般来说有两种方案：一是当计数器计数到N/2-1时，将输出电平进行一次翻转，同时给计数器一个复位信号，如此循环下去；二是当计数器输出为0到N/2-1时，时钟输出为0或1，计数器输出为N/2到N-1时，时钟输出为1或0，当计数器计数到N-1时，复位计数器，如此循环下去。可以根据以上两种方案设计电路和程序。 2 六分频加法电路 2.1 电路的结构设计 前面已经讲到过关于2n分频可以直接通过计数器获得。而对于一些非2的整数次幂的分频，如本次课设的6分频，还需要在基本计数器电路描述中加上复位控制电路。 图2-1 加法分频电路的RTL视图

篮球竞赛24秒计时器设计-

学号： 课程设计 题目 学院 专业 班级 姓名 指导教师

年月日

课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: 篮球24秒记时器的设计与制作 初始条件： （1）具备显示24秒记时功能 （2）计时器为递减工作，间隔为1S （3）递减到0时发声光报警信号 （4）设置外部开关，控制计时器的清0，启动及暂停 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）设计任务及要求 （2）方案比较及认证 （3）系统框图，原理说明 （4）硬件原理，完整电路图，采用器件的功能说明 （5）调试记录及结果分析 （6）对成果的评价及改进方法 （7）总结（收获及体会） （8）参考资料 （9）附录：器件表，芯片资料 时间安排： 6月16日~6月19日：明确课题，收集资料，方案确定 6月19日~6月21日：整体设计，硬件电路调试 6月21日~6月24日；报告撰写，交设计报告，答辩 指导教师签名：2014年 6月日

前言 电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。 在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。 篮球作为一项全民健身项目，已有一定的历史。在中国，篮球很盛行，篮球比赛也日趋职业化。篮球比赛中有一项违例时间要用倒计时器，目前多数采用的是24秒制。有需要就会有市场，因此设计一款24秒计时器是非常有必要也非常有前景的。 该计时器要有递减计时及报警功能。因此符合比赛中违例判罚的需要。 在NBA比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。 本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。 整个电路的设计借助于proteus仿真软件和数字逻辑电路相关理论知识，并在proteus下设计和进行仿真，得到了预期的结果。

分频电路的设计

分频电路的设计 在数字电路的设计中，我们会经常遇到分频电路，而且分频电路输出信号频率的稳定性、精确度与整个电路的稳定性有着很大的关系。本文就一些常用分频电路作一总结。 一、n2分频 众所周知，2分频是最简单的分频，通常用D触发器用作反相器即可以实现2分频，要 想实现n2分频，最简单的方法就是将2分频电路级联，n级联在一起就构成了n2分频。 我们以n=5为例，用MAX+plus II进行仿真，电路如图1所示，我们得到的波形如图2所示： 图1 图2 由波形我们可以看出，该电路能实现32分频，但由于它采用的是行波时钟，Q4的输出t。n越大，延时就越大。 与CLK之间延时为5 co 改进图1的电路，我们可以采用同步计数来实现32分频，如图2所示，其中5BITcounter 是在MAX+plus II中用生成的5位二进制加法计数器。Q4输出就是32分频的信号，波形如图4所示。

图3 图4 t。保证了系统的同由于图3是采用同步计数器，所以每个输出的延时都一样，都为 co 步运行。 同样的道理，若n增大时，我们只要改变计数器的位数即可。 二、2n分频 在数字电路的设计中，2n分频也是经常遇到的。对于2n分频，我们常采用两级分频的方法，第一级用来n分频，第二级用作2分频，这样做的目的就是保证输出信号有50％的占空比，若对占空比无要求则可任意实现n分频。 以n=25为例，在MAX+plus II中，利用构造一个5bit模为25的加法计数器，电路如图5所示，out即为50分频后的输出，波形如图6所示。 图5

图6 从图6可以看出，out 与输入时钟CLK 之间的延时是2co t =6ns 。 三、M N 2分频 在一些特殊的数字电路中，可能会用到M N 2分频，由于分频是小数，我们不可能对输入 信号精确地分频，只能保证输出信号的平均频率与理想的分频频率相等。我们这里以26/3分频为例来介绍这种分频方法。 分析：26/3分频的实质就是在26个CLK 周期内产生3个周期的输出信号。我们还是采用采用两级分频方法，目的是为了保证占空比为50％，第一级分频倍数为13/3，即13个CLK 周期内产生3个周期的输出信号。这样我们构造一个模13的4bit 加法计数器，利用门电路输出三个周期信号，计数器从0计到3时A 输出1，计到7时B 输出1，计到12时C 输出1，将A 、B 、C 三路信号相或就得到我们想要的波形，电路如图7所示，波形如图8所示。 图7

篮球24秒倒计时器设计

湖南工业大学 课程设计 资料袋 电气与信息工程学院（系、部）2016～2017 学年第 1 学期课程名称电子技术课程设计指导教师黄卓冕职称讲师 学生姓名谢富专业班级电气工程1401 学号14401300114 题目篮球比赛24秒计时器设计 成绩起止日期2016 年11 月14 日～2016 年11 月18 日 目录清单

湖南工业大学 课程设计任务书 2016年～2017学年第1 学期 电气与信息工程学院（系、部）电气工程专业1401 班级课程名称：电子技术课程设计 设计题目：篮球比赛24秒计时器设计 完成期限：自2016 年11 月14 日至2016 年11 月18 日共 1 周

安 排 2016.11.15--17 学生进行设计 2015.11.18 学生修改、打印设计报告 主要参考资料[1] 康华光电子技术基础模拟部分（第五版）高等教育出版社 2007年 [2] 欧伟明. 实用数字电子技术. 北京：电子工业出版社，2012 [3] 陆应华. 电子系统设计教程. 北京：国防工业出版社，2005 [4] 李忠波等. 电子技术仿真与实践. 北京：机械工业出版社，2004 指导教师（签字）：年月日 系（教研室）主任（签字）：年月日 电子技术课程设计 设计说明书 起止日期：2016 年11 月14 日至2016 年11 月18 日篮球比赛24秒计时器设计

学生姓名谢富 班级电气工程1401 学号14401300114 成绩 指导教师(签字) 电气与信息工程学院（部） 篮球比赛24秒计时器设计 设计目的及要求 一、设计要求 （1）设计指标 1、具有24秒计时功能。 2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。 3、在直接清零时，要求数码显示器灭灯。 4、计时器为24秒递减时, 计时间隔为1秒。 5、计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号。 6、将24秒递减计时器改为24秒递增计时器，试问电路要作哪些相应的改动。 它包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路（简称控制电路）和报警电路等五个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能，而控制电路是控制计时器的直接清零、启动计数和暂停/连续计数、译码显示电路的显示和灭灯等功能。 为保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系： 1．操作直接清零开关时，要求计数器清零，数码显示器灭灯。 2．当启动开关闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，数码显示器显示24秒

数字时钟电路图

多功能数字计时器设计 姓名：杨会章 学号: 1004220242 专业：通信工程 学院：电光学院 指导教师： 2021-9-15

目录 一、设计内容简介 (3) 二、电路功能设计要求 (3) 三、电路原理简介 (3) 四、各单元电路原理 1、脉冲发生电路 (3) 2、计时电路 (4) 3、译码显示电路 (4) 5、校分电路 (5) 4、清零电路 (6) 6、报时电路 (7) 7、基本电路原理图 (8) 8、动态显示原理 (9) 9、动态显示原理图 (10) 10、波形图 (11) 五、实验中问题及解决办法 (11) 六、附录 (12) 1、元件清单 (12) 2、芯片引脚图和功能表 (12) 3、参考文献 (15)

一、设计内容简介 实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和附加电路控制电路几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。附加电路采用动态显示。 二、电路功能设计要求 1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下： 1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）； 2）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能； 3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。 4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒） 5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）； 6）系统级联。将以上电路进行级联完成计时器的所有功能。 7）可以增加数字计时器附加功能：定时、动态显示等。 三、电路原理简介 32678Hz石英晶体振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器、D触发器输出标准秒脉冲。秒计数器记满60后向分计数器进位。计数器的输出经译码器送显示器。记时出现误差时可以用校时电路进行校分，校秒。利用74153四选一数据选择器和128Hz、64Hz时钟信号控制选择秒位、秒十位、分位输出到译码器，并选通相应的数码管，实现动态显示。 四、各单元电路原理 1、秒脉冲发生电路 采用32678Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CD4060的分频，从Q14端输出的2Hz的脉冲信号经D触发器组成的二分频电路得到1Hz 的秒脉冲信号。原理图如下：

实验六--Verilog设计分频器计数器电路答案

实验六 Verilog设计分频器/计数器电路 一、实验目的 1、进一步掌握最基本时序电路的实现方法； 2、学习分频器/计数器时序电路程序的编写方法； 3、进一步学习同步和异步时序电路程序的编写方法。 二、实验内容 1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为4个clock周期的低电平，4个clock周期的高电平），文件命名为fenpinqi10.v。 2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK（上升沿）和异步清除端CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为couter10.v。 3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为couter8.v。 4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数器；M1M0=11时为模6加法计数器，输入clk上升沿有效，文件命名为mcout5.v。 5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。 三、实验步骤 实验一：分频器 1、建立工程

篮球24秒倒计时器报告

电子课程设计报告 题目名称：篮球竞赛30秒倒计时器 姓名： 专业： 班级： 学号： 同组人： 指导老师: 南昌航空大学电子信息工程学院 二零零八年九月

电子信息工程学院 电子基础课程设计任务书 I、电子基础课程设计题目： 篮球竞赛30S计时器 II、电子基础课程设计技术要求及主要元器件： 基本要求：1)具有显示30S计时功能，启动和暂停/连续功能， 2)在直接清零时，要求数码显示器灭灯， 3)设置外部操作开关，控制计数器的直接清零， 4)计时器为30S递减计时，计时间隔为1S， 5)计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。 主要元器件：NE555(1)，74ls161(1)，74LSl92(2) I II、电子基础课程设计工作内容及进度安排： 1.方案设计，绘制电路图并仿真（2天） 2.电路布线和焊接（3天） 3.电路的调试（2天） 4.课程设计总结和报告（7天）Ⅳ、主要参考资料： 1.杨志忠.数字电子技术（第二版）.北京：高等教育出版社，2000 2.胡宴如.高频电子线路（第三版）.北京：高等教育出版社，2005 3.王毓银.数字电路逻辑设计（第三版）.北京：高等教育出版社，1999 专业名称：电子信息工程班级学号： 06041304 学生姓名：李莉

摘要 随着世界篮球水平的提高，对计时的准确度及可靠性也越来越高，篮球30秒倒计时器也就孕育而生了。 设计一个篮球30秒倒计时器，主要解决的问题是实现倒计时功能。所以必须要有一个脉冲，为确保产生的脉冲稳定，该设计采用555时基电路构成的多谐振荡器产生周期为0.1秒的脉冲，再通过74LS161十分频来产生周期为1秒的脉冲。计数部分用74LS192芯片来实现，192芯片是8421码计时的，符合30秒读数的需要。译码部分采用74LS248芯片，74LS248是把8421BCD 码经过内部作和电路“翻译”成七段（a ，b ，c ，d ，e ，f ，g ）输出，然后直接推动LED ，显示十进制数。显示部分采用七段数码管，数码管的使用很广泛，价格也不会很贵。整个线路就是把以上几个主要的部分用导线连接焊接起来。 在许多领域中，计时器都得到了普遍应用，比如在体育比赛中的计时器、安全措施中的定时报警器、游戏中的倒计时、维持秩序的交通信号灯、红绿灯、交通信号控制机、闹钟等等......可见计时器在现代社会中是很重要的。在设计计时器时，采用了模块化的思想，使得设计简单、快捷。本设计完成了中途计时功能，实现了在许多特定场合进行时间追踪，在社会生活中会具有广泛的应用价值。 关键字： 控制 倒计时 译码显示 光电报警 指导教师： 万在红 设计时间： 2008.9.1——2008.9.15

时钟电路基本原理

1时钟供电组成 时钟电路主要由时钟发生器（时钟芯片）、、、和等组成。 ● 时钟芯片时钟芯片主要有S. Winbond、 PhaseLink. C-Medi a、IC. IMI等几个品牌，主板上见得最多的是ICS和Winbond两种，如图6-1、图6-2所示。 ● 晶振 时钟芯片通常使用的晶振，如图6-3所示。 晶振与组成一个谐振回路，从晶振的两脚之问产生的输入到时钟芯片，如图6-4所示。 判断品振是否工作，可以用测量晶振两脚分别对地是否有（以上），这是晶振工作的前提条件，再用示波器测量晶振任意一脚是否有与标称频率相同的振荡正弦波输出（这是最准确的方法）。在没有示波器的情况下，可以直接更换新的晶振和谐振电容，用替换法来排除故障。 2 时钟电路工作原理 时钟电路的1=作原理图，如图6-5所示。 时钟芯片有电压输入后（有的时钟芯片还有一组电压），再有一个好信号，表示主板各部位所有的供电止常，于是时钟芯片开始工作。 晶振两脚产生的基本频率输入到时钟芯片内部的，从振荡器出来的基本频率经过“频率扩展锁相网路”进行频率扩展后输入到各个，

最后得到不同频率的时钟输出。 初始默认输出频率由频率选择锁存器输入引脚FS（4:0）设置，之后可以通过IIC总线再进行设置。 多数时钟芯片都支持IIC总线控制，通过一根双向的数据线（SD ATA）和一根时钟线（ SCLK）对芯片的时钟输出频率进行设置。 图6-5中： 48MHz USB与48MHz DOT为固定48MHz时钟输出；3V66（3：1）共3组为的66MHz时钟输出： CPUCLKT （2:0）共3组为CPU时钟输出；CPUCLKC （2:0）共3组为CPU时钟输出，与CPUCLKT互为；CLK （6:0）共7组为 33MHz 的PCI时钟输出，输出到PCI插槽，有多少个PCI插槽就使用多少组。 主板的时钟分布如图6-6所示，内存总线时钟由北桥供给，部分主板电路设计有独立的内存时钟发生器，如图中虚线所示。 外频进入CPU后，乘以CPU的就是CPU实际的运行频率。例如外频是200MHz，CPU的倍频是14，那么CPU的实际运行频率是：200MHz ×14=。前端总线的频率是外频的整倍数。例如外频足133MHz，CPU 需要使用的前端总线频率是533MHz，那么就必须将133MHz外频4倍扩展，即133MHz×4=532MHz≈533MHz。 3 时钟电路故障检测 时钟电路故障通常足：全部无时钟，部分无时钟，时钟信号幅值（最高点电压）偏低。 其表现是开机无显示或不能开机。 诊断卡只能诊断PCI插槽或插槽有无时钟信号，并不代表主板其他部分的时钟就正常。最好使用示波器测量各个插槽的时钟输入脚或时钟芯片的各个时钟输出脚，看其频率和幅值是否符合，这是最准确的方法。 现在的CPU外频都已达到200MHz或更高，所以要测量CPU外频，要求示波器的带宽应在200MHz以上。

分频器的设计2014-1-10 10.29.8

武汉理工大学《微机原理与接口技术》课程设计报告书
学
号:
0121105830129
课 程 设 计
题 学 专 班 姓
目 院 业 级 名
分频信号发生器的分析与设计 自动化学院 电气工程及自动化 电气 1107 班 成涛 陈静 教授
指导教师
2014 年
01 月
09 日

武汉理工大学《微机原理与接口技术》课程设计报告书
课程设计任务书
学生姓名: 指导教师: 题 目: 成涛 专业班级: 电气 1107 班 陈静 教授 工作单位: 自动化学院 分频信号发生器的分析与设计
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰 写等具体要求） 1. 设:有一输入方波信号 f0（<1MHz） 。要求输出信号:f1=f0/N，N 通过键盘 输入。 2. 画出简要的硬件原理图，编写程序。 3. 撰写课程设计说明书。 内容包括:摘要、 目录、 正文、 参考文献、 附录 （程 序清单） 。正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软 件思想，流程，源程序设计及说明等） 、程序调试说明和结果分析、课程设计收 获及心得体会。
时间安排: 12 月 26 日----- 12 月 28 日 查阅资料及方案设计 12 月 29 日----- 01 月 0 2 日 编程 01 月 03 日-----0 1 月 07 日 调试程序 01 月 08 日----- 01 月 09 日 撰写课程设计报告
指导教师签名: 系主任（或责任教师）签名:
年 年
月 月
日 日

篮球竞赛24秒计时器数电课程设计

《数字电子技术》课程设计说明书课题名称：篮球竞赛24秒计时器设计 专业：电气工程及其自动化 班级：电气1202班 指导老师：胡新晚 姓名：曾瑞琪

计数器概述 篮球竞赛24秒计时器功能 随着信息时代的到来，电子技术在社会生活中发挥这越来越重要的作用，运用模电和数电知识设计的电子产品成为社会生活中不可缺少的一部分，特别是在各种竞技运动中，定时器成为检验运动员成绩的一个重要工具。在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它就自动报警从而判定此球员的犯规。 本设计只要完成：显示24秒倒计时功能：系统设置外部操作开关，控制计时器的直接清零、启动、暂停、连续功能；在直接清零时，数码管显示器灭灯，计时器为24秒递减计时其计时间间隔为1秒，计时器递减计时到零时，数码管显示器不灭灯，同时发出光电报警信号等。 设计任务及要求 基本要求 （1）显示24秒计时功能。 （2）设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。 （3）计时器为24秒递减计时器，其计时间隔为1秒。 （4递减计时到零时，显示器不能灭灯，同时发出光电报警信号。 设计任务及目标 （1）根据原理图分析各单元电路的功能； （2）熟悉电路中所用到的各集成块的管脚及其功能；

（3）进行电路的装接、调试、直到电路能达到规定的设计要求； （4）写出完整、详细的课程设计报告 主要参考器件 555 晶体定时器 74 LS00 74LS48译码器 74LS192十进制可编程同步加锁计数器

单片机数字钟电路图

数字钟设计 一、设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。 二、设计要求 1．设计指标 时间以24小时为一个周期； 显示时、分、秒； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2．设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 3．制作要求自行装配和调试，并能发现问题和解决问题。 4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、设计原理及其框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图3-1所示为数字钟的一般构成框图。 图3-1 数字钟的组成框图

⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

简单分频时序电路的设计(三分频)

单位：嵌入式系统实验室 姓名：汤晓东 内容：简单分频时序电路的设计(三分频) 时间：2010-7-7 3.练习三 模块源代码： //-------------------文件名div3.v---------------------------------- module div3(clk_in,clk_out,reset ); input clk_in,reset; output clk_out; wire clk_out; integer n1,n2; reg clk1,clk2; always @(posedge clk_in or negedge reset) //检测clk_in的上升沿 begin if (!reset) begin n1=0; clk1<=1'b0; //clk1是对clk_in的三分频 end // 但是占空比为1/3 else if (n1==2) begin n1=0; clk1<=1'b1; end else begin n1=n1+1; clk1<=1'b0; end end always @(negedge clk_in or negedge reset) //检测clk_in的下降沿 begin if (!reset) begin n2=0; clk2<=1'b0; //clk2也是对clk_in的三分频 end else if (n2==2) //占空比为1/3,但是与clk1相差begin //半个时钟周期 n2=0; clk2<=1'b1; end else begin n2=n2+1; clk2<=1'b0; end

篮球24秒倒计时器课程设计报告

数字逻辑电路设计 课程设计报告 系（部）：三系 专业：通信工程 班级：11通信 1班 姓名：张梦瑶 学号：20110306111 成绩： 指导老师：李海霞 开课时间：2012-2013学年二学期

一、设计题目 篮球比赛 24 秒倒计时器 二、主要内容 1、分析设计题目的具体要求 2、完成课题所要求的各个子功能的实现 3、用multisim 软件完成题目的整体设计 三、具体要求 （1）具有显示24s 倒计时功能：用两个共阴数码管显示，其计时间隔为1s。 （2）分别设置启动键和暂停 /继续键，控制两个计时器的直接启动计数，暂停/继续计数功能。 （3）设置复位键：按复位键可随时返回初始状态，即进攻方计时器返回到24s。 （4）计时器递减计数到“00”时，计时器跳回“24”停止工作，并给出声音和发光提示，即蜂鸣器发出声响和发光二极管发光。 四、进度安排 第一天：介绍所用仿真软件；布置任务，明确课程设计的完整功能和要求。 第二天：消化课题，掌握设计要求，明确设计系统的全部功能，图书馆查阅资料。 第三天：确定总体设计方案，画出系统的原理框图。 第四天：绘制单元电路并对单元电路进行仿真。 第五天：分析电路，对原设计电路不断修改，获得最佳设计方案。 第六天：完成整体设计并仿真验证。 第七天：对课程设计进行现场运行检查并提问，给出实践操作成绩。 第八天：完成实践报告的撰写 五、成绩评定 课程设计成绩按优、良、中、及格、不及格评定，最终考核成绩由四部分组成：

1、理论设计方案，演示所设计成果，总成绩40％； 2、设计报告，占总成绩30％； 3、回答教师所提出的问题，占总成绩20％； 4、考勤情况，占总成绩10％； 无故旷课一次，平时成绩减半；无故旷课两次平时成绩为 0 分，无故旷课三次总成绩为 0 分。迟到 20 分钟按旷课处理。

数字时钟显示电路图

数字时钟显示电路图 发布: | 作者: | 来源: liuxianping | 查看:3663次 | 用户关注： 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x?X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。 工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。 电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分 别为xl【、xt￡、 m x? X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到 4个6选1的选择器上，选择器输出共4位接到译码器的输入端(y 、y 、y 、Y )上。数码管及与之对应要显示的计数器，由Q]、、的编码(BCD码)进行循环选择例如，当Q 、 1

、均为?0 时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同 时，六选一选择器对应的输出分别为Y y— y Xs—x X —x 。这时译码器的输 出a，b，??，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点 亮，显示第一个计数器的状态(x 、x 。、xX )。同理，当Q 、Q Q 为001”时，第二 个数码管点亮，显示第二个计数器的状态。依此类推，到第六个数码管断电后，接着第一个又开始点亮。如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时 加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。由于数码管电流很大，一 般小型管各段全亮时，大约要150mA～200mA 采用静电显示，此例中就要大于1A的 电流。这对长期工作的时钟很不经济，对于大型数码管会更加严重。此外，采用动态显示，数 码管的寿命与静态相比也相应延长Ⅳ 倍(本例为6倍)。

实验六Verilog设计分频器计数器电路答案

实验六V e r i l o g设计分频器/计数器电路 一、实验目的 1、进一步掌握最基本时序电路的实现方法； 2、学习分频器/计数器时序电路程序的编写方法； 3、进一步学习同步和异步时序电路程序的编写方法。 二、实验内容 1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为4个clock周期的低电平，4个clock 周期的高电平），文件命名为。 2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK （上升沿）和异步清除端CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为。 3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN 为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为。 4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数器；M1M0=11时为模6加法计数器，输入clk 上升沿有效，文件命名为。 5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是

时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR 是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。 三、实验步骤 实验一：分频器 1、建立工程 2、创建Verilog HDL文件 3、输入10分频器程序代码并保存 4、进行综合编译 5、新建波形文件 6、导入引脚 7、设置信号源并保存 8、生成网表 9、功能仿真 10、仿真结果分析 由仿真结果可以看出clockout输出5个clock周期的低电平和5个clock 的高电平达到10分频的效果，设计正确。 实验二：十进制加法计数器（异步清零） 1、建立工程 2、创建Verilog HDL文件 3、输入加法计数器代码并保存 4、进行综合编译 5、新建波形文件 6、导入引脚 7、设置信号源并保存 8、生成网表 9、功能仿真 10、仿真结果分析

篮球24秒计时器论文以及电路图

课程设计(论文) 题目名称篮球比赛24秒计时器 课程名称单片机原理及在电气测控学科中的应用学生姓名周新 学号0941201061 系、专业电气工程系、09电气测控类 指导教师杨波 2010 年6 月24 日

邵阳学院课程设计（论文）任务书 注：1．此表由指导教师填写，经系、教研室审批，指导教师、学生签字后生效； 2．此表1式3份，学生、指导教师、教研室各1份。

指导教师（签字）：学生（签字）：

邵阳学院课程设计（论文）评阅表 学生姓名周新学号0941201061 系电气工程系专业班级09电气测控类一班 题目名称基于单片机篮球比赛24秒计时器设计课程名称单片机原理及在电气测控学科中的应用一、学生自我总结 二、指导教师评定 注：1、本表是学生课程设计（论文）成绩评定的依据，装订在设计说明书（或论文）的“任务书”页后面； 2、表中的“评分项目”及“权重”根据各系的考核细则和评分标准确定。

目录 摘要 ......................................................................................................... I 1篮球计时器概述 . (1) 1.1 篮球竞赛24秒计时器功能 (1) 1.2篮球计时器实物图 (1) 1.3 主要参考器件 (2) 1.4 单片机的概述 (2) 1.4.1 AT89C51单片机简介 (2) 1.4.2 AT89C51单片机引脚功能简介 (2) 2 硬件设计 (4) 2.1 设计原理 (4) 2.2 硬件设计流程图 (4) 2.2.1功能单元模块 (5) 2.3 硬件设计电路图 (7) 3 软件设计 (9) 3.1 程序流程图 (9) 3.2程序设计 (10) 3.3 仿真及仿真结果 (13) 4 课程设计体会 (15) 参考文献 (16)

单片机的篮球24秒计时器开发设计及电路图

目录 摘要 ......................................................................................................... I 1篮球计时器概述 . (1) 1.1 篮球竞赛24秒计时器功能 (1) 1.2篮球计时器实物图 (1) 1.3 主要参考器件 (2) 1.4 单片机的概述 (2) 1.4.1 AT89C51单片机简介 (2) 1.4.2 AT89C51单片机引脚功能简介 (2) 2 硬件设计 (4) 2.1 设计原理 (4) 2.2 硬件设计流程图 (4) 2.2.1功能单元模块 (5) 2.3 硬件设计电路图 (7) 3 软件设计 (9) 3.1 程序流程图 (9) 3.2程序设计 (10) 3.3 仿真及仿真结果 (13) 4 课程设计体会 (15) 参考文献 (16)

摘要 篮球比赛中除了有总时间倒计时外，为了加快比赛的节奏，新的规则还要求进攻方在２４秒内有一次投篮动作，否则视为违例。以下为一个篮球比赛计时器，该计时器采用按键操作、ＬＥＤ显示，非常实用。此计时器也可作为其他球类比赛的计时器。 本课程设计介绍了一个基于单片机的篮球比赛计时器硬件设计，包括AT89C51、6个八段显示LED、上电复位电路、时钟发生电路等基本模块的设计。其功能主要有：一场篮球比赛共分四节，每节12分；每次进攻为24秒，计时器的显示均为倒计时方式，24秒计时用两位数码管显示；所有的计时都要具有暂停、继续、清零；当球员的持球时间超过24秒时，24秒倒计时减为零且有声光提示。本次课程设计是采用单片机汇编语言实现倒计时24秒篮球比赛计时器。 关键词:AT89C51；LED数码管；按键；模块

时钟电路图

at89c51电子时钟电路图和程序 【字体：】

源程序： 3．系统板上硬件连线 （1)把“单片机系统”区域中的P1.0－P1.7端口用8芯排线连接到“动态数码显示”区域中的A－H端口上； （2)把“单片机系统：区域中的P3.0－P3.7端口用8芯排线连接到“动态数码显示”区域中的S1－S8端口上； （3)把“单片机系统”区域中的P0.0/AD0、P0.1/AD1、P0.2/AD2端口分别用导线连接到“独立式键盘”区域中的SP3、SP2、SP1端口上；

4. 汇编源程序 SECOND EQU 30H MINITE EQU 31H HOUR EQU 32H HOURK BIT P0.0 MINITEK BIT P0.1 SECONDK BIT P0.2 DISPBUF EQU 40H DISPBIT EQU 48H T2SCNTA EQU 49H T2SCNTB EQU 4AH TEMP EQU 4BH ORG 00H LJMP START ORG 0BH LJMP INT_T0 START: MOV SECOND,#00H MOV MINITE,#00H MOV HOUR,#12 MOV DISPBIT,#00H MOV T2SCNTA,#00H MOV T2SCNTB,#00H MOV TEMP,#0FEH LCALL DISP MOV TMOD,#01H MOV TH0,#(65536-2000) / 256 MOV TL0,#(65536-2000) MOD 256 SETB TR0

SETB ET0 SETB EA WT: JB SECONDK,NK1 LCALL DELY10MS JB SECONDK,NK1 INC SECOND MOV A,SECOND CJNE A,#60,NS60 MOV SECOND,#00H NS60: LCALL DISP JNB SECONDK,$ NK1: JB MINITEK,NK2 LCALL DELY10MS JB MINITEK,NK2 INC MINITE MOV A,MINITE CJNE A,#60,NM60 MOV MINITE,#00H NM60: LCALL DISP JNB MINITEK,$ NK2: JB HOURK,NK3 LCALL DELY10MS JB HOURK,NK3 INC HOUR MOV A,HOUR CJNE A,#24,NH24 MOV HOUR,#00H NH24: LCALL DISP JNB HOURK,$

24秒倒计时器设计(课件设计)

目录 一、计时器概述 (1) 1、计时器的特点及应用 (1) 2、设计任务及要求 (1) 二、电路设计原理及单元模块 (1) 1、设计原理 (1) 2、设计方案 (2) 3、单元模块 (3) 3.1、所用各个芯片功能 (3) 3.2、各单元电路 (7) 四、安装与调试 (11) 1、电路的安装 (11) 2、电路的调试 (12) 五、结论与心得 (12) 六、参考文献 (13) 1、总电路图 (14) 2、元件清单 (14) 3、实物 (15)

24秒倒计时器的设计和制作 一、计时器概述 1、计时器的特点及应用 在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机，还可以用来做为各种药丸、药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会的应用是相当普遍的。 在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就违例了。本课程设计“智能篮球比赛倒计时器的设计”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的违例。 2、设计任务及要求 设计一个24秒倒计时器，具体功能要求如下： 1、用小规模集成电路设计24秒倒计时电路； 2、用555定时器产生1Hz的标准脉冲信号； 3、当计时器显示00，同时报警； 4、计时器应具有清零、启动、暂停/继续计时等控制功能。 二、电路设计原理及单元模块 1、设计原理 24秒计时器的总体参考方案框图如图1所示。它包括秒脉冲发生器、

计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管和鸣蜂器代替。 主体电路：24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲信号通过一个与门将时钟截断，使计时器在计数到零时停住。 2、设计方案 图1、电路框图 总体电路说明：