计算机组成原理

计算机组成原理实验报告

学生姓名：高彦萌

班级序号：193081-03

学号：20081000594

一、实验电路

1.TEC—4计算机组成原理实验系统的时序电路如下图所示。电路采用2

片GAL22V10（U6、U7），可产生两级等间隔时序信号T1－T4和

W1－W4，其中一个W由一轮T1－T4循环组成，它相当于一个微指

令周期或硬布线控制器的一拍，而一轮W1—W4循环可供硬布线控制

器执行一条机器指令。

二、微指令的设计：

根据给定的12条机器指令功能和数据通路总体图的控制信号，采用的微指令格式。微指令字长共35位。其中顺序控制部分10位，后继微地址6位，判别字段4位，操作控制字段25位，各位进行直接控制。微指令格式中，信号名带有后缀“#”的信号为低有效信号，不带有后缀“#”的信号为高有效信号。

对应微指令格式，微程序控制器的组成见图11。控制存储器采用5片EEPROM28C64(U8,U9,U10,U11,U12)。微地址寄存器6位，用一片6D触发器74HC174(U1)组成，带有清零端。两级与门、或门构成微地址转移逻辑，用于产生下一微指令的地址。在每一个T1上升沿时刻，新的微指令地址会打入微地址寄存器中，控制存储器随即输出相应的微命令代码。微地址转移逻辑生成下一地址，等下一个T1上升沿时打入微地址寄存器。跳转开关JUMP(J1)是一组6个跳线开关。当用短路子将它们连通时，微地址寄存器μAR从本实验系统提供的微程序地址译码电路得到新的微程序地址μD0-μD5。当它们被断开时，用户提供自己

的新微程序地址μD0-μD5。这样用户能够使用自己设计的微程序地址译码电路。5片28C64的地址A6（引脚4）直接与控制台开关SWC连接，当SWC=1时，微地址大于或者等于40H,当SWC=0时，微地址小于40H。SWC主要用于实现读寄存器堆的功能。

微地址转移逻辑的多个输入信号中。INTQ是中断请求，本实验中可以不理会。SWA,SWB是控制台的两个二进制开关信号，实验台上线已接好。C是进位信号，IR7-IR4是机器指令代码，由于本次实验不连接数据通路，这些信号都接到二进制开关K0-K15上。

三、机器指令与微程序

为教学中简单明了，本试验仪使用12条机器指令，均为单字长（8位）指令。指令功能及格式如表5所示。指令的高4位提供给微程序控制器，低4位提供给数据通路。

应当指出，用以上12条指令来编写实际程序是不够的。好在我们的目的不是程序设计，而主要是为了教学目的，通过CPU执行一些最简单的程序来掌握微程序控制器的工作原理。

上述12条指令的微程序流程设计所示。每条微指令可按前述的微指令格式转换成二进制代码，然后写入5个28C64中。

为了向RAM和寄存储器堆中装入程序和数据，检查写入是否正确，并能启动程序执行，还设计了以下五个控制台操作微程序：

存储器写操作（KWE）：按下复位按钮CLR#后，微地址寄存器状态为全零。此时置SWC=0,SWB=1,SWA=0,按启动按钮后微指令地址转入27H，从而可对RAM 连续进行手动写入。

存储器读操作（KRD）：按下复位按钮CLR#后，置SWC=0,SWB=0,SWA=1,按启动按钮后微指令地址转入17H，从而可对RAM连续进行读操作。

启动程序（PR）：按下复位按钮CLR#后，置SWC=0,SWB=0,SWA=0,用数据开关SW7-SW0设置内存中程序的首地址，按启动按钮后微指令地址转入07H,然后转到“取指”微指令。

写寄存器操作（KLD）：按下复位按钮CLR#后，置SWC=0,SWB=1,SWA=1，按启动按钮后微指令地址转入37H,从而可对寄存器堆中的寄存器连续进行写操作。

读寄存器操作（KRR）：按下复位按钮CLR#后，置SWC=1,SWB=0,SWA=0，按启动按钮后微指令地址转入47H,从而可对寄存器堆中的寄存器连续进行读操作。

应当着重指出，在微指令格式的设计过程中，对数据通路所需的控制信号进行了归并和化简。细心的同学可能已经发现，微程序控制器输出的控制信号远远少于数据通路所需的控制信号。这里提供的微程序流程图是没有经过归并和化简的。仔细研究一下微程序流程图，就会发现有些信号的出现的位置完全一样，这样的信号用其中一个信号就可以代表。请看信号LDPC和LDR4，这两个信号都在微程序地址07H,1AH,1FH,26H出现，而在其他的微程序地址都不出现，因此这两个信号产生的逻辑条件是完全一样的。从逻辑意义上看，这两个信号的作用是产生新的PC，完全出现在相同的微指令中是很正常的，因此用LDPC完全可以代替LDR4。还有另一些信号，例如LDDR1和LDDR2，出现的位置基本相同。LDDR2和LDDR1的唯一不同是在地址14H的微指令中，出现了LDDR2信号，但是没有出现LDDR1信号。LDDR1和LDDR2是否也可以归并成一个信号呢？答案是肯定的。微程序流程图中只是指出了在微指令中必须出现的信号，并没有指出出现其他信号行不行，这就要根据具体情况具体分析。在地址14H的微指令中，出现LDDR1信号行不行呢？完全可以。在地址14H出现的LDDR1是一个无用的信号，同时也

是一个无害的信号，它的出现完全没有副作用，因此LDDR1和LDDR2可以归并为一个信号LDDR1。根据以上两条原则，我们对下列信号进行了归并和化简：LDIR(CER) 为1时，允许对IR加载，此信号也可用于作为双端口存

储器右端口选择CER。

LDPC(LDR4) 为1时，允许对程序计数器PC加载，此信号也可用于作

为R4的加载允许信号LDR4。

LDAR1(LDAR2) 为1时，允许对地址寄存器AR1加载，此信号也可用于

作为对地址寄存器AR2加载。

LDDR1(LDDR2) 为1时，允许对操作数寄存器DR1加载，此信号也可用

于作为对操作数寄存器DR2加载。

M1(M2) 当M1=1时，操作数寄存器DR1从数据总线DBUS接收数

据；当M1=0时，操作数寄存器DR1从寄存器堆RF接收

数据。此信号也可用于作为操作数寄存器DR2的数据来

源选择信号。

在对微指令格式进行归并和化简的过程中，我们有意保留了一些信号，没有化简，同学们可以充分发挥创造性，提出更为简单的微指令格式。

还要说明的是，为什么微指令格式可以化简，而试验台数据通路的控制信号为什么不进行化简？最主要的原因是前面进行的各个实验的需要，例如LDDR1和LDDR2这两个信号，在做运算器数据通路实验时，是不能设计成一个信号的。还有一个原因是考虑到实验时易于理解，对某些可以归并的信号也没有予以归并。

四．实验任务：

常规型微程序控制器组成实验

A:（1）按实验要求，连接试验台的数码开关K0-K15、控制开关、按钮开关、时钟信号源和微程序控制器。

注意：本次实验只做微程序控制器本身的实验，故微程序控制器输出的微命令信号与执行部件（数据通路）的连线暂不连接。连线完成后应仔细检查一遍，

然后才可加上电源。

（2）观察时序信号

用双踪示波器观测时序产生器的输入输出信号：MF,W1-W4,T1-T4。比较相位关系，画出其波形，并标注测量所得的脉冲宽度。观察时需将TJ1接低电平，DB,DZ,DP开关均置为0状态，然后按QD按钮，则连续产生T1,T2,T3,T4,W1,W2,W3,W4。

了解启停控制信号的功能，并熟练地使用连接这些控制信号的按钮或开关。

（3）熟习微指令格式的定义，按此定义将控制台指令微程序的8条微指令按十六进制编码，列于下表。三种控制台指令的功能由SWC,SWB,SWA三个二进制开关的状态来指定（KRD=001B,KWE=010B,PR=000B）。此表必须在预习时完成。

单拍（DP）方式执行控制台微程序，读出上述八条微指令，用P字段和微地址指示灯跟踪微指令执行情况，并与上表数据对照。用连续方式执行KWE和KRD （将TJ1接地），画出μA0(28C64的地址A0)信号波形，作出解释。

（4）用P3和SWC,SWB,SWA的状态组合，观察验证三种控制台指令KWE,KRD,PR微地址转移逻辑功能的实现。

（5）熟习05H,10H两条微指令的功能和P2测试的状态条件（IR4-IR7），用二进制开关设置IR7-IR4的不同状态，观察ADD至STP九条机器指令微地址转移逻辑功能的实现。（用逻辑笔测试有关逻辑电路的电平，分别做出测试记录，自行设计表格。）

（6）设置IR7-IR4的不同组合，用单拍方式执行ADD至STP九条机器指令微程序，用微地址和P字段指示灯跟踪微程序转移和执行情况。用逻辑笔测试小插座上输出的微命令信号，记录ADD,SUB,LDA,STA四条机器指令的微命令信号，

B:实验步骤：

第一步,接线

跳线开关J1用短路子短接。控制器的输入C接K0，IR4接K1，IR5接K2，IR6接K3，IR7接K4，TJI接K5，SKIP接GND。

合上电源。按CLR#按钮，使实验系统处于初始状态。

第二步,观察时序信号波形

令K5（TJI）= 0，置DP = 0，DZ = 0，DB =0。按QD按钮，则时序部分开始不停止的运行，直到按CLR#按钮为止。用双踪示波器观察MF、T1、T2、T3、T4、W1、W2、W3、W4信号。观察的方法是同时观察两路信号，以便比较相位。可按下述顺序进行：MF和T1，T1和T2，T2和T3，T3和T4，T1和W1，W1和W2，W2和W3，W3和W4。根据观察的结果，可画出波形图。波形图的图形请参看第一节图3的基本时序图。MF的周期为1000毫秒，占空比为50%。

第三步,微地址转移演示

控制存储器地址0号单元存放的第一条微指令,其判断测试字段

P3P2P1P0=1000,下地址字段0111B(07H)

1.置SWC = 0、SWB = 0、SWA = 1，开机,按CLR#按钮后，使实验系统处于初始状态，控制存储器地址为0, 取出第一条微指令.经P3测试地址转换逻辑产生下一条微指令的地址为010111B(17H),按一次QD按钮(产生T1),将17H打入uAR,加至控制存储器的地址线上,微地址17H单元存放的微命令输出.17H单元开始的是一段从双端口RAM左端口读数的微程序(KWE).

2.置SWC = 0、SWB = 1、SWA = 0,按CLR#按钮后，控制存储器地址为0, 取出第一条微指令.经P3测试地址转换逻辑产生下一条微指令的地址为100111B(27H),按一次QD按钮(产生T1),将27H打入uAR,加至控制存储器的地址线上,微地址27H单元存放的微命令输出.27H单元开始的是一段向双端口RAM左端口写数的微程序(KWE).

3.置SWC = 0、SWB = 1、SWA = 1，开机,按CLR#按钮后，控制存储器地址为0, 取出第一条微指令.经P3测试地址转换逻辑产生下一条微指令的地址为110111B(37H),按一次QD按钮(产生T1),将37H打入uAR,加至控制存储器的地址线上,微地址37H单元存放的微命令输出.37H单元开始的是一段向寄存器堆写数的微程序(KLD).

4.置SWC = 1、SWB = 0、SWA = 0，开机,按CLR#按钮后，控制存储器地址为0, 取出第一条微指令.经P3测试地址转换逻辑产生下一条微指令的地址为1000111B(47H),按一次QD按钮(产生T1),将47H打入uAR,加至控制存储器的地址线上,微地址47H单元存放的微命令输出.47H单元开始的是一段从寄存器堆读数的微程序(KRR).

5.置SWC = 0、SWB = 0、SWA = 0，开机,按CLR#按钮后，控制存储器地址为0, 取出第一条微指令.经P3测试地址转换逻辑产生下一条微指令的地址为0000111B(07H),按一次QD按钮(产生T1),将07H打入uAR,加至控制存储器的地址线上,微地址07H单元存放的微命令输出.07H单元存放的是一条输入机器语言程序首地址并传给PC的微指令.

第四步,微程序的执行过程

一条机器指令的从取指到执行需要经过执行多条微指令来完成.TEC-4计算机取指微指令存放在控制器05H的单元.取出指令以后,根据机器指令的操作码转到不同的微地址执行.下面以加法指令为例,说明微指令的执行过程.

1.第一条指令(05H单元)输出的微命令有:置M3=0,LDAR2=1(将PC的值打入AR2);置CER=1,LDIR=1(从RAM的右端口取出机器指令放入IR);置

PC-INC=1(PC+1->PC).

由于这条微指令的P3P2P1P0=0100,下地址字段为010000B,取出的操作码IR7~IR4=0000,经P2测试地址转移产生下一条微指令的地址为

010000B(10H),按QD按钮(产生T1),将10H打入uAR,加至控制存储器的地址线上,微地址10H单元存放的微命令输出.

2.第二条指令(10H单元)输出的微命令有:置M1=0,LDAR1=1(将寄存器堆B 端口的数据打入DR1);置M2=0,LDIR2=1(将寄存器堆A端口的数据打入DR1).

由于这条微指令的P3P2P1P0=0000,下地址字段为111011B(3BH),下一条微指令的地址为3BH.按QD按钮(产生T1),将3BH打入uAR,加至控制存储器的地址线上,微地址3BH单元存放的微命令输出.

3.第三条指令(3BH单元)输出的微命令有:使S2=0,S1=1,S0=0(ALU进行加法运算);ALU_BUS=1(运算结果送往数据总线DBUS).LDER=1(将DBUS上的数据打入暂存寄存器ER).

由于这条微指令的P3P2P1P0=0000,下地址字段为110100B(34H),下一条微指令的地址为110100B(34H),按QD按钮(产生T1),将34H打入uAR,加至控制存储器的地址线上,微地址34H单元存放的微命令输出.

4.第四条指令(34H单元)输出的微命令有:使WRD=1(将暂存寄存器ER中的数据写入WR1,WR0选中的寄存器中).

由于这条微指令的P3P2P1P0=0000,下地址字段为001111B(0FH),下一条微指令的地址为001111B(0FH)),按QD按钮(产生T1),将0FH打入uAR,加至控制存储器的地址线上,微地址0FH单元存放的微命令输出.

第五步

置DP=1,DB=0,DZ=0(单拍运行,每次只运行一条微指令)每按一次QD按钮,顺序产生T1,T2,T3,T4各一个脉冲.用逻辑笔分别观测T1~T4.

第六步

置SWC=0,SWB=0,SWA=0(启动程序PR),通过单拍运行方式观测验证各条机器指令的微地址转移逻辑功能

CPU组成与机器指令执行实验

A:（1）对机器指令系统组成的简单程序进行译码。将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。

（2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序发生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组RF，数据通路上的RS1,RS0,RD1,RD0应分别与IR3至IR0连接，WR1,WR0也应接到IR1,IR0上。

（3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7-SW0设置通用寄存器R2,R3及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此应先设置寄存器的数据，再设置内存数据。

（4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF中四个寄存器的数据，以及由STA指令存入RAM中的数据（程序结束后从RAM的相应单元中读出），与理论分析值作对比。单拍方式执行时，注意观察微地址指示灯、IR/DBUS指示灯、AR2/AR1指示灯、微地址指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。

（5）以单指（DZ）方式重新执行程序一遍，注意观察IR/DBUS指示灯、AR2/AR1指示灯的值（可观察到每一条机器指令）。列表记录RF中四个寄存器的数据，以及由STA指令存入RAM中的数据，与理论分析值作对比。注意：单指方式执行程序时，四个通用寄存器和RAM中的原始数据与第一遍执行程序的结果有关。

（6）以连续方式（DB,DP,DZ都设为0）再次执行程序。这种情况相当于计算机正常运行程序。由于程序中有停机指令STP，程序执行到该指令时自动停机。列表记录RF中四个寄存器的数据，以及由STA指令存入RAM中的数据，与理论分析值作对比。注意，程序执行前的原始数据与第二遍执行结果有关。请修改程序，RF数据由主存加载。

B：实验步骤：第一步,对机器指令系统组成的简单程序进行译码。

第二步,接线

本实验的接线比较多，需仔细。

1．将跳线开关J1用短路子短接。时序发生器的输入TJI接控制存储器的输出TJ。控制器的输入C接运算器ALU的C。控制器的输入IR7、IR6、IR5、IR4依次指令寄存器IR的输出IR7、IR6、IR5、IR4。共6条线。

2．控制器的输出LDIR（CER）、LDPC(LDR4)、PC_ADD、PC_INC、M4、LDIAR、LDAR1(LDAR2)、AR1_INC、M3、LDER、IAR_BUS#、SW_BUS#、RS_BUS#、ALU_BUS、CEL#、LRW、WRD、LDDR1(LDDR2)、M1（M2）、S2、S1、S0 依次与数据通路的对应信号连接。共27条线。

3．指令寄存器IR的输出IR0接双端口寄存器堆的RD0、WR0，IR1接RD1、WR1，IR2接RS0，IR3接RS1。共6条线。

合上电源。按CLR#按钮，使实验系统处于初始状态。

第三步,利用控制台微程序KLD设置通用寄存器R2、R3的值

在本操作中，我们打算使R2 = 60H，R3 = 61H。

1．令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 1、SWA = 1，使实验系统处于寄存器加载工作方式KLD。按CLR#按钮，使实验系统处于初始状态。

2．在SW7—SW0上设置一个存储器地址，该存储器地址供设置通用寄存器使用。该存储器地址最好是不常用的一个地址，以免设置通用寄存器操作破坏重要的存储器单元的内容。例如可将该地址设置为0FFH。按一次QD按钮，将

0FFH写入AR1和AR2。

3．在SW7—SW0上设置02H，作为通用寄存器R2的寄存器号。按一次QD 按钮，则将02H写入IR。

4．在SW7—SW0设置60H，作为R2的值。按一次QD按钮，将60H写入IR指定的R2寄存器。

5．在SW7—SW0上设置03H，作为通用寄存器R3的寄存器号。按一次QD 按钮，将03H写入IR。

6．在SW7—SW0设置61H，作为R3的值。按一次QD按钮，将61H写入R3。

7．设置R2、R3结束，按CLR#按钮，使实验系统恢复到初始状态。

第四步,利用控制台微程序KWE存程序机器代码

本操作中，我们从00地址开始存10个机器代码：58H，5DH，04H，95H，3EH，1BH，4BH，24H，60H，84H。在60H存入24H，用于给R0置初值；在61H存入83H，用于给R0置初值。

1．令DP = 0，DB = 0，DZ =0，使实验系统处于连续运行状态。令SWC = 0、SWB = 1、SWA = 0，使实验系统处于写双端口存储器工作方式KWE,如图所示。按CLR#按钮，使实验系统处于初始状态。

2．置SW7—SW0为00H，按QD按钮，将00H写入AR1。

3．置SW7—SW0 为58H，按QD按钮，将58H写入存储器00H单元。AR1自动加1，变为01H。

4．置SW7—SW0为5DH，按QD按钮，将5DH写入存储器01H单元。AR1自动加1，变为02H。

5．按QD按钮，使AR1+1。AR1此时为02H。

6．重复进行下去，一直到将84H写入存储器09H单元。按CLR#按钮，使实验系统恢复到初始状态。

7．置SW7—SW0为60H，按QD按钮，将60H写入AR1。

8．置SW7—SW0 为24H，按QD按钮，将24H写入存储器60H单元。AR1自动加1，变为61H。

9．置SW7—SW0 84H，按QD按钮，将83H写入存储器61H单元。按CLR#按钮，使实验系统恢复到初始状态。

第五步,用单拍（DP）方式执行一遍程序。

在单拍执行过程中，首先要随时监测AR2的值和IR的值，以判定程序执行到何处，正在执行哪条指令。监测微地址指示灯和判断字段指示灯，对照微程序流程图，可以判断出微指令的地址和正在进行的微操作。程序执行的结果如下：初值：R0未定，R1未定，R2 = 60H，R3 = 61H。存储器60H单元的内容是24H，61H单元的内容是83H。

1．LDA R0,[R2]

执行结果R2 = 60H，R0 = 24H。

2．LDA R1,[R3]

执行结果R3 = 61H，R1 = 83H。

3．ADD R0,R1

执行结果R0 = 0A7H，R1 = 83H，C = 0。

4．JC +5

执行结果转移到03H，因为C = 0。

5．AND R2,R3

执行结果R2 =60 H，R3 =61H。

6．SUB R3,R2

执行结果R2 = 60H，R3 = 01H

7．STA R3,[R2]

执行结果R2 = 60H，R3 = 01H，存储器60单元的内容为01H。8．MUL R0,R1

执行结果R0 = 15H，R1 = 83H

9．STP

执行结果：无变化

10．JMP [R1]

执行结果转移到83H。

第一遍执行结束。执行结果是R0 = 15H，R1 = 83H，R2 = 60H，R3 = 01H，存储器60H单元的内容是01H，61H单元的内容是83H。

第六步,用单指（DZ）方式执行一遍程序。

初值: R0 = 15H，R1 = 83H，R2 = 60H，R3 = 01H，存储器60H单元的内容是01H，61H单元的内容是83H。

1．LDA R0,[R2]

执行结果R2 = 60H，R0 = 01H。

2．LDA R1,[R3]

执行结果R3 = 01H，R1 = 5DH。

3．ADD R0,R1

执行结果R0 = 5EH，R1 = 5DH，C = 0

4．4．JC +5

执行结果转移到03H，因为C = 0。

5．AND R2,R3

执行结果R2 =00 H，R3 =01H。

6．SUB R3,R2

执行结果R2 = 00H，R3 = 01H

7．STA R3,[R2]

执行结果R2 = 00H，R3 = 01H，存储器00单元的内容为01H。8．MUL R0,R1

执行结果R0 = 0B6H，R1 = 5DH

9．STP

执行结果：无变化

10．JMP [R1]

执行结果转移到5CH

第二遍执行结束。执行结果是R0 = 9CH，R1 = 5CH，R2 = 00H，R3 = 01H，存储器60H单元的内容是01H，61H单元的内容是83H，00H单元的内容为01H。

第七步,用连续方式执行一遍程序

由于00单元的内容已被修改，因此在执行前应首先恢复00H单元的内容58H。初值：R0 = 0B6H，R1 = 5DH，R2 = 00H，R3 = 01H，存储器60H单元的内容是01H，61H单元的内容是83H，00H单元的内容为58H。

1．LDA R0,[R2]

执行结果R2 = 00H，R0 = 58H。

2．LDA R1,[R3]

执行结果R3 = 01H，R1 = 5DH。

3．ADD R0,R1

执行结果R0 = 0B5H，R1 = 5DH，C = 0

4．4．JC +5

执行结果转移到03H，因为C = 0。

5．AND R2,R3

执行结果R2 =00 H，R3 =01H。

6．SUB R3,R2

执行结果R2 = 00H，R3 = 01H

7．STA R3,[R2]

执行结果R2 = 00H，R3 = 01H，存储器00单元的内容为01H。8．MUL R0,R1

执行结果R0 = 41H，R1 = 5DH

9．STP

执行结果：无变化

五、实验感想：

刚开始时，对于我要做什么真的是一点都不明白，后来随着时间的推移，对着书本研究和同学们一起探讨，渐渐地找到了方向。做实验的第一天和第二天，依据老师的安排把书本上那四十多条微指令转化为二进制代码，仔细弄清指令的流程图，把整个流程图搞懂。第三天就是要开始动手做第一个实验了，和同学们一起探讨、研究，经过很多困难总算是把老师的要求完成了，也就是知道如何去完成实验，不仅仅只是在思考。经过大家的探讨，我知道了自己的问题所在。也完善了自己的实验。

接下来的几次课程我们大家一起研究剩下的两个实验，因为第二个试验跟第一个试验差不多，只要把程序设计出来就可以了，步骤跟第一个差不多，所以相对来说要简单些。但是对于之后一个中断的实验，我们没有很好的完成，这也是本次实验的一个遗憾的地方、最后老师将中断作为了选作实验，由于时间的关系，我们也没有继续做下去，而是把已经做到的成果找老师顺利验收了，由于练习的次数很多，所以整个验收过程还是比较顺利的。在回答完老师提出的附加问题后，我们的课程设计就结束了。

在这次试验中，流程图看上去很庞大，很复杂化，但是，只要认真去研究，搞清楚原理，理解里面每个步骤之间的关系，这个实验也就不那么复杂了，关键是要静下心去研究，去思考，去设计。这种实验其实是一种很快乐的活动，特别是每当成功的完成一个实验时，那种感觉就很让人兴奋。这种实验课的意义非常好，不但有助于提高我们的动手能力，而且还培养了我们的兴趣，真正起到了良好的教育作用。

计算机组成原理_第四版课后习题答案(完整版)[]

第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机组成原理第四章作业答案

第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机组成原理第五版 白中英(详细)第5章习题参考答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

计算机组成原理-4.pdf

第 1 章 计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ● 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ● 指令和数据以同同等地位存放于存储器内，并可以按地址访问； ● 指令和数据均用二进制表示； ● 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操 作数在存储器中的位置； ● 指令在存储器中顺序存放，通常自动顺序取出执行； ● 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU 、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、 机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由 CPU 和主存储器 MM 合成为主机。 CPU ：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和 控制器不在同一芯片上，现在的 CPU 内除含有运算器和控制器外还集成了 CACHE ）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随 机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元 或存储元，不能单独存取。 存储字：一个存储单元所存二进 制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指 CPU 一次能处理的二进制数据的位数，通常与 CPU 的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU 、PC 、IR 、CU 、ALU 、ACC 、MQ 、X 、MAR 、MDR 、I/O 、MIPS 、CPI 、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU ：Central Processing Unit ，中央处理机（器），是计算机硬件的核心部件，主要由运 算器和控制器组成。 PC ：Program Counter ，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数

计算机组成原理第四章课后题参考答案教程文件

计算机组成原理第四章课后题参考答案

第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；

④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。

6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；

D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中

计算机组成原理第五章单元测试(含答案)

第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址

D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理第五章答案

5 ．4 教材习题解答 １．如何区别存储器和寄存器？两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数 据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价 存储系统和结构 第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系 统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高 速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速 缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅

存存储层次（虚拟存储系统）。 ３．什么是半导体存储器？它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。 半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的 信息会因为断电而丢失。 ４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其 进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS 管组成，利用栅极电容存储信息，需要定时刷新。 ５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电 荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷， 这个过程就叫做刷新。

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

67计算机组成原理4

67计算机组成原理4 一、单选题（共15题,共15分） 1. I/O编址方式通常可分统一编址和独立编址，。（1分） A.统一编址是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问 B.独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令 C.统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问 D.独立编址是将I/O地址看作是存储器地址的一部分，所以对I/O访问必须有专门的I/O指令 2. 64．微程序控制器中，微程序的入口地址是由形成的。（1分） A.机器指令的地址码字段 B.微指令的微地址码字段 C.机器指令的操作码字段 D.微指令的微操作码字段 3. 50．ROM与RAM的主要区别是_____。（1分） A.断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失 B.断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失 C.ROM是辅助存储器，RAM是主存储器 D.ROM是主存储器，RAM是辅助存储器 4. 中央处理器（CPU）是指。（1分） A.运算器 B.控制器 C.运算器和控制器 D.运算器和存储器 5. 57．下列说法中是正确的。（1分） A.指令周期等于机器周期 B.指令周期小于机器周期 C.指令周期大于机器周期 D.指令周期是机器周期的两倍 6. 61．设计微程序的人员是。（1分） A.硬件设计人员 B.系统软件人员 C.应用软件人员 D.用户 7. 在存储器堆栈中，保持不变的是。（1分） A.栈顶 B.栈指针 C.栈底 D.栈中的数据 8. 56．微操作信号发生器的作用是。（1分） A.从主存中取出指令 B.完成指令操作码的分析功能 C.产生控制时序 D.产生各种微操作控制信号 9. 73．在DMA传送方式中，由发出DMA请求。（1分） A.外部设备 B.DMA控制器 C.CPU D.主存 10. 68．主机与设备传送数据时，采用，主机与设备是串行工作的。（1分） A.程序查询方式 B.中断方式 C.DMA方式 D.通道方式

计算机组成原理第四章单元测试题

存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H

8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位

计算机组成原理实验五

上海大学计算机学院 《计算机组成原理实验》报告一 姓名：学号：教师： 时间：机位：报告成绩： 实验名称:指令系统实验 一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。 二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完 毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序 列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的 入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。 三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观 察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。 五、实验现象：OUT寄存器的值为5A。 六、数据记录、分析与处理：实验结果和预期的一样。 七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。 八、建议：暂无。

计算机组成原理课后答案(白中英主编_第五版_立体化教材)_2

（ 2 = = = （ 2 = = = （ 2 = = = 第二章 1．（1） 35 =?100011） [ 35]原 10100011 [ 35]补 11011100 [ 35]反 11011101 （2） [127]原＝01111111 [127]反＝01111111 [127]补＝01111111 （3） 127 =?1111111） [ 127]原 11111111 [ 127]补 10000001 [ 127]反 10000000 （4） 1 =?00000001） [ 1]原 10000001 [ 1]补 11111111 [ 1]反 11111110 2．[x]补 = a 0. a 1a 2…a 6 解法一、 （1） 若 a 0 = 0, 则 x > 0, 也满足 x > -0.5 此时 a 1→a 6 可任意 （ 2） 若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1 即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0 解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000 （1） 若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可； （2） [x]补 = x = a 0. a 1a 2…a 6 （2） 若 x < 0, 则 x > -0.5 只需-x < 0.5, -x > 0 [x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000 a 0 * a 1 * a 2 a 6 + 1 < 01000000

计算机组成原理课后答案第四章_庞海波

第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编

计算机组成原理5

CPU 组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机；（2）用微程序控制器控制模型机数据通路； （3）通过CPU 运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU 从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验要求 （1）对机器指令系统组成的简单程序进行译码。 将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。完成表1. （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组 RF，数据通路上的RS1、RS0、RD1、RD0 应分别与IR3 至IR0 连接，WR1、WR0 也应接到IR1、IR0 上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号 图13 模型计算机连线示意图 （3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7—SW0 设置通用寄存器R2、R3 及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此一般应先设置寄存器的数据，再设置内存数据。 （4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF 中四个寄存器的数据，以及由STA 指令存入RAM 中的数据（程序结束后从RAM 的相应单元中读出），与理论分析值作对比。单拍方式执行时注意观察微地址指示灯、IR/DBUS 指示灯、AR2／AR1 指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。 （5）以单指（DZ）方式重新执行程序一遍，注意观察 IR/DBUS 指示灯、AR2/AR1

计算机组成原理习题 第五章

第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。

若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题

计算机组成原理实验五存储器读写实验

实验五 存储器读写实验实验目的 1. 掌握存储器的工作特性。 2. 熟悉静态存储器的操作过程，验证存储器的读写方法。 二、实验原理 表芯片控制信号逻辑功能表

2. 存储器实验单元电路 芯片状态 控制信号状态 DO-D7 数据状态 M-R M -W 保持 1 1 高阻抗 读出 0 1 6116-^总钱 写人 1 0 总线-*6116 无效 报警 ^2-10 D7—DO A7—A0

團2-8存储器实验电路逻辑图 三、实验过程 1. 连线 1） 连接实验一（输入、输出实验）的全部连线。 2） 按逻辑原理图连接M-W M-R 两根信号低电平有效信号线 3） 连接A7-A0 8根地址线。 4） 连接B-AR 正脉冲有效信号 2. 顺序写入存储器单元实验操作过程 1） 把有B-AR 控制开关全部拨到0,把有其他开关全部拨到1,使全部信号都处 于无效 状态。 2） 在输入数据开关拨一个实验数据，如“ 00000001”即16进制的01耳 把IO-R 控制开关拨下，把地址数据送到总线。 3） 拨动一下B-AR 开关，即实现“1-0-1 ”产生一个正脉冲，把地址数据送地 址寄存器保存。 4） 在输入数据开关拨一个实验数据，如“ 10000000',即16进制的80耳 把IO-R 控 制开关拨下，把实验数据送到总线。 3. 存储器实验电路 0 O O 0 0 olo O O O O 0 00 OUTPUT L/O :W 8-AR ￡ ■」2 ■七 ol^Fgr' L P O 74LS273 A7- AO vz 0 o|o 0 r 6116 A7 INPUT D7-O0 [olololololololol T2

计算机组成原理第5章习题参考答案

第5章习题参考答案 1．请在括号填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及为操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：