BCD七段显示器译码器译码器CD4511引脚图及真值表

BCD七段显示器译码器/译码器CD4511引脚图及真值表

IC CD4511 是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。其引脚图，图1与真值表图2所示，其各脚功能如下：

LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常*。

BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA 之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。

LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DCBA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输入数据为何，皆不影响其输出，其输出abcdefg 仍保留原来在LE 由0 转为1 以前的资料。

图1 IC CD45111 引脚功能图

图2 CD4511真值表

74ls138功能介绍

74ls138功能介绍 74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出

由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3. 5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以 反码的形式从输出，而不会被送到其他任何一个输出端上。 【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。 解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为 图3.3.9 用两片74LS138接成的4线－16线译码器

实验三74ls139译码器实验

实验三 译码器实验 一、实验目的 1、掌握中规模集成电路译码器的工作原理及逻辑功能。 2、学习译码器的灵活应用。 二、实验设备 1、SAC-DS4数字逻辑电路实验箱 1个 2、74LS138 3-8线译码器 2片 3、74LS20 双四输入与非门 1片 三、实验内容与步骤 （一）测试74LS139的逻辑功能。 图1 74LS139集成电路引脚图 实验步骤： 1）． 接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器）， 1B 、1A 、1E 输入端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指示灯。 ２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。当E=0时，2—4译码器进入正常 工作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。 表1 2 —4译码器逻辑功能表 输 入 输 出 E B A Y 0 Y 1 Y 2 Y 3 输出逻辑关系式 1 Χ Χ 0 0 0 0 0 1 0 1 0 0 1 1 3)．利用74LS139译码器实现“同或”门电路 Y ＝30 Y Y ?＝30Y Y +＝B A B A ?+?＝A ⊙B 如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。 图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值 Y o Y 174LS139 Y 2 Y 3 & V cc E A B G Y

74ls138管脚图及功能

74ls138引脚图-74ls138管脚图及功能真值表 74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

74ls138译码器中文资料

74ls138译码器中文资料 74H C138基本功能 74L S138为3线－8线译码器，共有54/74S138和54/74L S138两种线路结构型式，其74L S138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 74L S138的作用: 利用G1、/(G2A)和/(G2B)可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。 若将选通端中的一个作为数据输入端时，74L S138还可作数据分配器 用与非门组成的3线-8线译码器74L S138

图74l s138译码器内部电路 3线-8线译码器74L S138的功能表 <74l s138功能表> 74L S138逻辑图 无论从逻辑图还是功能表我们都可以看到74L S138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出

74l s138逻辑图 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71L S138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表 3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能. 带控制输入端的译码器又是一个完整的数据分配器。在图 3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 例2．74L S1383－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出管脚的波形。

74LS138详解

74LS138的使用实验 一、实验目的及原理 （一）实验目的： 1．加深理解用门电路组成的译码器器的工作原理。 2．学习利用给定的器件设计、调试组合逻辑电路的方法掌握译码器的功能测试方法及应用 （二）实验原理： 1、74LS138译码器简介 译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。 本实验中所用的译码器为变量译码器（又称二进制译码器）用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。以3线—译码器74LS138为例进行分析。 74LS138逻辑图及引脚排列

74LS138有3个附加的控制端G1、G2B、G2A。当G1=1、G2B+G2A=0时，译码器处于工作状态。否则译码器被禁止，所有的输出端被锁在高 电平。它的逻辑图如下图所示： 2、常用的显示器件工作原理 在数字系统中常见的数码显示器通常有：发光二极管数码管(LED数码管)和液晶显示数码管(LCD数码管)两种。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。液晶显示数码管是利用液晶材料在交变电压的作用下晶体材料会吸收光线，而没有交变电场作用下有笔划不会听吸光，这样就可以来显示数码，但由于液晶材料须有光时才能使用，故不能用于无外界光的场合（现在便携式电脑的液晶显示器是用背光灯的作用下可以在夜间使用），但液晶显示器有一个最大的优点就是耗电相当节省，所以广泛使用于小型计算器等小型设备的数码显示。 本实验中使用发光二级管作为输出显示器件，以检测74LS138芯片的输出信号，通过观察发光二级管的亮暗来判断输出信号电平的高低。 二、实验步骤 1．阅读教材中有关译码器的内容。了解译码器74LS138的工作原理和逻辑关系。 2．画好译码器的原理图，登陆服务器，选择数电实验，在左侧可选器件栏里 选择所需的器件（74LS138芯片、布尔常数输出信号

实验三74ls139译码器实验

实验三译码器实验 一、实验目的 1、掌握中规模集成电路译码器的工作原理及逻辑功能。 2、学习译码器的灵活应用。 二、实验设备 1、SAC-DS4数字逻辑电路实验箱 1个 2、74LS138 3-8线译码器2片 3、74LS20 双四输入与非门 1片 三、实验内容与步骤 （一）测试74LS139的逻辑功能。 图1 74LS139集成电路引脚图 实验步骤： 1）．接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器），1B、1A 、1E输入端接逻辑电平信号，1Y0、1Y1 、1Y2、1Y3输出端接指示灯。 ２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。当E=0时，2—4译码器进入正常工作状态，给1B、1A选择信号端加不同组合逻辑电平，观察输出端1Y0、1Y1 、1Y2、1Y3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。 表1 2—4译码器逻辑功能表 输入输出 E B A Y0 Y1 Y2 Y3输出逻辑关系式 1 ΧΧ 0 0 0 0 0 1 0 1 0 0 1 1 3)．利用74LS139译码器实现“同或”门电路 Y＝ 3 Y Y?＝ 3 Y Y+＝B A B A? + ?＝A⊙B 如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。 图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值 Y o Y1 74LS139 Y2 Y3 & V cc E A B G Y

4).利用74LS139译码器实现“异或”门电路 Y ＝21 Y Y ?＝2 1Y Y +＝ B A B A ?+?＝A B 如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关系。 Y 图3 用74LS139译码器实现“异或”逻辑门电路接线图和真值 二、用74LS139集成电路将2—4译码器扩展成3—8译码器。 1)．接线：扩展的3—8译码器逻辑电路如图3—4所示。按图3—4连线，A 、B 、C 输入端接实验板电平信号，Y 0 ~Y 7接到指示灯。 2).测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。 表4 3—8译码器真值表 输 入 输 出 C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3). 写出3—8译码器输出逻辑关系式： Y 0= Y 1= Y 2= Y 3= Y 4= Y 5= Y 6= Y 7= 4).利用3—8译码器实现3输入多数表决器。要求3个输入A 、B 、C 中有2个和3个为1时，输出Y 为高电平，否则Y 为低电平。根据3输入多数表决器的要求，可以有两种方案来实现。 Y o Y 174LS139 Y 2 Y 3 & V cc E A B G Y 0 Y 1 Y 2 Y 3 74LS139（A ） 1A 1B 1E Y 4 Y 5 Y 6 Y 7 74LS139(B) 2A 2B 2E & 45671112109 2 3 1 14 13 15 A B C

74ls138引脚

秦驰74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138 3线-8线译码器74LS138的功能表

无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3. 5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以 反码的形式从输出，而不会被送到其他任何一个输出端上。 【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。 解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

74ls138译码器内部电路逻辑图功能表简单应用

74ls138译码器内部电路逻辑图功能表简单应用 74HC138:74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 74LS138的作用: 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138 <74ls138译码器内部电路> 3线-8线译码器74LS138的功能表

<74ls138功能表> 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 <74ls138逻辑图> 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 例2．74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出管脚的波形。 解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出管脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个管脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出管脚的波形如下：

74ls138引脚图-74ls138管脚图及功能真值表

74ls138引脚图-74ls138管脚图及功能 真值表 2007年12月17日 22:33 本站原创作者：本站用户评论（0） 关键字： 74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有 54/74S138和54/74LS138两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和 /(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反 相器还可级联扩展成32 线译码器。

若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138 3线-8线译码器74LS138的功能表

无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理

电子技术基础(数字部分)译码器74LS138功能验证实验

实验二 译码器74LS138功能验证实验 实验目的： 验证译码器74LS138功能；掌握74LS138作为数据分配器时的应用。 实验器材： 数字逻辑实验箱一个；数字万用表一个；5V 电源一个；导线若干； （1）验证74LS138的功能： 74LS138为3-8译码器，实验原理图如下图所示： 实验过程：分别在74LS138的A2、A1、A0、E3、/E2和/E1加上高、低不同的电平，用万用表测量出输出Y 7-Y 0电平，记录下来，验证逻辑关系是否正确 测量结果： 8.2K 300 +5V 74LS244 300 LED 2 3 4 5 6 7 8 1 15 14 13 12 11 10 9 16 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 VCC A1 A2 /E1 /E2 E3 /Y7 GND A0 74LS138 +5V K1 8.2K 300 +5V K6 74LS244 300 LED

输入输出 E3 /E2 /E1A2A1A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 × 5.80×××× 4.76 4.77 4.80 4.74 4.80 4.80 4.78 4.76 ×× 5.51 ××× 4.76 4.77 4.80 4.74 4.80 4.80 4.78 4.76 0.43××××× 4.79 4.82 4.83 4.83 4.84 4.86 4.84 4.80 5.880.41 0.42 0.35 0.30 0.34 0.18 4.99 4.72 4.85 5.00 4.89 4.88 4.80 5.00 0.35 0.36 0.24 0.28 4.49 4.60 0.18 5.00 4.90 4.94 4.86 4.91 4.84 4.96 0.35 0.36 0.24 4.96 0.28 4.60 4.85 0.18 5.01 4.80 4.89 4.78 4.75 4.96 0.35 0.37 0.24 4.96 4.96 4.43 4.46 4.50 0.18 4.46 4.49 4.46 4.46 4.96 0.35 0.35 4.91 0.24 0.28 4.43 4.30 4.72 4.81 0.22 4.60 4.50 4.39 4.96 0.35 0.36 4.95 0.28 4.96 4.47 4.78 4.76 4.77 4.64 0.18 4.66 4.42 4.96 0.35 0.36 4.96 4.96 0.28 4.43 4.50 4.46 4.45 4.42 4.36 0.18 4.32 4.96 0.35 0.36 4.96 4.96 4.95 4.34 4.46 4.48 4.49 4.50 4.47 4.48 0.18 实验结论：当E3输入非高电平时，无论其他输入如何，电路输出都为高电

74LS138管脚功能的主要 介绍

74ls138引脚图 74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如

74LS138译码器中文资料

74HC138基本功能 74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 74LS138的作用: 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138 图74ls138译码器内部电路

3线-8线译码器74LS138的功能表 备注：这里的输入端的三个A0～1有的原理图中也用A B C表示（如74H138.pdf中所示，试用于普中科技的HC-6800 V2.2单片机开发板）。 <74ls138功能表> 74LS138逻辑图 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 74ls138逻辑图 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输

数字电路(译码器)

译码器 常用的译码器有2-4译码器（74LS139）——2个输入变量控制4个输出端，3-8译码器（74LS148）——3个输入变量控制8个输出端，4-16译码器（74LS154）——4个输入变量控制16个输出端。 74LS138译码器得引脚图，逻辑图及功能表如下 74LS138的引脚图 用与非门组成的3线-8线译码器74LS138

3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数 据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能 通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例 如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数 据以反码的形式从输出，而不会被送到其他任何一个输出端上。 【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位 二进制代码译成16个独立的低电平信号。 解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码， 只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的 作为它的第四个地址输入端（同时令），取两片的、、， 并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

74ls138芯片完整版

74ls138译码器 74ls138译码器内部电路逻辑图功能表简单应用 74HC138:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 74LS138的作用: 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反 相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138 <74ls138译码器内部电路> 3线-8线译码器74LS138的功能表 <74ls138功能表> 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出

<74ls138逻辑图> 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

74LS138译码器引脚图

74LS138译码器引脚图，逻辑图及功能表 74LS138与74HC的引脚图 用与非门组成的3线-8线译码器74LS138 3线-8线译码器74LS138的功能表 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。

当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。 解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为 图3.3.9 用两片74LS138接

74LS138译码器引脚图逻辑图及功能表

74LS138译码器引脚图逻辑图及功能表rapaste】74LS138译码器引脚图逻辑图及功能表 74LS138芯片是常用的3-8线译码器，ls是ttl的，他的coms版本叫 74HC138。常用在单片机和数字电路的译码电路中，74LS138真值表是大家最常查询的，下面我给大家介绍一下他的相关资料，以方便各位同学或者朋友。 真值表: 上表中x表示为任意输入状态，在片选使用状态下输入中8线始终只有1线为0，此74HC138芯片在单片机系统中极大限度的起到了扩展IO资源的作用，只要用单片机的2个io引脚资源就能控制8个输出，而且程序的编制也容易实现。

拓展 式(3.3.8)表明时第(1)片74LS138工作而第(2)片74LS138禁止，将的 0000,0111这8个代码译成8个低电平信号。而式(3.3.9)表明时，第(2)片 74LS138工作，第(1)片74LS138禁止，将的1000,1111这8个代码译成8个低电平信号。这样就用两个3线,8线译码器扩展成一个4线,16线的译码器了。同理，也可一用两个带控制端的4线,16线译码器接成一个5线-32线译码器。 例2( 74LS138 3,8译码器的各输入端的连接情况及第六脚()输入信号A的波形如下图所示。试画出八个输出引脚的波形 解:由74LS138的功能表知，当(A为低电平段)译码器不工作，8个输出引脚全为高电平，当(A为高电平段)译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下: 即与A反相; 其余各引脚的输出恒等于1(高电平)与A的波形无关。

138译码器

74LS138译码器引脚图，逻辑图及功能表74LS138与74HC的引脚图 用与非门组成的3线-8线译码器74LS138 3线-8线译码器74LS138的功能表

无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译

成16个独立的低电平信号。 解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为 图3.3.9 用两片74LS138接 成的4线－16线译码器 式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。