组成原理试卷
一、选择题(共5 分，每题1 分)
1.设寄存器内容为80H，若它对应的真值是–127，则该机器数是______
A.原码;
B.补码;
C.反码;
D.移码。
2.下列叙述中______ 是正确的。
A.程序中断方式中有中断请求，DMA 方式中没有中断请求;
B.程序中断方式和DMA 方式中实现数据传送都需中断请求;
C.程序中断方式和DMA 方式中都有中断请求，但目的不同;
要等到指令周期结束时才进行周期窃取。
3.设机器数字长为32 位，一个容量为16MB 的器，CPU 按半字寻址，其寻址范围是______ 。
的24次方;
的23次方;
的22次方;
的21次方。
4.在中断接口电路中，向量地址可通过______ 送至CPU。
A.地址线;
B.数据线;
C.控制线;
D.状态线。
5.在程序的执行过程中，Cache 与主存的地址映象是由______ 。
调度的;
管理的;
C.由程序员和操作系统共同协调完成的;
D.硬件自动完成的。
6.总线复用方式可以______ 。
A.提高总线的传输带宽;
B.增加总线的功能;
C.减少总线中信号线的数量;
D.提高CUP 利用率。
7.下列说法中正确的是______ 。
与主存统一编址，Cache 的地址空间是主存地址空间的一部分;
B.主器只由易失性的随机读写存储器构成;
C.单体多字存储器主要解决访存速度的问题;
不与主存统一编址，Cache 的地址空间不是主存地址空间的一部分。
8.在采用增量计数器法的微指令中，下一条微指令的地址______。
A.在当前的微指令中;
B.在微指令地址计数器中;
C.在程序计数器;
D.在CPU 中。
9.由于CPU 内部操作的速度较快，而CPU 访问一次器的时间较长，因此机器周期通常由______来确定。
A.指令周期;
B.存取周期;
C.间址周期;
D.执行周期。
机器______ 。
A.不一定采用流水技术;
B.一定采用流水技术;
配备很少的通用寄存器;
配备很多的通用寄存器。
11.在下列寻址方式中，______ 寻址方式需要先计算，再访问主存。
A.立即;
B.变址;
C.间接;
D.直接。
12.在浮点机中，判断补码规格化形式的原则是______。
A.尾数的第一数位为1，数符任意;
B.尾数的符号位与第一数位相同;
C.尾数的符号位与第一数位不同;
D.阶符与数符不同。
O 采用统一编址时，进行输入输出操作的指令是______。
A.控制指令;
B.访存指令;
C.输入输出指令;
D.程序指令。
14.设机器字长为32 位，容量为16MB，若按双字编址，其寻址范围是______ 。
;
;
;
。
15. ______ 寻址对于实现程序浮动提供了较好的支持。
A.间接寻址;
B.变址寻址;
C.相对寻址;
D.直接寻址。
16.超流水线技术是______ 。
A.缩短原来流水线的处理器周期;
B.在每个时钟周期内同时并发多条指令;
C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令;
D.以上都不对。
17.以下叙述中错误的是______。
A.指令周期的第一个操作是取指令;
B.为了进行取指令操作，控制器需要得到相应的指令;
C.取指令操作是控制器自动进行的;
D.指令周期的第一个操作是取数据。
O 与主主机信息的方式中，DMA 方式的特点是______。
与设备串行工作，传送与主程序串行工作;
与设备并行工作，传送与主程序串行工作;
与设备并行工作，传送与主程序并行工作;
与设备串行工作，传送与主程序并行工作。
19.若9BH 表示移码(含1 位符号位).其对应的十进制数是______ 。
;
;
;
。
20.在二地址指令中______ 是正确的。
A.指令的地址码字段存放的一定是操作数;
B.指令的地址码字段存放的一定是操作数地址;
C.运算结果通常存放在其中一个地址码所提供的地址中;
D.指令的地址码字段存放的一定是操作码。
二、填空题(共20 分，每空1 分)
位字长的浮点数，其中阶码8 位(含1 位阶符)，基值为2，尾数24 位(含1 位数符)，则其对应的最大正数是A ______ ，最小的绝对值是B______ ;若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是C______ ，最小负数是D______ 。(均用十进制表示)
从主存取出一条指令并执行该指令的时间叫A ______ ，它通常包含若干个B ______ ，而后者又包含若干个C ______ 。D______ 和E______ 组成多级时序系统。
3.假设微指令的操作控制字段共18 位，若采用直接控制，则一条微指令最多可同时启动A______ 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分B______ 段，若每个字段的微操作数相同，这样的微指令格式最多可包含C______ 个微操作命令。
4.一个8 体低位交叉的器，假设存取周期为T，CPU 每隔(T = 8)时间启动一个存
储体，则依次从存储器中取出16 个字共需A______ 存取周期。
O 与主机信息的控制方式中，A______ 方式CPU 和设备是串行工作的。B______ 和C______ 方式CPU 和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。
6.设n =16 位(不包括符号位在内)，原码两位乘需做A______ 次移位，最多做B______ 次加法;补码Booth 算法需做C______ 次移位，最多做D ______ 次加法。
三、名词解释(共10 分，每题2 分)
1.同步控制方式
2.周期窃取
3.双重分组跳跃进位
4.直接编码
5.硬件向量法
四、计算题(5 分)
五、简答题(15 分)
1.某机主存容量为4M×32 位，且字长等于指令字长，若该机的指令系统具备129种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。(5 分)
(1)画出一地址指令格式并指出各字段的作用;
(2)该指令直接寻址的最大范围(十进制表示);
(3)一次间址的寻址范围(十进制表示);
(4 )相对寻址的位移量(十进制表示)。
2.能不能说机器的主频越快，机器的速度就越快，为什么?
3.某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。(5 分)
六、问答题(20 分)
(1)画出主机框图(要求画到寄存器级);
(2)若器容量为64K×32 位，指出图中各寄存器的位数;
(3)写出组合逻辑控制器完成LDA X (X 为主存地址)指令发出的全部微操作命令及节拍安排。
(4 )若采用微程序控制，还需增加哪些微操作?
七、设计题(10 分)
设CPU 共有16 根地址线，8 根数据线，并用作访存控制信号(低电平有效)，用作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自定)，如图所示。画出CPU 与存储器的连接图，要求：
(1)存储芯片地址空间分配为：最小4K 地址空间为系统程序区，相邻的4K 地址空间
为系统程序工作区，与系统程序工作区相邻的是24K 用户程序区;
(2)指出选用的存储芯片类型及数量;
(3)详细画出片选逻辑。
一、选择题(共20 分，每题1 分)
二、填空题(共20 分，每空1 分)
1.
.指令周期B.机器周期C.节拍D.机器周期E.节拍
4.
.程序查询 C.程序中断
三、名词解释(共10 每题2 分)
1.同步控制方式
答：任何一条指令或指令中的任何一个微操作的执行，都由事先确定且有统一基准时标的时序信号所控制的方式，叫做同步控制方式。
2.周期窃取
答：周期窃取：DMA 方式中由DMA 接口向CPU 申请占用总线，占用一个存取周期。
3.双重分组跳跃进位
答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4.直接编码
答：在微指令的操作控制字段中，每一位代表一个微命令，这种编码方式即为直接编码方式。
5.硬件向量法
答：硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。
四、计算题(共5 分)
此时，符号位为“01”，表示溢出，又因第一位符号位为“0”，表示结果的真正符号，故“01”表示正溢出。(2 分)
五、简答题(共15 分)
1.(5 分)答：
(1)一地址指令格式为(1 分)
OP 操作码字段，共9 位，可反映129 种操作;
M 寻址方式特征字段，共3 位，可反映6 种寻址方式;
A 形式地址字段，共32 –9 –3 = 20 位(1 分)
(2)直接寻址的最大范围为2的20次方= 2048 (1 分)
(3)由于字长为32 位，故一次间址的寻址范围为2的32次方(1 分)
(4 )相对寻址的位移量为–1024~ + 1023 (1 分)
2.(5 分)答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。
此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、硬盘的速度、以及机器是否采用流水技术等等。机器速度还可以用MIPS (每秒执行百万条指令数)和CPI (执行一条指令所需的时钟周期数来衡量)。
3.(5 分)答：(每写对一个屏蔽字1 分)
设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：
六、问答题(共20 分)
(1)(5 分)
(2)(5 分)
(3)(5 分)
T0 PC→MAR 1→R
T1 M(MAR)→MDR (PC)+1→PC
T2 MDR→IR OP(IR)→ID
T0 Ad(IR)→MAR 1→R
T1 M(MAR)→MDR
T2 MDR→AC
(4) (5 分)
取指Ad(CMDR)→CMAR
OP(IR)→微地址形成部件→CMAR
执行Ad(CMDR)→CMAR
七、设计题(共10 分)
(1)根据主存地址空间分配为：(2 分)
(2)选出所用芯片类型及数量
最小4K 地址空间为系统程序区，选用1 片4K ×8 位ROM 芯片;(1 分)
相邻的4K 地址空间为系统程序工作区，选用2 片4K ×4 位RAM 芯片;(1 分)
与系统程序工作区相邻的24K 为用户程序区，选用3 片8K×8 位RAM 芯片。(1 分(3)CPU 与芯片的连接图如图所示(5 分)