文档库

最新最全的文档下载
当前位置:文档库 > 芯片构造基本配置 K60P144M100SF2RM_CN_03

芯片构造基本配置 K60P144M100SF2RM_CN_03

K60P144M100SF2RM.pdf
K60 Sub-Family Reference Manual, Rev. 6, Nov 2011
第三章 芯片构造和基本配置 3.1 引言 本章详细介绍微控制器各个模块的结构,它包括: 图解器件内部各个模块的连接构造, 具体的各个模块之间的连接方式并没有在各个模块单独 的章节中介绍,点击本章中提供的连接可以获得更多的信息。
3.2 核心模块 3.2.1 ARM Cortex-M4 核心模块结构域配置方法 本章概括介绍如何在芯片中如何配置核心模块,更具体的配置信息由 ARM 提供,请参阅 http://www.wendangku.net/doc/b97a7e1155270722192ef783.html。
图 3-1 核心模块
表 3-1 相关参考信息的链接
主题 全面介绍 系统存储结构 时钟 电源管理 系统/指令/数据总线 系统/指令/数据总线 调试
相关模块 ARM Cortex-M4 内核,r0p0
参考 http://www.wendangku.net/doc/b97a7e1155270722192ef783.html System memory map Clock distribution Power management
交叉开关 静态随机存储器(SRAM) IEEE 1149.1 JTAG IEEE 1149.7 JTAG (cJTAG) Serial Wire Debug (SWD)
Crossbar switch SRAM Debug
Edit by 默_li
E : soonli@http://www.wendangku.net/doc/b97a7e1155270722192ef783.html
1
K60P144M100SF2RM.pdf
K60 Sub-Family Reference Manual, Rev. 6, Nov 2011
中断 专用外设总线(PPB) 专用外设总线(PPB)
ARM Real-Time Trace Interface 嵌套中断向量控制器 (NVIC) NVIC 杂项控制模块(MCM ) 内存映射 加密 加速单元(MMCAU) MCM MMCAU
3.2.1.1 总线,内部链接和接口 下表中描述了 ARM Cortex-M4 内核的 4 条总线 总线名称 描述 指令代码总线(ICODE) 数据代码总线(DCODE) 指令代码总线和数据代码总线是复用的,总 线统称为 CODE 总线, 总线的一端连接在总线 矩阵。同时,总线也紧密的连接在 RAM 的下 半部分。 系统总线通过一个单独的接口连接在总线矩 阵,同时,系统总线的另一端也紧密的连接 在 RAM 的高半部分。 外设专用总线用来访问以下模块: ARM 内部模块例如 NVIC, ETM, ITM, DWT, FBP, 和 ROM 表。 飞思卡尔的杂项控制器(MCM) 内存映射加密加速单元(MMCAU) 。
系统总线
专用外设总线(PPB)
3.2.1.2 系统节拍定时器 系统节拍定时器的时钟源往往是内核时钟:FCLK。因此: 系统节拍控制寄存器的 CLKSOURCE 位往往设置成内核时钟源。 因为时基是一个可变频率,所以系统节拍校准寄存器的 TENMS 位往往为 0。 系统节拍校准寄存器的 NOREF 位通常被置位,所以 FCLK 是是唯一的参考时钟源。
3.2.1.3 调试设备 器件具有完善的调试功能,包括系统跟踪和运行控制。标准的 ARM 调试端口,支持 JTAG 和 SWD 接口。此设备上也支持 cJTAG 接口。
3.2.1.3 核心特权级别 ARM 公司的文档和本文档使用不同的术语来表述系统特权级别。 如果你看到这个单词 与之等效的单词 Privileged(特权) Unprivileged or user(无特权,用户) Supervisor(管理员) User(用户)
3.2.2 嵌套向量中断控制器 E