文档库 最新最全的文档下载
当前位置:文档库 › 时钟问题

时钟问题

时钟问题
时钟问题

时钟问题主要研究钟面上时针与分针关系以及坏钟时间与标准时间的关系。根据解题方法的不同,时钟问题可以细分为钟面问题和坏钟问题两大类。下面,中公教育专家就将这两种问题的解答方法给各位考生做一下讲解。

知识点一:钟面问题

钟面问题经常围绕着时针与分针重合、垂直(夹角为90°或270°)、成直线(夹角为180°)、成一定角度等展开。解钟面问题时,需明确时针与分针都是顺时针转动。

1.两针夹角

(1)整点时,时针与分针的夹角画出钟面示意图即可得出。

例题1:清晨5点时,时钟的时针和分针的夹角是多少度?

中公解析:画出示意图,可知夹角为5格,即5×30°=150度。

(2)非整点时,则需根据整点情况,再结合两针走过的角度之间的关系根据示意图求解。

例题2:在时钟盘面上,1点45分时的时针与分针之间的夹角是多少?

中公解析:画出示意图,1∶00到1∶45分,时针走的度数为0.5°×45=22.5°。

9点到1点之间有4个格,角度为30°×4=120°。

所以夹角为120°+22.5°=142.5°。

2.两针第一次重合、垂直、成直线

这一类问题即相当于行程问题中的追及问题。追及速度=5.5°/分钟,追及路程=角度差。

这类问题的解题流程如下:

(1)找出两针转动的角度差;

(2)利用公式:角度差÷5.5°/分钟=分钟数,求出所需的时间。

中公解析:此题答案为B。画出示意图,4点时,两针夹角为4×30°=120°。

?

3.时针和分针等距分列数字两旁

这类问题可转化为相遇问题来求解,这种情况下,两针转过的角度和=路程和。

这类问题的解题流程如下:

(1)找出两针转动的角度和;

(2)利用公式:角度和÷6.5°/分钟=分钟数,求出所用的时间。

例题4:钟面上3点几分时,时针和分针离“3”的距离相等,并且在“3”的两旁?

知识点二:

?

?

坏钟问题一个坏钟(或坏表),每小时比标准时间快(或慢)N分钟,T1时刻将这个钟与标准时间对准。当这个钟的时间显示为T2时,标准时间是多少?

这类涉及坏钟时间与标准时间之间的问题,统称为坏钟问题,解题时将坏钟时间与标准时间的快慢关系转化为比例问题求解。

坏钟时间与标准时间的比例关系:每小时快N分钟,则标准时间的1小时即60分钟中,快钟走(60+N)分钟,快钟时间∶标准时间=(60+N)∶60。

说明标准时间比慢钟显示时间快400-380=20分钟,标准时间应为10点50分往后推20分钟,即11点10分。

时间同步系统的要求

4.3.12时间同步系统的要求 4.3.12.1总的要求 4.3.12.1.1 时间同步系统的构成 1)时间同步系统由一级主时钟和时钟扩展装置组成。 2)一级主时钟用于接收卫星或上游时间基准信号,并为各时间扩展装置提供时间信号。3)一级主时钟与时钟扩展装置均配置时间保持单元,保证在输入信号中断的情况下,依然不间断地提供高精度的输出信号。 4.3.12.1.2时间同步系统的布置 根据本期工程情况,将配置1面主时钟装置屏和2面时钟扩展装置屏。主时钟本体装置屏安装在集控楼内,主时钟屏配置的2台主时钟为整个时间同步系统提供2路冗余的时间基准信号输出。机组保护室和网络继电器室各设1面时钟扩展装置屏,主时钟装置与时钟扩展装置之间采用光纤连接。时间同步系统天线安装在集控楼楼顶上。 4.3.12.1.3时间同步系统的运行条件 1)电源要求 同步时钟装置(一级主时钟和二级扩展)采用两路AC220V电源供电,投标方应配置双电源自动切换装置(美国ASCO 7000系列产品)实现双电源自动切换。 2)工作环境 工作温度: -10~+55℃ 贮存温度: -40~+55℃ 湿度: 5%~95%(不结露)。 所有设备均可放置在无屏蔽、无防静电措施的机房内。 4.3.12.1.4 时间同步系统的电磁兼容性 时间同步系统在集控楼的电磁场环境下能正常工作,符合“GB/T13926-1992 工业过程测量和控制装置的电磁兼容性”中有关规定的要求,并达到Ш级及以上标准。 4.3.12.2功能要求 4.3.12.2.1 时间同步系统配置的主时钟及时间同步信号扩展装置对厂内DCS、SIS、电气控制装置及其他需要时钟同步的设备进行时间同步,并应能提供满足这些设备需要的各种时间同步信号及接口(含接口装置、通讯电缆等设备)。 4.3.12.2.2时间同步系统两台主时钟的时间信号接收单元应能独立接收GPS卫星和我国北斗卫星发送的无线时间信号作为主外部时间基准信号。当某一主时钟的时间接收单元发生故

数字时钟设计原理

数字时钟设计——原理图一.实验目的 设计一个多功能数字中电路,基本功能为:①准确计时,以数字形式显示分、秒的时间;②分和秒的计时要求为60进位;③校正时间。 二.设计框图和工作原理 由振荡器产生高稳定的高频脉冲信号,作为数字钟的时间基准(系统时钟),再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位,分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。 三.设计方案

1.振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高。 在这里我们选用由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器,输出振荡频率v0=1KHz的脉冲,电路参数如下图所示。 2.分频器的设计 选用3片中规模集成电路计数器74LS90可以完成分频功能。因为每片为1/10分频,3片级联则可获得所需要的频率信号,即第1片的Q3端输出频率为100HZ,第2片的Q3端输出为10Hz,第3片的Q3端输出为1Hz。分频电路如下图所示:

3.分秒计数器的设计 分和秒计数器都是模M=60的计数器,其计数规律为:00-01-… -58-59-00…选74LS92作十位计数器,74LS90作个位计数器。再将它们级联组成模数M=60的计数器。分秒计数电路如下: 74LS90的原理图如下: 74LS92的原理图如下: 4.校时电路的设计 当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使

六年级(时钟问题)(汇总).doc

六年级(时钟问题) 【知识概述】 时钟上的时针和分针的运动是有规律的,时钟问题一般都是围绕时针、分针和秒针的重合、垂直、成直线或夹角的度数等问题来进行研究的。 钟面上一圈分为60个小格,分针每小时走60小格,时针每小时走5小格,时针的速度是分针的121,分针每分钟比时针多走1-121=12 11小格,还可以把钟面按“度”来分,分针1小时走一圈是360°,每分钟走360°÷60=6°,时针60分钟走30°,所以时针每分钟走30°÷60=0.5°。分针每分钟比时针多走6°-0.5°=5.5°。 解时钟问题时,可以把它转化为行程问题中的“追及问题”来解答,基本的关系式是:路程差÷速度差=追及时间。 【例题精学】 例1、从时针指向4点开始,再过多长时间,时针正好与分针重合? 【思路点拨】 先将本题转化为追及问题,4点时针指向“4”,分针指向“12”,时针与分针相距20小格,本题就转化为,时针与分针相距20小格,时针在前,分针在后,分针每分钟比时针多走 12 11,时针与分针同时出发,分针要用多少分钟可以追上时针?路程差是20小格,速度差是1211小格,根据“路程差÷速度差=追及时间”求出追及时间。

1、中午12时以后,时针与分针第一次重合时,表示的时间是几时几分? 2、5点以后经过多长时间,时针与分针第一次重合,第二次重合? 3、现在是6点多钟,时针与分针恰好重合,再过多长时间,时针与分针第一次位于同一直线上? 例2、7点多少分的时候,分针落后于时针100°? 【思路点拔】 本题就转化为,分针每分钟走6°,时针每分钟走0.5°,7点多少分的时候,分针落后于时针100°?7点整,分针落后于时针210°,题目要求“分针落后于时针100°”也就是说分针要追上时针210°-100°=110°,路程差是110°,速度差是6°-0.5°=5.5°,110°÷5.5°=20(分)

时钟电路基本原理

1时钟供电组成 时钟电路主要由时钟发生器(时钟芯片)、、、和等组成。 ● 时钟芯片时钟芯片主要有S. Winbond、 PhaseLink. C-Medi a、IC. IMI等几个品牌,主板上见得最多的是ICS和Winbond两种,如图6-1、图6-2所示。 ● 晶振 时钟芯片通常使用的晶振,如图6-3所示。 晶振与组成一个谐振回路,从晶振的两脚之问产生的输入到时钟芯片,如图6-4所示。 判断品振是否工作,可以用测量晶振两脚分别对地是否有(以上),这是晶振工作的前提条件,再用示波器测量晶振任意一脚是否有与标称频率相同的振荡正弦波输出(这是最准确的方法)。在没有示波器的情况下,可以直接更换新的晶振和谐振电容,用替换法来排除故障。 2 时钟电路工作原理 时钟电路的1=作原理图,如图6-5所示。 时钟芯片有电压输入后(有的时钟芯片还有一组电压),再有一个好信号,表示主板各部位所有的供电止常,于是时钟芯片开始工作。 晶振两脚产生的基本频率输入到时钟芯片内部的,从振荡器出来的基本频率经过“频率扩展锁相网路”进行频率扩展后输入到各个,

最后得到不同频率的时钟输出。 初始默认输出频率由频率选择锁存器输入引脚FS(4:0)设置,之后可以通过IIC总线再进行设置。 多数时钟芯片都支持IIC总线控制,通过一根双向的数据线(SD ATA)和一根时钟线( SCLK)对芯片的时钟输出频率进行设置。 图6-5中: 48MHz USB与48MHz DOT为固定48MHz时钟输出;3V66(3:1)共3组为的66MHz时钟输出: CPUCLKT (2:0)共3组为CPU时钟输出;CPUCLKC (2:0)共3组为CPU时钟输出,与CPUCLKT互为;CLK (6:0)共7组为 33MHz 的PCI时钟输出,输出到PCI插槽,有多少个PCI插槽就使用多少组。 主板的时钟分布如图6-6所示,内存总线时钟由北桥供给,部分主板电路设计有独立的内存时钟发生器,如图中虚线所示。 外频进入CPU后,乘以CPU的就是CPU实际的运行频率。例如外频是200MHz,CPU的倍频是14,那么CPU的实际运行频率是:200MHz ×14=。前端总线的频率是外频的整倍数。例如外频足133MHz,CPU 需要使用的前端总线频率是533MHz,那么就必须将133MHz外频4倍扩展,即133MHz×4=532MHz≈533MHz。 3 时钟电路故障检测 时钟电路故障通常足:全部无时钟,部分无时钟,时钟信号幅值(最高点电压)偏低。 其表现是开机无显示或不能开机。 诊断卡只能诊断PCI插槽或插槽有无时钟信号,并不代表主板其他部分的时钟就正常。最好使用示波器测量各个插槽的时钟输入脚或时钟芯片的各个时钟输出脚,看其频率和幅值是否符合,这是最准确的方法。 现在的CPU外频都已达到200MHz或更高,所以要测量CPU外频,要求示波器的带宽应在200MHz以上。

什么是内部时钟方式和外部时钟方式

什么是内部时钟方式和外部时钟方式 计算机工作时,是在统一的时钟脉冲控制下一拍一拍地进行的。这个脉冲是由单片机控制器中的时序电路发出的。单片机的时序就是CPU在执行指令 时所需控制信号的时间顺序,为了保证各部件间的同步工作,单片机内部电路应在唯一的时钟信号下严格地控时序进行工作,在学习51单片机的时序之前,我们先来了解下时序相关的一些概念。既然计算机是在统一的时钟脉冲控制下工作的,那么,它的时钟脉冲是怎么来的呢?要给我们的计算机CPU提供时序,就需要相关的硬件电路,即振荡器和时钟电路。我们学习的8051单片机 内部有一个高增益反相放大器,这个反相放大器的作用就是用于构成振荡器用的,但要形成时钟,外部还需要加一些附加电路。8051单片机的时钟产生有以下两种方法: 一、内部时钟方式:利用单片机内部的振荡器,然后在引脚XTAL1(18脚)和XTAL2(19脚)两端接晶振,就构成了稳定的自激振荡器,其发出的脉冲 直接送入内部时钟电路,外接晶振时,晶振两端的电容一般选择为30PF左右;这两个电容对频率有微调的作用,晶振的频率范围可在1.2MHz-12MHz之间选择。为了减少寄生电容,更好地保证振荡器稳定、可靠地工作,振荡器和电容应尽可能安装得与单片机芯片靠近。二、外部时钟方式:此方式是利用外部振荡脉冲接入XTAL1或XTAL2。HMOS和CHMOS单片机外时钟信号接入方式不同,HMOS型单片机(例如8051)外时钟信号由XTAL2端脚注入后直接送至内部时钟电路,输入端XTAL1应接地。由于XTAL2端的逻辑电平不是TTL 的,故建议外接一个上接电阻。对于CHMOS型的单片机(例如80C51),因内部时钟发生器的信号取自反相器的输入端,故采用外部时钟源时,接线方式为外时钟信号接到XTAL1而XTAL2悬空。

时钟同步系统施工方案

时钟同步系统施工方案

施工方案审批表 审核单位:审核意见:审核人: 日期:监理单位:监理意见:监理人: 日期:批准单位:审批意见:审批人: 日期:

目录 一、施工方案综述............................................................................................... - 3 - 二、工程概况及特点........................................................................................... - 4 - 三、施工步骤....................................................................................................... - 5 - 四、风险分析..................................................................................................... - 14 - 五、生产安全及文明施工................................................................................. - 14 - 一、施工方案综述 根据中韩(武汉)石油化工有限公司PLC系统的改造技术要求和我公司对改造要求的理解来编制施工方案。

时钟发生器电路 ROHM

SAM3U系列时钟发生器 由以下部件组成: ?1个低功耗的频率为32768Hz的慢时钟振荡器,可以被旁路。 ?1个低功耗RC振荡器时钟。 ?1个频率为3-20MHz的晶体振荡器(使用USB时必须为12MHz),可以被旁路。 ?1个出厂已编程的快速RC振荡器,有3种输出频率可供选择:4、8或12MHz,默认情况下为 4Mhz。 ?1个480MHz UTMI PLL,为高速USB设备控制器提供时钟。 ?1个频率为96-192MHz的可编程PLL(输入频率为8-16MHz),可向处理器和外设提供MCK 时钟。 它能够提供如下时钟: ?SCLK,慢时钟,也即系统内唯一的常设时钟。 ?MAINCLK,主时钟振荡器(Main Clock Oscillator)选择单元的输出时钟:晶体振振荡器或 4/8/12MHz快速RC振荡器。 ?PLLACK,分频器和PLL(PLLA)的输出时钟,其中PLL(PLLA)的频率可编程为96- 192MHz。 ?UPLLCK,480MHz UTMIPLL(UPLL)的输出时钟。 时钟发生器用户接口内嵌在功耗管理控制器中,27.13节“功耗管理控制器(PMC)用户接口”中 描述了时钟发生器的用户接口。不过,时钟发生器寄存器命名的前缀为CKGR_。 461

26.2 2626--1.框图 Slow Clock SLCK Main Clock MAINCK PLLA Clock PLLACK UPLL Clock UPLLCK SAM3U 系列 62

SAM3U系列 由低速晶体振荡器或低速RC振荡器产生。 慢时钟源可通过设置供电控制器的控制寄存器(SUPC_CR)的XTALSEL位来选择。 默认情况下,选择RC振荡器。 26.6.33.1RC振荡器 默认情况下,慢时钟RC振荡器是被选中和允许的,用户必须考虑RC振荡器可能产生的漂移。更 多细节可以参考本数据手册“DC特性”小节中。 通过设置供电控制器的控制寄存器(SUPC_CR)中XTALSEL位可禁止慢时钟RC振荡器。 26.6.33.2晶振 时钟发生器集成了一个频率为32,768Hz的低功耗振荡器。XIN和XOUT引脚必须连接到一个频率为 32,768Hz的晶振上。如图26-2所示,此时还必须连接两个外部电容。更多细节可参考本产品数据 手册“DC特性”小节。 注意:用户不是必须得使用慢时钟晶振,可以使用RC振荡器来代替慢时钟晶振。在这种情况下,可 以不连接XIN和XOUT引脚。 26--2.典型慢时钟晶振连接 图26 慢时钟晶振,这样就不用连接晶振。在这种情况下,用户必须向XIN引脚提供外部时钟信号。在本产品手册电气特性章节中描述了XIN引脚在这些条件下的输入特性。 程序员必须确保将供电控制器模式寄存器(SUPC_MR)中的OSCBYPASS位和供电控制器控制 寄存器(SUPC_CR)中的XTALSEL位置1。 463

主板时钟电路工作原理

时钟电路工作原理:3.3v电源经过二极管和电感进入分频器后,分频器开始工作,和晶体一起产生振荡,在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压,由分频器提供。晶体两脚常生的频率总和是14.318M。 总频(OSC)在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥,目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间,总频时钟波形幅度一定要大于2V电平。如果开机数码卡上的OSC灯不亮,先查晶体两脚的电压和波形;有电压有波形,在总频线路正常的情况下,为分频器坏;无电压无波形,在分频器电源正常情况下,为分频器坏;有电压无波形,为晶体坏。 没有总频,南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频,也不一定有频率。总频一定正常,可以说明晶体和分频器基本上正常,主要是晶体的振荡电路已经完全正常, 反之就不正常。 当总频产生后,分频器开始分频,R2将分频器分过来的频率送到南桥,在南桥处理过后送到P CI槽B8和ISA的B20脚,这两脚叫系统测试脚,这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V,这两脚的阻值在450---700欧之间,由南桥提供。 在主板上RESET和CLK者是南桥处理的,在总频正常下,如果RESET和CLK都没有,在南桥电源正常情况下,为南桥坏。主板不开机,RESET不正常,先查总频。在主板上,时钟线 比AD线要粗一些,并带有弯曲。 二、主板时钟芯片电路及时序关系讲解 1、概述 主板时钟芯片电路提供给CPU,主板芯片组和各级总线(CPU总线,AGP总线,PCI总线,ISA总线等)和主板各个接口部分基本工作频率,有了它,电脑才能在CPU控制下,按步就班,协调地完成各项功能工作: 2、石英晶体多谐振荡器 a、解释说明,主板时钟芯片即分频器的原始工作振荡频率,由石英晶体多谐振荡器的谐振频率来产生,提供给分频率一个基准的14.318MHZ的振荡频率,它是一个多谐振荡器的正反馈环电路,也就是说它把输入作为输出,把输出作为输入的反馈频率,象这样一个永无休止的循环自激过程。 b、基本电路部分: c、分频器(时钟芯片)电路部分:分频器基本工作条件;石英晶体多谐振荡器提供14.318MHZ基准频率.;VCC(3.3V)工作电压(依具体时钟芯片而定);V SS接地线(~);滤波电容(对分频器产生的各级频率进行标正微调;分频器产生的各级总线时钟;CPU外部总线时钟频率(CPU CLOCK):66MHZ.100MHZ.133MHZ内存控制管理器总线时钟频率(DIMM):66MHZ.100.133MHZ;AGP总线时钟频率:66MH Z;PCI总线时钟频率:33MHZ;ISA总线时钟频率:8MHZ。 d、基本时序关系: CPU 66、100、133 PCI(33MHZ) ISA(8MHZ) 三、图解 频率发生器芯片

DCS时钟故障分析

一、前言 DCS在国内大型火力发电机组上应用始于上世纪八十年代后期,到目前为止只有十几年的运行经验。华能国际电力股份有限公司整套引进350MW机组,投资建设的南通、上安、大连、福州电厂是国内最早应用DCS的电厂。 随着火力发电机组自动化水平的不断提高,单元机组DCS系统的功能范围不断扩大。近两年新建和改造机组的单元控制室内除用于紧急停机、停炉用的后备手操外,其余操作全部依赖于DCS。因而,由于DCS本身故障引起的跳机现象时有发生。所以,如何提高DCS 的可靠性作为一个重要课题摆在了从事热工自动化工作的各位人士的面前。 由于工作关系,有机会到过三十多家火电厂收资、交流或验收,接触到应用DCS的100~700MW单元机组近八十台,几乎覆盖了国内应用过的所有类型的DCS,对各种类型的DCS 发生的故障有较多的了解,无论是进口DCS,还是国产DCS,尽管在原理、结构上迥异,包含的子系统也不一样多,但都或多或少地出现过一些相类似的故障,通过对典型故障进行深入细致地分析,找出故障的真正原因,举一反三,制定出防范措施,并正确地实施,可以很好地防止此类DCS故障的重复发生。本文列举了几个典型的DCS故障案例,供从事热工技术管理及检修人员参考。 二、案例一控制器重启引发机组跳闸 2.1 事件经过 2001年11月1日,A电厂4号机组停机前有功负荷270MW,无功96MV ar,A、B励磁调节器自动并列运行,手动50Hz柜跟踪备用。 14时26分,事故音响发出,发电机出口开关、励磁开关跳闸,"调节器A柜退出运行"、"调节器B柜退出运行"等报警信号发出,机组解列。对ECS控制系统检查、试验,发现#14控制器发生故障已离线,与之冗余的#34控制器发生重启,更换了#14和#34控制器主机板后,机组重新启动,不久,发变组与系统并列。 2.2原因分析 根据历时数据分析,13时31分,#14控制器硬件故障而离线运行,热备用的#34控制器自动由辅控切为主控。14时26分,#34控制器由于通讯阻塞引起"WATCHDOG"误判断,致使控制器重启。由于控制器控制励磁调节器的方式为长信号,没有断点保护功能,#34控制器重启后,不能自动回到断点前的状态,导致A、B调节器自动退出运行,手动50Hz柜自动投入。由于发电机失磁,发电机端电压下降,导致厂用电源电压降低,手动50Hz柜输出电压继续降低,手动50Hz柜投入后发电机没有脱离失磁状态,直至切除励磁装置,造成发电机失磁保护动作,发电机出口开关跳闸。 #14控制器和#34控制器控制发变组设备,包括厂用电切换的备自投继电器接点BK,#34控制器重启后,BK自动复位,继电器接点断开,BK投到退出位置,造成6KV电源开关6410、6420开关自投不成功。 2.3防范措施 2.3.1将故障控制器更换。后来制造厂确认这一批主板晶振存在问题,同意免费更换,利用停机机会更换4号机组所有控制器主板。 2.3.2增加任一控制器、I/O卡、通讯卡离线报警功能。 2.3.3程序内部"WATCHDOG"的时间设置太短,易造成误判断,对所有控制器进行软件升级。 2.3.4调节器AQK、BQK方式开关和厂用电备自投BK开关组态图增加断点保护功能,防止控制器自启动后,励磁调节器和厂用电自投开关退出运行。 2.3.5检查ECS系统的所有组态,对存在以上问题的逻辑进行修改。 2.3.6联系调节器厂家,使调节器内部可以作到运行状态自保持,将控制器控制调节器的方

电力时钟同步系统解决方案

电力GPS时钟同步系统解决方案 北京创想京典科技发展有限公司 科 技 领先铸就最佳

什么是时间? 时间是一个较为抽象的概念,爱因斯坦在相对论中提出:不能把时间、空间、物质三者分开解释,"时"是对物质运动过程的描述,"间"是指人为的划分。时间是思维对物质运动过程的分割、划分。 在相对论中,时间与空间一起组成四维时空,构成宇宙的基本结构。时间与空间都不是绝对的,观察者在不同的相对速度或不同时空结构的测量点,所测量到时间的流逝是不同的。广义相对论预测质量产生的重力场将造成扭曲的时空结构,并且在大质量(例如:黑洞)附近的时钟之时间流逝比在距离大质量较远的地方的时钟之时间流逝要慢。现有的仪器已经证实了这些相对论关于时间所做精确的预测,并且其成果已经应用于全球定位系统。另外,狭义相对论中有“时间膨胀”效应:在观察者看来,一个具有相对运动的时钟之时间流逝比自己参考系的(静止的)时钟之时间流逝慢。 就今天的物理理论来说时间是连续的,不间断的,也没有量子特性。但一些至今还没有被证实的,试图将相对论与量子力学结合起来的理论,如量子重力理论,弦理论,M理论,预言时间是间断的,有量子特性的。一些理论猜测普朗克时间可能是时间的最小单位。

什么是时间? 根据斯蒂芬·威廉·霍金(Stephen William Hawking)所解出广义相对论中的爱因斯坦方程式,显示宇宙的时间是有一个起始点,由大霹雳(或称大爆炸)开始的,在此之前的时间是毫无意义的。而物质与时空必须一起并存,没有物质存在,时间也无意义。

卫星时钟系统为什么含有精确的时间信息? 地球本身是一个不规则的圆,加上地球自转和公转的误差,如果仅仅依靠经度、纬度、海拔高度三个参数来定位的偏差会很大,所以 引入了一个时间参数,每个卫星都内置了一个高稳定度的原子钟!

单片机实时时钟电路的原理及应用

单片机实时时钟电路的原理及应用 1 引言现在流行的串行时钟电路很多,如DS1302、DS1307、PCF8485 等。这些电路的接口简单、价格低廉、使用方便,被广泛地采用。本文介绍的 实时时钟电路DS1302 是DALLAS 公司的一种具有涓细电流充电能力的电路, 主要特点是采用串行数据传输,可为掉电保护电源提供可编程的充电功能,并 且可以关闭充电功能。采用普通32.768kHz 晶振。 2 DS1302 的结构及工作原理DS1302 是美国DALLAS 公司推出的一种高性能、低功耗、带RAM 的实 时时钟电路,它可以对年、月、日、周日、时、分、秒进行计时,具有闰年补 偿功能,工作电压为2.5V~5.5V。采用三线接口与CPU 进行同步通信,并可 采用突发方式一次传送多个字节的时钟信号或RAM 数据。DS1302 内部有一个31×8的用于临时性存放数据的RAM 寄存器。DS1302 是DS1202 的升级产品,与DS1202 兼容,但增加了主电源/后背电源双电源引脚,同时提供了对后背电 源进行涓细电流充电的能力。 2.1 引脚功能及结构图1 示出DS1302 的引脚排列,其中Vcc1 为后备电源,VCC2 为主电源。在主电源关闭的情况下,也能 保持时钟的连续运行。DS1302 由Vcc1 或Vcc2 两者中的较大者供电。当Vcc2 大于Vcc1+0.2V 时,Vcc2 给DS1302 供电。当Vcc2 小于Vcc1 时,DS1302 由Vcc1 供电。X1 和X2 是振荡源,外接32.768kHz 晶振。RST 是复位/片选线,通过把RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功能:首先,RST 接通控制逻辑,允许地址/命令序列送入移位寄存器;其次,RST 提供终止单字节或多字节数据的传送手段。当RST 为高电平时,所有的数据传 送被初始化,允许对DS1302 进行操作。如果在传送过程中RST 置为低电平, 则会终止此次数据传送,I/O 引脚变为高阻态。上电运行时,在Vcc≥2.5V之前,RST 必须保持低电平。只有在SCLK 为低电平时,才能将RST 置为高电平。

数字时钟电路图

多功能数字计时器设计 姓名:杨会章 学号: 1004220242 专业:通信工程 学院:电光学院 指导教师: 2021-9-15

目录 一、设计内容简介 (3) 二、电路功能设计要求 (3) 三、电路原理简介 (3) 四、各单元电路原理 1、脉冲发生电路 (3) 2、计时电路 (4) 3、译码显示电路 (4) 5、校分电路 (5) 4、清零电路 (6) 6、报时电路 (7) 7、基本电路原理图 (8) 8、动态显示原理 (9) 9、动态显示原理图 (10) 10、波形图 (11) 五、实验中问题及解决办法 (11) 六、附录 (12) 1、元件清单 (12) 2、芯片引脚图和功能表 (12) 3、参考文献 (15)

一、设计内容简介 实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路,计时电路,译码显示电路,和附加电路控制电路几部分组成。其中控制电路由清零电路,校分电路和报时电路组成。附加电路采用动态显示。 二、电路功能设计要求 1、设计制作一个0分00秒~9分59秒的多功能计时器,设计要求如下: 1)设计一个脉冲发生电路,为计时器提供秒脉冲(1HZ),为报时电路提供驱动蜂鸣器的高低脉冲信号(1KHZ、2KHZ); 2)设计计时电路:完成0分00秒~9分59秒的计时、译码、显示功能; 3)设计清零电路:具有开机自动清零功能,并且在任何时候,按动清零开关,可以对计时器进行手动清零。 4)设计校分电路:在任何时候,拨动校分开关,可进行快速校分。(校分隔秒) 5)设计报时电路:使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz); 6)系统级联。将以上电路进行级联完成计时器的所有功能。 7)可以增加数字计时器附加功能:定时、动态显示等。 三、电路原理简介 32678Hz石英晶体振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器、D触发器输出标准秒脉冲。秒计数器记满60后向分计数器进位。计数器的输出经译码器送显示器。记时出现误差时可以用校时电路进行校分,校秒。利用74153四选一数据选择器和128Hz、64Hz时钟信号控制选择秒位、秒十位、分位输出到译码器,并选通相应的数码管,实现动态显示。 四、各单元电路原理 1、秒脉冲发生电路 采用32678Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CD4060的分频,从Q14端输出的2Hz的脉冲信号经D触发器组成的二分频电路得到1Hz 的秒脉冲信号。原理图如下:

钟表问题(一)

钟面上的数学问题(一) 【问题1】3时多少分时,时针与分针重合? 想:这个问题实际上就是行程问题中的追及问题,3时分针指着12,时针指着3。 分针与时针相距5×3=15小格。分针每分钟走1小格,时针每分钟走1 12 小格。要使分 针与时针重合,分针要比时针多走15小格。根据追及问题中的追及时间=路程差÷速度差列式即可。 解:15÷(1-1 12)=16 4 11 (分) 答:3时164 11 分时,时针与分针重合。 【试一试】 1、某钟面的指针指在2点整,再过多少分钟时针和分针第一次重合? 2、钟面上8点整,再过多少分钟时针与分针首次重合? 【问题2】在7点与8点之间,时针与分针在什么时刻相互垂直? 想:7点时分针指向12,时针指向7,分针在时针后面5×7=35(格)。时针与分针垂直,即时针与分针相差15格,在7点与8点之间,有两种情况: (1)顺时针方向看,分针在时针后面15格。从7点开始,分针要比时针多走35-15=20(格); (2)顺时针方向看,分针在时针前面15格。从7点开始,分针要比时针多走35+15=50(格)。 解:(35-15)÷(1-1 12)=21 9 11 (分)

(35+15)÷(1-1 12)=54 6 11 (分) 答:在7点219 11分和54 6 11 分时,时针与分针相互垂直。 【试一试】 1、在10点与11点之间,钟面上时针和分针在什么时侯相互垂直? 2、在3点与4点之间,钟面上时针和分针在什么时侯相互垂直? 【问题3】在3点与4点之间,时针和分针在什么时候反向成一直线? 想:3点时分针指向12,时针指向3,分针在时针后面5×3=15(格)。时针与分针反向成一直线,即时针与分针成180°角。从3点开始,分针要比时针多走15+30=45小格。 解:(15+30)÷(1-1 12)=49 1 11 (分) 答:3点491 11 分,时针和分针反向成一直线。 【试一试】 1、6时以后,分针与时针再一次反向成一直线是在什么时候? 2、钟面上9点整,再过多少分钟两指针反向成一直线?

电子技术数字时钟报告电路原理图

电子技术课程设计报告设计题目:数字电子时钟 班级: 学生姓名: 学号: 指导老师: 完成时间: 一.设计题目:数字电子时钟 二.设计目的: 1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法。 2.了解数字电子钟的组成及工作原理。 3.熟悉数字电子钟的设计与制作。 三、设计任务及要求 用常用的数字芯片设计一个数字电子钟,具体要求如下: 1、以24小时为一个计时周期; 2、?具有“时”、“分”、“秒”数字显示; 3、?数码管显示电路; 4、具有校时功能; 5、整点前10秒,数字钟会自动报时,以示提醒; 6、?用PROTEUS画出电路原理图并仿真验证; 四、设计步骤: 电路图可分解为:1.脉冲产生电路;2.计时电路;3.显示电路;4校时

电路;5整点报时电路。 1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ;电路图如下: 2.计时电路即是计数电路,通过计数器集成芯片如:74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192。秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1;分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1; 时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下: 3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511(七段显示译码器),LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻。电路图如下: 4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下: 5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声; 根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒

GPS时钟系统(GPS同步时钟)技术方案(1)

GPS 时钟系统(GPS 同步时钟技术方案 技术分类:通信 | 2010-11-08 维库 在电力系统、 CDMA2000、 DVB 、 DMB 等系统中 , 高精度的 GPS 时钟系统(GPS 同步时钟对维持系统正常运转有至关重要的意义。 那如何利用 GPS OEM来进行二次开发 , 产生高精度时钟发生器是一个研究的热点问题。如在 DVB-T 单频网 (SFN中 , 对于时间同步的要求 , 同步精度达到几十个 ns, 对于这样高精度高稳定性的系统 , 如何进行商业级设计 ? 一、引言 在电力系统的许多领域,诸如时间顺序记录、继电保护、故障测距、电能计费、实时信息采集等等都需要有一个统一的、高精度的时间基准。利用 GPS 卫星信号进行对时是常用的方法之一。 目前, 市场上各种类型的 GPS-OEM 板很多, 价格适中, 具有实用化的条件。利用 GPS-OEM 板进行二次开发,可以精确获得 GPS 时间信息的 GPS时钟系统 (GPS 同步时钟。本文就是以加拿大马可尼公司生产的 SUPERSTAR GPS OEM板为例介绍如何开发应用于电力系统的的 GPS 时钟系统(GPS 同步时钟。 二、 GPS 授时模块 GPS 时钟系统 (GPS 同步时钟采用 SUPERSTAR GPS OEM 板作为 GPS 接受模块, SUPERSTAR GPS OEM 板为并行 12跟踪通道,全视野 GPS 接受模块。 OEM 板具有可充电锂电池。 L1频率为 1575.42MHz ,提供伪距及载波相位观测值的输出和 1PPS (1 PULSE PER SECOND脉冲输出。 OEM 板提供两个输入输出串行口,一个用作主通信口,可通过此串行口对 OEM 板进行设置,也可从此串口读取国际标准时间、日期、所处方位等信息。另一个串行口用于 RTCM 格式的差分数据的输出,当无差分信号或仅用于 GPS 授时,此串行口可不用。 1PPS 脉冲是标准的 TTL 逻辑

多功能数字钟电路设计

多功能数字钟电路设计 一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图 附录B:元器件清单

一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、数字电子钟方案框图 图1 数字电子钟方案框图

三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计 现要设计一个6进制的计数器,采用一片中规模集成电路74LS90N芯片,先接成十进制,再转换成6进制,利用“反馈清零”的方法即可实现6进制计数,如图2所示。 图2

2. 10进制电路设计 图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制,它由一级十进制计数器和一级六进制计数器连接而成,如图4所示,采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。

时钟问题.讲义

知识点拨 时钟问题知识点说明 时钟问题可以看做是一个特殊的圆形轨道上2人追及或相遇问题,不过这里的两个“人”分别是时钟的分 针和时针。 我们通常把研究时钟上时针和分针的问题称为时钟问题,其中包括时钟的快慢,时钟的周期,时钟上时针与分针所成的角度等等。 时钟问题有别于其他行程问题是因为它的速度和总路程的度量方式不再是常规的米每秒或者千米每小 时,而是2个指针“每分钟走多少角度”或者“每分钟走多少小格”。对于正常的时钟, 具体为:整个钟面为360度,上面有12个大格,每个大格为30度;60个小格,每个小格为6度。 分针速度:每分钟走1小格,每分钟走6度 时针速度:每分钟走 1 12 小格,每分钟走0.5度 注意:但是在许多时钟问题中,往往我们会遇到各种“怪钟”,或者是“坏了的钟”,它们的时针和分针每 分钟走的度数会与常规的时钟不同,这就需要我们要学会对不同的问题进行独立的分析。 要把时钟问题当做行程问题来看,分针快,时针慢,所以分针与时针的问题,就是他们之间的追及问题。另外,在解时钟的快慢问题中,要学会十字交叉法。 例如:时钟问题需要记住标准的钟,时针与分针从一次重合到下一次重合,所需时间为 5 65 11 分。 【例 1】当时钟表示1点45分时,时针和分针所成的钝角是多少度? 【巩固】在16点16分这个时刻,钟表盘面上时针和分针的夹角是____度. 【例 2】有一座时钟现在显示10时整.那么,经过多少分钟,分针与时针第一次重合;再经过多少分钟,分针与时针第二次重合?

【巩固】现在是3点,什么时候时针与分针第一次重合? 【例 3】钟表的时针与分针在8点多少分第一次垂直? 【巩固】2点钟以后,什么时刻分针与时针第一次成直角? 【例 4】现在是10点,再过多长时间,时针与分针将第一次在一条直线上?

时间同步系统在线监测可行性研究报告

衡水电网智能调度技术支持系统时间同步系统在线监测 技术改造(设备大修)项目 可行性研究报告模板 项目名称: 项目单位: 编制: 审核: 批准: 编制单位: 设计、勘测证书号: 年月日

1.总论 时间同步系统在线监测功能,将时钟、被授时设备构成闭环,使对时状态可监测,且监测结果可上送,从而将时间同步系统纳入自动化监控系统管理。时间同步系统在线监测的数据来源分为两大类:设备状态自检数据和对时状态测量数据。设备状态自检主要是被监测设备自身基于可预见故障设置的策略,快速侦测自身的故障点。对时状态测量则是从被监测设备外部对其自身不可预见的故障产生的结果进行侦测,这两种方法较为完整的保证了时间同步系统监测的性能和可靠性。 1.1设计依据 2013年4月,国调中心专门下发了〔2013〕82号文《国调中心关于加强电力系统时间同步运行管理工作的通知》 1.2主要设计原则 通过在原系统上建立一套通讯技术及软件来实现系统级的时间同步状态在线监测功能。采用低建设成本、低管理成本、低技术风险的手段,解决当前自动化系统时间同步体系处于开环状态,缺乏反馈,无法获知工作状态紧迫现状,使时钟和被对时设备形成闭环监测,减少因对时错误引起的事件顺序记录无效,甚至导致设备死机等运行事故,并在此前提下尽可能的提高监测性能,减少复杂度。

1.3设计水平年 系统模块使用年限10年。 1.4设计范围及建设规模 智能调度技术支持系统(主站)针对时钟同步检测功能修改主要涉及前置应用,前置应用以104 或476 规约与变电站自动化系进行过乒乓原理对时,根据对时结果来检测各变电站时钟对时的准确性,从而保证全网时钟同步的准确性。同时,以告警直传方式接收变电站时间同步监测结果,包含设备状态自检数据和对时状态测量数据。 1.5经济分析 时间同步系统在线监测功能将时间同步装置、时间源服务器和被授时设备构成闭环,使对时状态可监测,且监测结果可上送,从而将时间同步系统纳入自动化监控系统管理。提高电力系统时间同步的准确性,保障电力系统运行控制和故障分析的重要基础。后期经济效益明显 2.项目必要性 2.1工程概况 智能电网调度技术支持系统及各变电站都以天文时钟作为自己的时间源,正常情况下实现了全网时间的一致。 2.2存在主要问题

单片机数字钟电路图

数字钟设计 一、设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。 二、设计要求 1.设计指标 时间以24小时为一个周期; 显示时、分、秒; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2.设计要求 画出电路原理图(或仿真电路图); 元器件及参数选择; 电路仿真与调试; PCB文件生成与打印输出。 3.制作要求自行装配和调试,并能发现问题和解决问题。 4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会。 三、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图3-1所示为数字钟的一般构成框图。 图3-1 数字钟的组成框图

⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。

小学数学 时钟问题.教师版

1.行程问题中时钟的标准制定; 2.时钟的时针与分针的追及与相遇问题的判断及计算; 3.时钟的周期问题. 时钟问题知识点说明 时钟问题可以看做是一个特殊的圆形轨道上2人追及或相遇问题,不过这里的两个“人”分别是时钟的分针和时针。 我们通常把研究时钟上时针和分针的问题称为时钟问题,其中包括时钟的快慢,时钟的周期,时钟上时针与分针所成的角度等等。 时钟问题有别于其他行程问题是因为它的速度和总路程的度量方式不再是常规的米每秒或者千米每小时,而是2个指针“每分钟走多少角度”或者“每分钟走多少小格”。对于正常的时钟, 具体为:整个钟面为360度,上面有12个大格,每个大格为30度;60个小格,每个小格为6度。 分针速度:每分钟走1小格,每分钟走6度 时针速度:每分钟走 1 12 小格,每分钟走0.5度 注意:但是在许多时钟问题中,往往我们会遇到各种“怪钟”,或者是“坏了的钟”,它们的时针和分针每分钟走的度数会与常规的时钟不同,这就需要我们要学会对不同的问题进行独立的分析。 要把时钟问题当做行程问题来看,分针快,时针慢,所以分针与时针的问题,就是他们之间的追及问题。另外,在解时钟的快慢问题中,要学会十字交叉法。 例如:时钟问题需要记住标准的钟,时针与分针从一次重合到下一次重合,所需时间为5 65 11 分。 模块一、时针与分针的追及与相遇问题 【例 1】 当时钟表示1点45分时,时针和分针所成的钝角是多少度? 【考点】行程问题之时钟问题 【难度】1星 【题型】解答 【解析】 142.5度 【答案】142.5度 【巩固】 在16点16分这个时刻,钟表盘面上时针和分针的夹角是____度. 【考点】行程问题之时钟问题 【难度】1星 【题型】填空 【关键词】希望杯,六年级,一试 【解析】 16点的时候夹角为120度,每分钟,分针转6度,时针转0.5度,16:16的时候夹角为 例题精讲 知识点拨 教学目标 时钟问题

相关文档