当前位置：文档库 › 信号与信息处理研究生实验4桶形移位器

信号与信息处理研究生实验4桶形移位器

桶形移位器

一、题目要求：实现8位二进制数左循环、右循环、左逻辑、右逻辑、左算术、右算术这六种功能。

二、分析与实现：利用：Y(i+n)=X(i) (i+n<16)来实现移位（左）。逻辑和算术，则对没移位的位的补0（或1）；循环（左），则再利用公式Y(i+n-16)=X(i)，即可把没移位的位进行桶形移位。

按以上分析，其VHDL代码如下：

entity barral_shift_16 is

port(x:in std_logic_vector(15 downto 0); --输入数据

l_cycle,l_logic,l_arithmetic:in std_logic; --分别为左循环，左移位，左算术

r_cycle,r_logic,r_arithmetic:in std_logic; --分别为右循环，右移位，右算术

n:in std_logic_vector(3 downto 0); --移的位数

y:out std_logic_vector(15 downto 0)); --结果

end barral_shift_16;

architecture Behavioral of barral_shift_16 is

begin

process(x,l_cycle,l_logic,l_arithmetic,r_cycle,r_logic,r_arithmetic,n)

variable temp_y:std_logic_vector(15 downto 0);

variable m:integer;

begin

m:=conv_integer(n);

-------------------------左循环--------------------------------------

if(l_cycle='1')then

for i in 0 to 15 loop

if(i+m<=15)then

temp_y(i+m):=x(i);

else

temp_y(i+m-16):=x(i);

end if;

end loop;

-------------------------左逻辑--------------------------------------

elsif(l_logic='1')then

for i in 0 to 15 loop

if(i+m<=15)then

temp_y(i+m):=x(i);

end if;

end loop;

temp_y(m-1 downto 0):=(others=>'0');

-------------------------左算术--------------------------------------

elsif(l_arithmetic='1')then

for i in 0 to 15 loop

if(i+m<=15)then

temp_y(i+m):=x(i);

end if;

end loop;

temp_y(m-1 downto 0):=(others=>x(0));

-------------------------右循环--------------------------------------

elsif(r_cycle='1')then

for i in 15 downto 0 loop

if(i-m>=0)then

temp_y(i-m):=x(i);

else

temp_y(16+i-m):=x(i);

end if;

end loop;

-------------------------右逻辑--------------------------------------

elsif(r_logic='1')then

for i in 15 downto 0 loop

if(i-m>=0)then

temp_y(i-m):=x(i);

end if;

end loop;

temp_y(15 downto 16-m):=(others=>'0');

-------------------------右算术--------------------------------------

elsif(r_arithmetic='1')then

for i in 15 downto 0 loop

if(i-m>=0)then

temp_y(i-m):=x(i);

end if;

end loop;

temp_y(15 downto 16-m):=(others=>x(15)); ---------------------------------------------------------------------

end if;

y<=temp_y;

end process;

end Behavioral;

三、仿真结果

与期望值一致，结果正确。

左循环右循环

左逻辑右逻辑

左算术右算术

寄存器实验报告

一、实验目的 1. 了解寄存器的分类方法，掌握各种寄存器的工作原理； 2. 学习使用V erilog HDL 语言设计两种类型的寄存器。二、实验设备 PC 微机一台，TD-EDA 实验箱一台，SOPC 开发板一块。三、实验内容寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式将数据每次移动一位，这种方法称之为串行移位(Serial Shifting)，线路较少，但耗费时间较多。第二种方法是以并行的方式将数据同时移动，这种方法称之为并行移位(Parallel Shifting)，线路较为复杂，但是数据传送的速度较快。因此，按照数据进出移位寄存器的方式，可以将移位寄存器分为四种类型：串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。本实验使用V erilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out)，分别进行仿真、引脚分配并下载到电路板进行功能验证。四、实验步骤 1．并行输入串行输出移位寄存器实验步骤 1）. 运行Quartus II 软件，选择File New Project Wizard 菜单，工程名称及顶层文件名称为SHIFT8R，器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片，建立新工程。 2.) 选择File New 菜单，创建V erilog HDL 描述语言设计文件，打开文本编辑器界面。 3.) 在文本编辑器界面中编写V erilog HDL 程序，源程序如下： module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else

运算器实验

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称运算器实验班级 15 学号姓名 L 同组人员无实验日期 2015/10/29

一、实验目的与要求目的：①了解运算器的组成结构。 ②掌握运算器的工作原理。要求：①实验之前，应认真准备，写出实验步骤和具体设计内容。 ②应在实验前掌握所有控制信号的作用。 ③实验过程中，应认真进行实验操作。 ④实验之后，应认真思考总结，写出实验报告，包括实验步骤二、实验逻辑原理图与分析 2.1 画实验逻辑原理图图3-1 运算器原理图

2.2 逻辑原理图分析如上图3-1，运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3……S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图3-2所示。图中显示的是一个4*4的矩阵（系统中是一个8*8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： ⑴对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连，而没有同任何输入相连的则输出连接0。 ⑵对于循环右移功能，右移对角线同互补的左移对角线一起激活。列如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 ⑶对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

计数器和移位寄存器设计仿真实验报告.

实验四典型时序电路的功能测试与综合仿真报告 15291204张智博一．74LS290构成的24位计数器方法：第一片74290的Q3与第二片的INB相连，R01，R02相连，INA，R91,R92悬空构成24位计数器。50Hz，5v方波电压源提供时钟信号，用白炽灯显示输出信号。实验电路：实验现象：

输出由000000变为000001，000010，000011，000100，001000，001001，001010，001011，001100，010001，010000，010010，010011，010100，011000，011001，011010，011011，011100，100000，100001，100010，100011，100100，最终又回到000000，实现一次进位。二．74LS161构成的24位计数器方法：运用多次置零法用两片74LS161构成了24位计数器，两片计数器的时钟信号都由方波电压源提供，第一片芯片的Q3和第二片芯片的Q0通过与非门，构成两个74LS161的LOAD信号，第一片的CO接第二片的ENT，其他ENT和ENP接Vcc（5v）。输出接白炽灯。电路图：实验现象：以下为1—24的计数过程

三．74LS194构成的8位双向移位寄存器方法：通过两片194级联，控制MA,MB的值，来控制左右移动实验电路由两片74LS194芯片构成。两个Ma接在一起，两个Mb接在一起，第一片的Dr，第二片的Dl，分别通过开关接到Vcc（5v）上。第一片的Q3接到第二片的Dr，第二片的Q0接到第一片的Dl。8个输出端分别接白炽灯。实验电路：

移位与循环移位指令--习题

课堂练习： 22．设AX=3762H，CL=5，执行“SHR AX，CL”后，AX=（）。 A．0376H B．01BBH C．01BB D．0376 28．执行“DIV BX”指令后，（）寄存器中存放商。 A．AL B．AH C．AX D．DX 24．若移位指令的移位位数大于1时，其移位位数必须放在中。 25．如果AL=85H，CL=4，执行“SAR AL，CL”时，AL= ，CF= 。 6．设BX=8234H，请说明下列两条指令的区别，执行下列各指令后BX中的内容是什么？ SHR BX，1 SAR BX，1 6．现有程序段如下： MOV BL，AL MOV CL，4 SHR BL，CL MOV A，BL AND AL，0FH MOV B，AL 请回答：（1）该程序段完成的功能是什么？（2）如果AL的初值为56H，则A= ，B= 。 8．现有程序段如下： MOV AX，M MOV DX，N SHR DX，1 RCR AX，1 请回答：（1）该程序段完成的功能是什么？（2）若M=1234H，N=5678H，程序运行后DX= ，AX= 。

9．现有程序段如下： XOR AX，AX MOV AX，6342H MOV CX，0404H ROL AH，CL XCHG CH，CL ROR AL，CL 请回答：（1）该程序段执行后AX= 。（2）CF= 。 11．现有程序段如下： MOV CX，16 MOV BX，0 MOV DX，1 L：MOV AX，9AB8H AND AX，DX JZ N INC BX N：SHL DX，1 LOOP L MOV M，BX 请回答：（1）该程序段完成的功能是什么？（2）该程序段执行完后（M）= 。 14．现有程序段如下： MOV AL，0 MOV BL，1 MOV CX，10 L：ADD AL，BL

实验一：运算器实验

《计算机组成原理》实验报告实验一：运算器实验学院：专业：班级学号：学生姓名：实验日期：指导老师：成绩评定：计算机学院计算机组成原理实验室

实验一一、实验名称：运算器实验二、实验目的： 1、掌握运算器的组成及工作原理； 2、熟悉ALU执行算术运算与逻辑运算的具体实现过程； 3、掌握ALU 算术与逻辑运算的控制方法三、实验内容： 1、两8位操作数的算术运算及进位影响 2、两8位操作数的逻辑运算及进位影响 3、不同控制组合下的算术与逻辑运算的输出结果四、实验设备： EL-JY-II型计算机原理实验系统五、实验步骤： 1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线； 2、系统上电，拨动清零开关，系统清零； 3、从数据输入开关电路输入第一个8位数据，开放数据总线，使数据进入暂存寄存器A； 4、从数据输入开关电路输入第二个8位数据，开放数据总线，使数据进入暂存寄存器B； 5、关闭数据输入开关，开启ALU输出，检查两个8位数据正确与否，有错通过步骤3改正； 6、拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果； 7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成； 8、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。六、实验结果整个实验记录的实验结果如下：

七、分析讨论 S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或、移位等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和移位处理功能。灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如通过移位运算可以实现数据的乘2（左移一位）和除2运算（右移一位），此外选择S3S2S1S0=0000或S3S2S1S0=0001将操作数A 或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。本次实验通过算术加法运算观察到对进位位FC和零标志FZ的影响，和手工验算的结果一致。实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开）与数据总线隔离；公共性是总线的最根本的属性，所有传输的数据都通过共享数据线分时完成的，何时完成靠控制信号来区分，如输入的两个8位数据就是通过数据总线分两次（分时）传送的。（不少于100字）八、心得体会这是计算机组成原理的第一个实验，虽然还有点陌生，但基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区，学会何时操作各种开关、按键。最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的。（蓝色字部分学生根据具体实验的实验指导书及实验内容和过程自己填写）

实验六移位寄存器的设计

实验六移位寄存器的设计一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、实验预习要求 1、复习有关寄存器及串行、并行转换器有关内容。 2、查阅CC40194、CC4011及CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。 3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？ 4、使寄存器清零，除采用R C输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？ 5、若进行循环左移，图6－4接线应如何改接？ 6、画出用两片CC40194构成的七位左移串 /并行转换器线路。 7、画出用两片CC40194构成的七位左移并 /串行转换器线路。三、实验设备及器件 1、＋5V直流电源 2、单次脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、CC40194×2（74LS194）CC4011(74LS00) CC4068(74LS30) 四、设计方法与参考资料 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输 C为直接无条件清零端；入端，S L为左移串行输入端；S1、S0为操作模式控制端；R

实验一基本运算器实验

山西大学计算机与信息技术学院实验一基本运算器实验一、实验目的：（1 ）了解运算器的组成结构（2 ）掌握运算器的工作原理二、实验内容： 1、实验原理：本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器B,三个部件同时接受来自 A和B的数据各部件对操作数进行何种运算由控制信号S3,S0和 CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。如果是影响进位的运算，还将置进位标志 FC,在运算结果输出前，置ALU零标志。ALU 中所有模块集成在一片运算器部件由一片 CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。图中除T4和CLR其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4, CLR都连接至 CON 单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由 CON单元的二进制数据开关模拟给出。控制信号中除 T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。表1-1运算器逻辑功能表（表中“ X ”为任意态，下同）运算类型S3 S2 S1 S0CN 功能逻辑运算0000 X 台匕 F=A （直通）能0001 X F=B （直通）课程名称 2011级计算机科学与技术计算机组成原理课程设计实验日期批改日期实验名称学号专业班级指导教师 CPLD

0100 X F= A' （FZ ） 0101 X F=A 不带进位循环右移 B （取低 3位）位（FZ ） 0110 0 F=A 逻辑右移一位（FZ ）移位运算 1 F=A 带进位循环右移一位（FC ，FZ ） 0111 0 F=A 逻辑左移一位（FZ ） 1 F=A 带进位循环左移一位（FC ，FZ ） 1000 X 置 FC=CN （FC ） 1001 X F=A 加 B （FC ，FZ ） 1010 X F=A 加B 加FC （FC ， FZ ）算术运算 1011 X F=A 减 B （FC ， FZ ） 1100 X F=A 减 1 （FC ， FZ ） 1101 X F=A 加 1 （FC ， FZ ） 1110 X （保留） 1111 X （保留）算器零标志，表中功能栏内的 FC FZ 表示当前运算会影响到该标志。 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器A 的值通过ALU 单元的A7,A0八位 LED 灯显示。用输入开关向暂存器 B 置数。拨动CON 单元的SD27,SD20数据开关，形成另外一个二进制数。置LDA=0，LDB=1,连续按动时序单元的 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器B 的值通过ALU 单元的B7,B0八位 LED 灯显示。改变运算器的功能设置，观察运算器的输出。置 ALU_B=0、LDA=0 LDB=0,然后按表1-1置 S3、S2、S1、S0和Cn 的数值，并观察数据总线 LED 显示灯显示的结果。 2、实验步骤: ⑴ ⑶ 查接线， ⑷ ① KK1、KK3置为’运行’档。打开电源开关，如果听到有’嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检直到错误排除。然后按动 CON 单元的用输入开关向暂存器 A 置数。拨动CON 单元的SD27,SD20数据开关， CLR 按钮，将运算器的 A 、B 和FC 、FZ 清零。形成用户指定的二进制数，数据显示亮为’1'，灭为‘ 0'。 ② 存器A （5） ① ② 存器B 置LDA=1, LDB=0连续按动时序单元的按图1-2连接实验电路，并检查无误。

s7-200_传送及移位指令(MOV_SHL)

案例7相关背景知识关于：数据处理指令一、传送类指令传送类指令用于在各个编程元件之间进行数据传送。根据每次传送数据的数量，可分为单个传送指令和块传送指令。 1．单个传送指令MOVB，BIR，BIW，MOVW，MOVD，MOVR 单个传送指令每次传送l个数据，传送数据的类型分为字节传送、字传送、双字传送和实数传送。 (1)字节传送指令MOVB，BIR，BlW 字节传送指令可分为周期性字节传送指令和立即字节传送指令。 ①周期性字节传送指令MOVB。在梯形图中，周期性字节传送指令以功能框的形式编程，指令名称为MOV_B。当允许输入EN有效时，将一个无符号的单字节数据IN传送到0UT中。影响允许输出EN0正常工作的出错条件为：SM4．3(运行时问)，0006(问接寻址)。在语句表中，周期性字节传送指令MOVB的指令格式为：MOVB IN，OUT。IN和0UT的寻址范围。操作数类型寻址范围 IN BYTE VB，IB，QB，MB，SB，SMB，LB，AC，*VD，*AC，*LD和常数 OUT BYTE VB，IB，QB，MB，SB，SMB，LB，AC，*VD，*AC，*LD ②立即字节传送指令BIR，BIW。立即读字节传送指令BIR：当允许输入EN有效时，BIR指令立即读取(不考虑扫描周期)当前输入继电器区中由IN指定的字节，并传送到OUT。在梯形图中，立即读字节传送指令以功能框的形式编程，指令名称为：MOV_BIR。当允许输入EN有效时，将1个无符号的单字节数据IN传送到0UT中。在语句表中，立即读字节传送指令BIR的指令格式为： BIR IN，OUT。 IN和0UT的寻址范围如下表所示. 操作数类型寻址范围 IN BYTE IB OUT BYTE VB，IB，QB，MB，SB，SMB，LB，AC，。VD，8AC，。LD (2)字传送指令MOVW 字传送指令MOVW将1个字长的有符号整数数据IN传送到OUT。在梯形图中，字传送指令以功能框的形式编程，当允许输入EN有效时，将1个无符号的单字长数据IN传送到0UT中。影响允许输出EN0正常工作的出错条件为：SM4．3(运行时间)，0006(间接寻址)。在语句表中，字传送指令MOVW的指令格式为MOVW IN，OUT。IN和0UT的寻址范围. 操作数类型寻址范围 IN WORD VW，IW，QW，MW，SW，SMW，LW，T，C，AC，*VD，*AC，*LD和常数 OUT WORD VW，IW，QW，MW，SW，SMW，LW，T，C，AC，*VD，*AC，*LD (3)双字传送指令MOVD 双字传送指令MOVD将1个双字长的有符号整数数据IN传送到0UT。在梯形图中，双字传送指令以功能框的形式编程，指令名称为：MOV_DW。当允许输入EN有效时，将1个有符号的双字长数据IN传送到0UT中。影响允许输出EN0正常工作的出错条件为SM4．3(运行时间)，0006(问接寻址)。在语句表中，双字传送指令MOVD的指令格式为：MOVD IN，OUT。 IN和0UT的寻址范围如下表所示。操作数类型寻址范围 IN DWORD VD，ID，QD，MD，SMD，LD，AC，HC，*VD，*AC，*LD和常数 OUT DWORD VD，ID，QD，MD，SMD，LD，AC，*VD，*AC，*LD (4)实数传送指令MOVR

实验四移位运算器实验

实验四移位运算器实验一、实验目的验证移位控制器的组合功能二、实验内容 1、实验原理移位运算实验原理如图3－4所示，使用了一片74L S299（U34）作为移位发生器，其八位输入/输出端通过74L S245引到总线，总线控制方式见图1—6，J A4接通时输出到总线。299B`信号由开关299B提供，控制其使能端，T4为其时钟脉冲，手动方式实验时将T4与手动脉发生器输出端S D相连，即J23跳线器上T4连S D。由信号S0、S1、M控制其功能状态，详细见下表3—3。 2、实验接线 1、J20,J21,J22,接上短路片， 2、J24，J25，J26接左边； 3、J27,J28 右边； 4、J23 置右边T4选“SD” 5、JA5 置“接通”； 6、JA6 置“手动”； 7、JA3，JA4 置“接通”； 8、JA1,JA2,置“高阻”； 9、JA8 置上面“微地址” 10、EXJ1接BUS3 11、CE、ALU_B 置“1”， 12、299B 置“0”

3、实验步骤 ⑴ 连接实验线路，仔细查线无误后接通电源。 ⑵ 置数，具体步骤如下： ⑶ 移位，参照上表改变S 0、 S 1、 M 、 299B 的状态，按动手动脉冲开关以产生时钟脉冲T 4，观察移位结果。四、实验数据 Q08I/O07I/O113I/O26I/O314I/O45I/O515I/O64I/O716Q7 17 OE12OE13S01S119CLK 12CLR 9DS011DS7 18 U34 74LS299 299B`S0S1VCC GND AQ0 AQ7T4 UN1A 74LS08 UN1B 74LS08 UN2A 74LS32 UN2B 74LS32UN2C 74LS32 UN3A 74LS04 M QCY 3 2 1 654 3 2 1 218109 6 54 R4910K VCC CLK 11 D 12S D 10 C D 13 Q 9 Q 8UN5B 74LS74 UN4B UN4C 299B` UN1D 74LS08UN1A 74LS08UN1B 74LS08 UN1C 74LS08 AQ7AQ0 UN3B 74LS32 UN4D UN4E AR T4M S0S1CN4QCY UN2C 74LS08CY UN2A 74LS08UN3B UN3A 74LS3274LS32 CY 56123 312 431234 5 6 45 910 8111011 1213 8910 4 5 6 LZD 0-LZD 7 图3-4 BU SD0--D 7

移位运算器实验报告

移位运算器实验报告移位运算器实验报告移位运算器实验报告课程名称: 计算机组成原理姓名/学号: 实验名称: 算术逻辑运算专业: 软件工程班级: 软件工程班指导教师: 实验日期: 2011年 10月 26日实验成绩: 批阅教师签字: 第 1 页共 4 页移位运算器实验报告一、实验目的 , 验证移位控制的组合功能二、实验设备 , 1、TDN,CM，组成原理实验仪一台 , 2、导线若干三、实验原理 , 利用移位发生器(74LS299)、时序脉冲T4、信号控制使能端299-B、电平控制信号 AR及S0 S1 M控制其功能状态。如上图所示为移位控制电路.其中使用了一片74L

S299作为移位发生器,其8位输入/输出端可连接至内部总线。74LS299移位器的片选控制信号为299,B，在低电平时有效。T4为其控制脉冲信号，由“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的单脉冲发生器KK2上而产生，S0、S1、M 作为移位控制信号。第 2 页共 4 页移位运算器实验报告四、实验内容 , 分别将理论值(每种位移进行三次)填入表中(初始值为5A),向299置数(置成5A

(01011010))。 , 设置S1、 S0、 M、299-B的状态，观察并记录移位结果(F、CY)。 F(三次移位结果) CY 299-B S1 S0 M 功能理论值实验值理论值实验值任意 0 0 0 保持 01011010 1 00101101 0 0 1 0 0 循环右移 10010110 1 01001011 0 10101101 0 带进位循环0 1 0 1 01010110 1 右移 10101011 0 10110100 0 0 0 1 0 循环左移 01101001 1 11010010 0 10110101 0 带进位循环0 0 1 1 01101010 1 左移 11010101 0 任意 1 1 任意装数 01011010 1 实验步骤: 1. 仔细查线无误后，接通电源。 2. 向移位寄存器装数。 <1> 拨动输入开关形成任意二进制数(注意形成的数据要能明显区分各位)。 <2> 使SWITCH UNIT单元中的开关SW-B=0，打开数据输入三态门。 <3> 使S0=1、S1=1，并按动微动开关KK2，则将二进制数装入移位寄存器。 <4> 使SW-B=1，关闭数据输入三态门。 3. 移位运算操作。参照“移位控制电路功能表”的内容，先将S1、S0和299-B置为 0、0和0，检查移位寄存器单元装入的数是否正确，然后通过改变S0、S1、M 的状态，并按动微动开关KK2，观察移位的结果。第 3 页共 4 页

计算机组成原理运算器实验

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU中的运算器来完成，运算器也称作算术逻辑部件ALU。本章首先安排一个基本的运算器实验，了解运算器的基本结构，然后再设计一个加法器和一个乘法器。一、实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。二、实验设备 PC机一台，TD-CMA实验系统一套。三、实验原理本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。图中显示的是一个4×4的矩阵（系统中是一个8×8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。

计算机组成原理运算器实验报告

一.实验目的及要求 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。二.实验模块及实验原理本实验的原理如图1-1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，

多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD 中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4 的矩阵（系统中是一个8X8 的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4 位矩阵中使用‘右1 ’和‘左3 ’对角线来实现右循环1 位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0 填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。运算器部件由一片CPLD 实现。ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。图中除T4和CLR ，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR 都连接至CON单元的CLR 按钮。T4由时序单元的TS4 提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。暂存器A 和暂存器B 的数据能在LED 灯上实时显示，原理如图1-1-3所示（以A0为例，其它相同）。进位标志FC、零标志FZ和数据总线D7 0 显示原理也是如此。 ALU和外围电路的连接如图1-1-4所示，图中的小方框代表排针座。运算器的逻辑功能表如表1-1-1所示，其中S3 S2 S1 S0 CN 为控制信号，FC为进位标志，FZ为运算器零标志，表中功能栏内的FC、FZ表示当前运算会影响到该标志。

运算器组成实验

实验二运算器组成实验 1．算术逻辑运算实验一．实验目的 1．了解简单运算器的数据传输通路。 2．验证运算功能发生器的组合功能。 3．掌握算术逻辑运算加、减、与的工作原理。 4．验证实验台运算的8位加、减、与、直通功能。 5．按给定数据，完成几种指定的算术和逻辑运算。二．实验内容 1．实验原理算术逻辑单元ALU 的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。表2-1 ALU181的运算功能选择端高电平作用数据 S3 S2 S1 S0 M=H M=L 算术操作逻辑功能 Cn=L （无进位） Cn=H （有进位） 0 0 0 0 A F = A F = 1加A F = 0 0 0 1 B A F += B A F += )(B A F +=加1 0 0 1 0 B A F = B A F += B A F +=+1 0 0 1 1 0=F =F 减1（2的补码） 0=F 0 1 0 0 AB F = B A A F 加= B A A F 加=加1 0 1 0 1 B F = )(B A F +=加B A )(B A F +=加B A +1 0 1 1 0 B A F ⊕= B A F 减= 1减减B A F = 0 1 1 1 B A F = B A F += 1)(减B A F += 1 0 0 0 B A F += AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕= B A F 加= B A F 加=加1 1 0 1 0 B F = AB B A F ）加（+= AB B A F 加)(+=加1 1 0 1 1 AB F = AB F = 1减AB F = 1 1 0 0 1=F A A F 加=* 1加加A A F = 1 1 0 1 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 1 A F = A F = 1减A F = 注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。三．实验步骤（1）设计ALU 元件在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。（2）以原理图方式建立顶层文件工程

移位寄存器实验报告

移位寄存器实验报告姓名：陈素学号：3120100621 专业：软件工程课程名称：逻辑与计算机设计基础实验同组学生姓名：张闻实验时间：y yyy-mm-dd 实验地点：紫金港东4-509 指导老师：一、实验目的和要求掌握移位寄存器的工作原理及设计方法掌握串、并数据转换的概念与方法了解序列信号在CPU控制器设计中的应用二、实验内容和原理 2.1 实验原理带并行置入的移位寄存器移位寄存器：每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位必须采用主从触发器或边沿触发器不能采用电平触发器数据移动方式：左移、右移数据输入输出方式串行输入，串行输出串行输入，并行输出并行输入，串行输出串行输入的移位寄存器使用D触发器，可构成串行输入的移位寄存器 2.2 标题 <正文>

带并行输入的右移移位寄存器数据输入移位寄存器的方式：串行输入、并行输入带并行输入的8位右移移位寄存器 module shift_reg(clk, S, s_in, p_in, Q); input wire clk, S, s_in; input wire [7:0] p_in; output wire [7:0] Q; wire [7:0] D; wire nS; FD FDQ0(.C(clk), .D(D[0]), .Q(Q[0])), FDQ1(.C(clk), .D(D[1]), .Q(Q[1])), FDQ2(.C(clk), .D(D[2]), .Q(Q[2])), FDQ3(.C(clk), .D(D[3]), .Q(Q[3])), FDQ4(.C(clk), .D(D[4]), .Q(Q[4])), FDQ5(.C(clk), .D(D[5]), .Q(Q[5])), FDQ6(.C(clk), .D(D[6]), .Q(Q[6])), FDQ7(.C(clk), .D(D[7]), .Q(Q[7])); OR2 D0_L(.I0(L_0), .I1(R_0), .O(D[0])), D1_L(.I0(L_1), .I1(R_1), .O(D[1])), D2_L(.I0(L_2), .I1(R_2), .O(D[2])), D3_L(.I0(L_3), .I1(R_3), .O(D[3])), D4_L(.I0(L_4), .I1(R_4), .O(D[4])), 串行输入 S

计算机原理实验一运算器实验操作步骤

1.1 基本运算器实验 1.1.1 实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 1.1.2 实验设备 PC机一台，TD-CMA实验系统一套。 1.1.3 实验原理本实验的原理如图1-1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将臵进位标志FC，在运算结果输出前，臵ALU 零标志。ALU中所有模块集成在一片CPLD中。逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。运算器部件由一片CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。图中除T4和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。T4由时序单元的TS4提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。 ALU和外围电路的连接如图1-1-4所示，图中的小方框代表排针座。运算器的逻辑功能表如表1-1-1所示，其中S3 S2 S1 S0 CN为控制信号，FC为进位标志，FZ为运算器零标志，表中功能栏内的FC、FZ表示当前运算会影响到该标志。

实验七移位寄存器及其应用

实验七移位寄存器及其应用一、实验目的 1. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2. 熟悉移位寄存器的应用——环形计数器。二、实验原理 1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又有右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同,可互换使用，其逻辑符号及引脚排列如图 1所示。图 1 74LS194的逻辑符号及其引脚排列其中D 3、D 2、D 1、D 0为并行输入端， Q 3、Q 2、Q 1、Q 0为并行输出端；S R 为右移串行输入端，S L 为左移串行输入端，S 1、S 0为操作模式控制端；CR 为直接无条件清零端；CP 为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q 3→Q 0），左移（方向由Q 0→Q 3），保持及清零。S 1、S 0和CR 端的控制作用如表 1所示。表 1

2．移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。 (1) 环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图2所示，把输出端Q 0和右移串行输入端S R 相连接，设初始状态Q 3 Q 2 Q 1 Q =1000，则在时钟脉冲作用下Q 3Q 2 Q 1 Q 将依次变为0100→0010→0001→1000→……，可见它是具有四个有效状态的计数器，这种类型的计效器通常称为环形计数器。图2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

信号与信息处理研究生实验4桶形移位器

寄存器实验报告

运算器实验

计数器和移位寄存器设计仿真实验报告.

移位与循环移位指令--习题

实验一：运算器实验

实验六移位寄存器的设计

实验一基本运算器实验

s7-200_传送及移位指令(MOV_SHL)

实验四 移位运算器实验

移位运算器实验报告

计算机组成原理运算器实验

计算机组成原理运算器实验报告

最新实验6-移位寄存器功能测试及应用-(实验报告要求)

运算器组成实验

移位寄存器实验报告

计算机原理实验一 运算器实验 操作步骤

实验七 移位寄存器及其应用

实验四移位运算器实验

计算机原理实验一运算器实验操作步骤

实验七移位寄存器及其应用