当前位置：文档库 › 8路智力抢答器

8路智力抢答器

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

1引言 (1)

2设计详细任务与要求 (2)

2.1基本功能 (2)

2.2 扩展功能 (2)

3方案设计与论证 (3)

3.1设计方案 (3)

3.2工作原理 (4)

4单元电路的设计 (5)

4.1抢答电路的设计 (5)

4.2定时电路的设计 (6)

4.3报警电路的设计 (7)

4.4时序控制电路的设计 (8)

5主要元器件介绍 (10)

5.1 74LS48 (10)

5.2 74LS192 (11)

5.3 74LS148 (11)

5.4 74LS279 (12)

5.5 74LS121 (13)

5.6发光二极管 (14)

5.7 NE555 (15)

6心得体会 (16)

参考文献 (17)

附录1： (18)

附录2： (19)

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

1引言

各在知识比赛与娱乐竞赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。如果在抢答中，靠视觉是很难判断出哪组先答题。因此使用抢答器来完成这一功能是很有必要的。

我们这里所设计的抢答器是一种比较容易的抢答器。没有使用特别多的，复杂的元器件。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，适用于多种智力竞赛活动。

本抢答器的电路由主体电路和扩展电路两部分组成。定时抢答器的工作过程是:接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示灯灭灯，定时显示器显示设置时间。当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

2设计详细任务与要求

2.1基本功能

1. 抢答器最多可供8名选手参赛，编号为1~8号，各队分别用一个按钮（S0~S7）控制，并设置一个系统清零和抢答控制开关S，该开关由主持人控制。

2. 抢答器具有数字锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手的编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。

3. 开关S作为清零及抢答控制开关（由主持人控制）当开关S被按下时抢答电路清零，松开后则允许抢答。输入抢答信号由抢答按钮开关S0~S7实现。

2.2 扩展功能

1. 定时抢答功能。抢答器定时为30S，启动起始键后，定时器工作开始，立即减计，并在显示器上显示出来，同时扬声器要短暂报警。

2. 参赛选手在设定的时间内抢答（30S），抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

3．当定时抢答的时间已到，还没有选手抢答，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00.

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

3方案设计与论证

经讨论研究，我初步确定两种方案如下：

方案一：

1) 30秒定时器：可由两片74LS192构成。当第一片为零，即输出1111时通过74LS20将脉冲信号截止，使其显示为00.

2）抢答器部分：由一74LS148优先编码器实现抢答功能，用74LS279将选手代码锁存直到主持人清零为止，然后用7段译码器显示选手代码。

3）脉冲产生电路可由一74LS121来产生，提供给定时电路及声响电路。

4）报警部分：由一NE555定时器来控制，当倒计时为零时产生报警声响。

方案二：

1）30秒定时器：可用一片74LS161来实现。当74LS161输出为1111时通过与非门将脉冲信号截止，显示停留在30上。

2）抢答器部分：由8位选手的开关及自己根据实际情况用与非门连接成的简单译码器，输出接七段译码器，七段译码器接数字显示器。抢答成功的选手对应的灯亮且数字显示及编号。

3）时基脉冲选用实验室提供的信号发生器。

4）报警部分:当计时器计到30时，输出一个高电平使二极管发光且发出报警声。

经过分析及研究我决定用第一种方案，因为他对我们比较实际，大部分元件我们已经学过，而且原理较简单，现在应用到设计中来提高我们对这些元件的记忆，加深对他们的了解，为以后的设计提供了较好的应用。

3.1设计方案

图1

多路智力抢答器组成框图

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊多路智力竞赛抢答器的组成框图如图1

该设计抢答器的电路主要是由抢答开关电路、触发电路、触发锁存电路、编码器、七段显示译码器几部分构成。

3.2工作原理

接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

4单元电路的设计

4.1抢答电路的设计

该部分电路要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，所组成的电路图如下所示。这个电路的工作原理过程：当主持人控制开关S置于"清零"端时，RS触发器的R非端均为０，４个触发器输输出（Q4—Q1）全部置０，使74LS48的BI的非＝０，显示器灯灭；74LS148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。当主持人把开关S置于"开始"时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0的非=010，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，74LS279处于工作状态，Q4Q3Q2 =101,74LS48处于工作状态，经74LS148译码后，显示器显示为"５"。此外，CTR=1，使74LS148的ST的非为高电平，74LS148处于禁止工作状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX的非为高电平，但由于CTR 维持高电平不变，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性。如有再次抢答需由主持人将Ｓ开关重新置“清除”，电路复位。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊

┊┊┊┊┊

图2 抢答器电路

然后再进行下一轮抢答。

4.2定时电路的设计

由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

图3 定时定路

4.3报警电路的设计

这部分电路我们是用由555定时器和三极管构成。报警电路如下图所示。其中555构成多谐振荡器，振荡频率fo＝1．43／［（R1＋2R2）C］，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作；而当PR为低电平时，电路停振。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

图4 报警电路

4.4时序控制电路的设计

时序控制电路是八路抢答器设计的关键，因为它要完成以下三项功能：

1）主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。

2）当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。

图5 时序控制电路

3）当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊电路停止工作。

根据上面的功能要求以及抢答器电路，我们设计的时序控制电路如上图所示。图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST的非。电路图的工作原理是：主持人控制开关从"清除"位置拨到"开始"位置时，来自于抢答电路中的74LS279的输出CTR=0，经G3反相, A＝1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于定时电路的74LS192的错位输入端BO2的非=1，门G2的输出ST的非=0，使 74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，CTR=1，经G3反相， A=0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST的非=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，来自74LS192的BO2的非=0，ST的非=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。同理，可分析设计将集成单稳触发器74LS121用于控制报警电路及发声的时间。

关于参数：发声延迟0.5秒，fo＝1．43／［（R1＋2R2）C］，权衡考虑到元器件的成本和74LS121的相关性质（下文有说明），最终选择的电阻值为R1=15K，R2=68K，C=10u。

整机电路的设计通过上面各单元电路的设计，可以画出设计的八路抢答器的整机电路。如附页所示(图13)。

┊┊

┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

5主要元器件介绍

5.1 74LS48

74LS48是输出高电平有效的中规模集成BCD七段显示译码器，它的功能简图和管脚引线如图所示。其真值表见表1所示。

图6

表1 74LS48BCD七段译码驱动器真值表

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊5.2 74LS192

74LS192具有下述功能：

1）步清零：CR=1，Q

=0000

2)异步置数：CR=0，LD=0，Q

3)保持： CR=0，LD=1，CPU=CPD=1, Q

保持原态

4)加计数：CR=0, LD=1，CPU=CP，CPD=1，Q

按加法规律计数

5)减计数：CR=0, LD=1，CPU=1，CPD= CP，Q

按减法规律计数（异步级联异步级联方式的特点是：用前级计数器的输出作为后级计数器的时钟信号。）如图所示，用两片74LS192构成M=100的计数器。

图7 中规模集成计数器的级联异步级联

74LS192是双时钟方式的十进制可逆计数器。

CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

CO为进位输出：1001状态后负脉冲输出

BO为借位输出：0000状态后负脉冲输出。

5.3 74LS148

74LS148是8：3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

图8 74LS148的功能真值表

5.4 74LS279

R=1,S=0时，Qn+1=1,触发器置1状态

R=0,S=1时，Qn+1=0,触发器置0状态

R=1,S=1时，Qn+1=Qn,触发器保持原来状态

R=0,S=0时，触发器状态不稳（不允许这种输入存在）

以TTL集成触发器74LS279为例，其逻辑符号如图(a)所示，每片74LS279包含四个独立的与非门组成的基本RS触发器。其中第一个和第三个触发器个有两个Rd输入端（S1和S5）,在任一输入端加上低电平均能将触发器置1；每个触发器只有一个Rd输入端（R）。图（b）为第一个触发器的逻辑电路。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

(a)逻辑符号（b）逻辑电路

图9 74LS79集成电路

5.5 74LS121

TTL集成器件74LS121是一种不可重复触发器集成单稳态触发器

关于定时：单稳态电路的定时取决于定时电阻和定时电容的数值。74LS121的定时电容连接在芯片的10、11引脚之间。若输出脉宽较宽而采用电解电容时，电容C的正极连接在C输出端（10脚），对于定时电阻使用者可有两种选择：?采用内部定时电阻（2KΩ）,此时将9号引脚（Rint）接置电源VCC(14脚)。

?采用外接定时电阻（阻值在1.4～40 KΩ之间），此时9脚悬空，电阻接在11、14脚之间。74121的输出脉冲宽度t≈0.7RC。

通常R的数值取在2～30kΩ之间，C的数值取在10pF～10μF之间，得到的取值范围可达到20ns～200ms。

该试中的R可以是外接电阻R，也可以是芯片内部电阻R(约2kΩ),如希望得到较宽的输出脉冲，一般使用外接电阻。

图10 74LS121

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

表2 74LS121功能表

5.6发光二极管

图11 发光二极管

发光二极管简称LED，采用砷化镓、镓铝砷、和磷化镓等材料制成，其内部结构为一个PN结，具有单向导电性。当在发光二极管PN结上加正向电压时，PN结势垒降低，载流子的扩散运动大于漂移运动，致使P区的空穴注入到N区，N区的电子注入到P区，这样相互注入的空穴与电子相遇后会产生复合，复合时产生的能量大部分以光的形式出现，因此而发光。常用的发光二极管应用电路有四种，即直流驱动电路、交流驱动电路、脉冲驱动电路、变色发光驱动电路。使用LED

作指示电路时，应该串接限流电阻，该电阻的阻值大小应根据不同的

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊使用电压和LED所需工作电流来选择。发光二极管的压降一般为1.5~2.0 V，其工作电流一般取10~20 mA为宜。

5.7 NE555

NE555是时基集成电路，它在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。 NE555时基电路封形式有两种，一是DIP双列直插8脚封装，另一种是SOP-8小型（SMD）封装形式。其他HA17555、LM555、CA555分属不同的公司生产的产品。内部结构和工作原理都相同。NE555属于CMOS工艺制造，图1是NE555的外形图，图2是它的内部功能原理框图，图3是它的内部等效电路。NE555的内部中心电路是三极管Q15和Q17加正反馈组成的RS触发器。输入控制端有直接复位Reset端，通过比较器A1，复位控制端的TH、比较器A2置位控制的T。输出端为F，另外还有集电极开路的放电管DIS。它们控制的优先权是R、T、TH。

图12 NE555

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

6心得体会

通过一周的课程设计，使我对数字电路有了进一步的了解，在设计抢答器、报警器、定时器的过程中，通过翻阅资料，上网搜索等，我对各电路器件（如：与非门，555定时器和LED显像管等）及原理有了更深一层次的认识，既增强了我的理解能力,也使我能更好的运用所学的知识。开始时我还不太明白电路是如何连接的，并且对其原理也不甚了解，但通过对所学知识更深入的了解和同学的讲解和帮助，最终使我克服了难关，并成功地作出了设计。一周的锻炼, ,我有过对知识掌握不足时的迷茫，也有过思路不清时的懊恼,但一路走来，我却收获了知识，收获了希望和努力后的成果。

在此我要感谢老师的谆谆教导和同学们的帮助，我相信这几天的不懈努力会给我未来的学习带来很多的启发,我会在以后的工作生活中更好的理论联系实际,证明自己的能力。

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊

参考文献

[1] 张豫滇. 电子电路课程设计. 南京：河海大学出版社.2005.

[2] 李士雄.丁康源.数字集成电子技术教程. 北京：高等教育出版社.1993年.

[3] 秦曾煌. 电工学电子技术. 北京：高等教育出版社.2009.

[4] 蔡惟铮. 数字电子线路基础. 哈尔滨:哈尔滨工业大学出版社.1988年.

[5]张建华. 数字电子技术. 北京:机械工业出版社.1994年.

[6]阎石. 数字电子电路. 北京:中央广播电视大学出版社.1993年

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊附录1：

图13 数字抢答器电路

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊附录2：

设计采用元件:

1 集成电路74LS148 1片,74LS279 1片，74LS48 3片，74LS19

2 2片，NE555 2片，74LS00 1片，74LS121 1片。

2 2电阻 510Ω 2只，1KΩ 9只，4.7kΩ l只，5.1kΩ l只，100kΩ l 只，10kΩ 1只， 15kΩ 1只， 68kΩ l只。

3 电容 0.1uF 1只，10uf 2只，100uf 1只。

4 三极管 3DG12 1只。

5 其它：发光二极管2只，共阴极显示器3只。555定时器，优先编码器

74LS148和RS锁存器74LS279以及十进制同步加/减计数器74LS192。

数字电子设计_八路抢答器介绍

数字电子技术课程设计任务书专业班级姓名学号指导老师年月日学院

目录摘要第一章设计技术要求第二章系统的组成框图及工作原理第三章单元电路设计 1.1 抢答电路的设计 1.2 定时电路的设计 1.3 报警电路的设计 1.4 时序控制电路的设计第四章整机电路的设计第五章元件清单第六章参考文献第七章设计总结

摘要进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。主要介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能，若超过抢答时间则抢答无效。该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。关键词: 抢答器编码译码定时报警第一章设计技术的要求（1）设计8路抢答器，编号与参赛选手一一对应。（2）具有优先显示抢答序号及时间的功能并禁止其他选手的抢答。（3）主持人预置抢答时间，控制比赛的开始与结束。（4）报警电路：主持人按下“开始”键时报警并进入抢答状态；当抢答者发出抢答信号时报警提示；在规定抢答终止时间到时报警。第二章系统的组成框图及工作原理抢答器的组成框图

多路智力竞赛抢答器

黄冈师范学院本科生毕业论文题目: 多路智力竞赛抢答器的设计专业班级：电子信息科学与技术2011级03班学号：201122340321 学生姓名：叶林飞指导教师：刘珊论文完成日期: 2015 年 5 月

郑重声明本人的毕业论文是在指导老师刘珊的指导下独立撰写并完成的。毕业论文没有剽窃、抄袭、造假等违反学术道德、学术规范和侵权行为，如果有此现象发生，本人愿意承担由此产生的各种后果，直至法律责任；并可通过网络接受公众的查询。特此郑重声明。毕业论文作者(签名)：年月日

目录 1 绪论 (3) 1.1研究目的与意义 (3) 1.2研究内容 (3) 2电路原理设计 (4) 2.1 八路抢答电路设计 (6) 2.2定时电路设计 (9) 2.3声响电路的设计 (14) 3 Multisim仿真与制作 (16) 3.1抢答仿真 (16) 3.2定时抢答仿真 (18) 3.3超时抢答仿真 (19) 3.4仿真结果分析 (20) 结束语 (21) 附录 (22) 附录一：元件清单 (22) 附录二：总电路图 (23) 参考文献 (24) 致谢 (25)

基于数字电路多路智能竞赛抢答器原理与设计专业:电子信息科学与技术班级：电科1103 姓名：叶林飞指导老师：刘珊摘要随着社会的不断发展，对人才的要求更加急迫，而在高校同学们学科学、学技术、学知识的手段多种多样，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题进行抢答。如果要是让抢答者用举手等方法，会因为主持人的主观误断造成比赛的不公平性。比赛中为了准确、公正、直观地判断出第一抢答者，这就必然离不开抢答器。作为一种电子产品，在市场上很多，但价格昂贵，还不能根据具体情况修改一些参数，如答题时间设置，选手的增加等问题不好解决。为此根据实际需要设计了简易的数字抢答器，这样不仅节约成本，这样也能满足具体实际需要[1]。本文介绍了一种同时供八位选手比赛的抢答器，本设计的数字抢答器由优先编码电路、锁存器、译码电路、显示电路、定时电路及用控制电路组成,能实现8位选手抢答,满足了学校同学们知识竞赛的要求。关键词: 数字电路; 抢答电路；倒计时电路；报警电路；秒脉冲产生电路

八路智力竞赛抢答器设计说明

课程设计任务书题目: 八路智力竞赛抢答器设计初始条件： ◆教材：《电子线路设计·实验·测试》第三版自美主编华中科技大学 ◆元器件：74LS48三片，72LS192两片，74LS279、74LS148、74LS00、74LS11、555 各一片，数码管三个，发光二极管一个，开关、电阻、电容若干，面包板，导线若干 ◆仿真：Proteus仿真软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） ◆多路智力竞赛抢答器功能要求：基本功能： 1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。扩展功能： 1．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂的声响，声响持续时间0.5s左右。

2．参赛选手在设定的时间抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00. 报告要求：课程设计的容要求用A4纸打印，且页数不得少于20页。时间安排：第20周理论设计、实验室安装调试地点安排：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日

8路数字抢答器课程设计报告

八路抢答器课程设计报告设计课题：数显八路抢答器专业班级 08电气一班学生姓名：陈建运 - 学号：06 指导教师：设计时间： 2010-12 %

目录课程设计任务书 (2) 摘要 (4) ）Abstract (5) 一、实验目的 (6) 二、设计要求与内容 (6) 三、设计及原理 (7) 总体方案设计 (7) 设计思路 (7) 总电路框图 (7) 各模块设计方案及原理说明 (8) \ 抢答电路 (8) 倒计时电路 (12) 四、电路仿真 (14) 抢答电路 (14) 倒计时电路 (17) 五、实验结果及分析 (20) 六、收获、体会和建议 (22) 附录 (25) > 1.总电路图 (25) 2. 元件引脚图 (26) 3.元器件清单 (28) 主要参考文献 (29) `

￥摘要抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用peotul完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。关键词: 电子设计自动化；数字电子技术；抢答器；仿真 Abstract 。 Responder is a tool that has been widely used in various intelligence and knowledge competitions occasions. The design to eight-way quiz Responder basic concepts, from the practical application, the use of electronic design automation (EDA) technology, with digital, analog electronics design extension of the answering device. The design of the Responder use Multisim11 completed the schematic design and circuit simulation, with digital display, countdown shows, coding and decoding functions, with good results.

8路抢答器基于fpga解析

基于FPGA的多路数字抢答器的设计摘要：本文主要介绍了以FPGA为基础的八路数字抢答器的设计，首先对各模块的功能进行分配，此次设计主要有七个模块，依次为分频模块、抢答模块、加减分模块、倒计时模块、设置倒计时模块、蜂鸣器模块和数字显示模块。主持人按下开始键可以实现抢答开始，选手号的显示，加减分模块，积分的显示，积分的重置，并启动倒计时模块；若有选手犯规或者倒计时记到五秒，停止倒计时，开启蜂鸣器，并为进入加减分模块做准备。此次设计程序用Quartus II12.0为软件开发平台，用Verilog语言来编写，使用模块化编程思想，自上向下，通过寄存器变量来控制各个模块的运行。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上稍加修改可以增加很多其他功能的抢答器，因此后期可塑性很强，因为核心是FPGA芯片，外围电路比较简单，可靠性强、运算速度高，因此便于维护，并且维护费用低。关键词：FPGA、抢答器、倒计时、犯规报警、加减分、显示目录第一章绪论................. . (2) 第二章 FPGA原理及相关开发工具软件的介绍 (3) 2.1 FPGA的简介..... . (3) 2.1.1 FPGA的发展与趋势......... .. (3) 2.1.2 FPGA的工作原理及基本特点 (4) 2.1.3 FPGA的开发流程 (5) 2.1.4 FPGA的配置... . (5) 2.2 软件介绍............... .. (6) 2.2.1 Verilog HDL的介绍........... .. (6)

2.2.2 Quartus II软件.................... .. (7) 第三章数字抢答器系统设计方案和主要模块 (8) 3.1 功能描述及设计架构...... .. (8) 3.2 抢答器程序流程图以及各模块代码分析 (10) 3.2.1 抢答器程序结构及主程序流程图 (10) 3.2.2 秒分频模块 (15) 3.2.3 倒计时以及倒计时剩5S时报警模块...... 错误！未定义书签。 3.2.4 倒计时显示及倒数计时设置显示模块 (20) 3.2.5 选手号显示及违规报警模块 (26) 3.2.6倒计时设置模块 (30) 3.2.7顶层模块 (35) 3.3 硬件电路 (37) 3.3．1 按键电路图 (38) 3.3．2 数码管显示电路图 (38) 3.3．2 蜂鸣器电路图 (39) 第四章管脚分配及功能 (40) 第五章总结 (41) 参考文献 (418) 第一章绪论 1.1 课题研究背景随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方

数电智力竞赛抢答器课程设计完全版

电子技术课程设计成绩评定表设计课题：智力竞赛抢答器学院名称：电气工程学院专业班级：电气1503 学生：段帅朋学号： 201523010310 指导教师：设计地点：31-220 设计时间： 2017.6.26-2017.7.2

电子技术课程设计任务书

目录 1.绪论 (3) 1.1设计目的 (3) 1.2 设计要求 (3) 2.方案设计 (3) 2.1系统工作流程图 (3) 2.2 元器件清单 (4) 2.3主要元器件选择与分析 (5) 2.3.1 轻触开关 (5) 2.3.2 74LS192计数芯片 (5) 2.3.3共阴极数码管以及其驱动芯片74LS48 (6) 2.3.4 74LS175四路D触发器 (7) 2.3.5 555定时器 (8) 2.3.6 集成门电路 (8) 2.3.7 无源蜂鸣器 (8) 3.原理分析 (9) 3.1 抢答必答模式选择及其指示电路 (9) 3.2 抢答电路 (9) 3.3 脉冲产生电路 (10) 3.4单稳态定时电路 (11) 3.5 定时电路 (12) 3.6 音响电路 (13) 3.7整机电路分析 (13) 3.8加减分数电路 (14) 4.设计总结 (15)

1.绪论 1.1设计目的 1、注重培养学生正确的设计思想，掌握课程设计的主要容、步骤和方法。 2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。 3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。为以后从事电子电路设计、研制电子产品打下基础。 4、了解电子线路设计的工程，学会书写设计说明书。 5、培养学生严肃、认真的科学态度和工作作风。 6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 7、培养学生自主学习能力，扩展知识面。 8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。 9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。 1.2 设计要求用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。 2.方案设计 2.1系统工作流程图系统流程图如2.1所示，控制电路是核心组成部分，它控制抢答电路、音响电路、指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑实现对各个模块的控制。1K脉冲主要用于触发器时钟，秒脉冲主要用于计时器。

八路智力竞赛抢答器课程设计绝度详细

电子技术课程设计八路智力抢答器院系: 电气工程与自动化班级: 姓名: 学号: 指导老师：

目录一引言 (1) 1.1 设计要求 (1) 1.2 功能要求 (2) 1.3 整体概要 (2) 二方案设计与论证 (3) 2.1 方案一 (3) 2.2 方案二 (3) 三系统分析与设计 (4) 3.1 抢答器电路设计与相关元器 (4) 3.2 定时电路设计与相关元件 (6) 3.3 报警电路设计与相关元器件 (8) 3.4 时序电路与相关元器件 (8) 3.5 智力抢答器电路原理图 (9) 3.6 元器件清单 (10) 四电路仿真 (11) 五实物制作 (13) 六元器件清单 (16) 七设计总结体会 (17) 八参考文献 (18)

一引言智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。 1.1、设计要求（1）设计一个智力抢答器,可同时供8名选手或8个代表队参加比赛.他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。（2）节目主持人设置一个控制开关,用来控制系统的复位和抢答开始. （3）抢答器具有数据锁存和显示功能.抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时扬声器发出声音提示.此外封锁输入电路,禁止其它选手抢答.优先抢答的选手的编号一直保持到主持人将系统复位为止. 1.2、功能要求（1）抢答器具有定时抢答功能.且一次抢答的时间可由主持人设定.当节目主持人启动”开始”键后,要求定时器立即开始减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间0.5S左右. （2）参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统消零为止. （3）如果定时抢答器时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器显示00. 1.3、整体概述（1）数字抢答器由主体电路与扩张电路组成.优先编码电路,锁存器,译码电路将参赛队的输入信号在显示器上输出:用控制电路和主持人的开关启动报警电路,以上两部分

单片机实验8路抢答器C语言版

单片机综合实验报告题目: 8路抢答器实验班级：姓名：学号：指导老师：时间：

一、实验内容：以单片机为核心，设计一个8位竞赛抢答器：同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。本实验有Protues软件仿真。分别设置一个抢答控制开关S1和复位开关S2，由主持人控制。抢答器具有锁存与显示功能。即选手按按钮抢答时，锁存相应的编号，并且优先抢答选手的编号一直保持显示在显示器上，直到主持人将系统复位为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定为30秒。当主持人启动“开始”键后，定时器进行减计时，同时绿色LED灯亮。二、实验电路及功能说明分别设置一个抢答控制开关S1和复位开关S2，由主持人控制。抢答器具有锁存与显示功能。即选手按按钮抢答时，锁存相应的编号，并且优先抢答选手的编号一直保持显示在显示器上，直到主持人将系统复位为止。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统复位为止。复位后参赛队员可继续抢答。如果定时时间已到，无人抢答，本次抢答无效，系统报警红色LED灯亮，并禁止抢答，定时显示器上显示00。

三、实验程序流程图：主程序；非法抢答序；抢答时间调整程序；回答时间调整程序；倒计时程序；正常抢答处理程序；犯规处理程序；显示及发声程序。主流程图如下图所示子程序

四、实验结果分析五、心得体会

六、程序清单 #include #define uchar unsigned char #define uint unsigned int sbit wela_a=P3^0; sbit wela1=P3^1; sbit wela2=P3^7; sbit rest=P3^5; sbit host=P3^6; sbit led1=P3^4;//绿灯 sbit led2=P3^3;//红灯 sbit led3=P3^2;//黄灯 sbit key1=P1^0; sbit key2=P1^1; sbit key3=P1^2; sbit key4=P1^3; sbit key5=P1^4; sbit key6=P1^5; sbit key7=P1^6; sbit key8=P1^7; uchar x,q,d,s,ge,t0,t1,start,flag; uchar code table[]={ 0x3f,0x06,0x5b,0x4f, 0x66,0x6d,0x7d,0x07, 0x7f,0x6f,0x77,0x7c, 0x39,0x5e,0x79,0x71}; void init();/*初始函数申明*/ void display(uchar s,uchar ge,uchar a); void delay(uint z); void keyscan(); void main() { init(); display(s,ge,a); while(1) { if(host==0) //主持人控制开关 { delay(5); if(host==0) { flag=1; start=1; delay(5); 延时 while(!host); 检测开关 } } if(rest==0) //复位 { delay(5); if(rest==0) { q=30; led2=1; led3=1; x=0; delay(5);

智力竞赛抢答器设计

项目任务书题目：智力竞赛抢答装置的设计与调试系部电子信息工程学院学科门类工学专业光电信息工程 2014年12月15日

智力竞赛抢答装置的设计与调试摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏, 再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。关键词：抢答电路定时电路报警电路时序控制

目录一引言 (1) 1.1课题来源及意义 (2) 1.2 研究现状及趋势 (3) 二系统设计 (4) 2.1概述 (5) （阐述抢答器的系统原理，包括综述，组成框图及各部分介绍） 2.2方案比较 (6) （总结各个方案的优缺点，比较几种方案） 2.3 方案确定 (7) （通过上节内容中的几种方案的比较，得出最优方案，并详细介绍）三电路设计与调试 (8) （包括单元电路设计，参数计算，元器件选型，最终得出总电路图，并阐述调试方法与过程）

四总结与展望 (9) （总结你的设计方案的优缺点，并提出改进方案） 4.1总结 (10) 4.2展望 (11) 参考文献 (12) 附录 (13) （附系统总体电路图，用正规软件绘制）

八路智力竞赛抢答器设计实验报告

数字电子技术课程设计题目: 八路智力竞赛抢答器设计姓名: 专业: 电子科学与技术班级: 122班

学号: 指导教师: 20 年月日安徽科技学院理学院

八路智力竞赛抢答器设计一、课程设计题目（与实习目的）（一）、题目：八路智力竞赛抢答器设计（二）、实习目的： 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。二、任务和要求实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。（1）抢答器设计要求设计一个抢答器，基本要求： 1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。三、总体方案的选择（1）总体方案的设计针对题目设计要求，经过分析与思考，拟定以下二种方案：方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。主体框图如下：

8路抢答器的设计报告(数字电路课程设计)资料

《数字电子技术》课程设计报告 8路智力抢答器设计与制作设计要求： 1、可同时供8名选手或8个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定； 5、具有报警功能。成绩：评阅人： XX科技学院理学院

8路智力抢答器设计与制作 8路智力抢答器是一种用数字电路技术实现由主持人控制、定时抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间时，即使抢答，不会显示选手号码。 8路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于8路智力抢答器包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。一、设计要求（一）设计指标 1、计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、 2、 3、 4、 5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0——S7。 2、给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，

同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 6、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。（二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试；（三）制作要求自行装配和调试，并能发现问题和解决问题。（四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。二、原理框图抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时

八路数字显示抢答器的设计要点

目录 1实习目的与要求 (2) 2实习内容 (3) 2.1电路设计……………….……………………………………………………. .3 2.1.1抢答电路设计 (3) 2.1.2定时电路设计 (4) 2.1.3报警电路设计 (5) 2.1.4时序控制电路设计 (6) 2.2整体电路设计 (6) 2.3 电路的仿真 (6) 2.3.1 抢答电路的仿真 (7) 2.3.2定时电路的仿真 (8) 2.3.3脉冲发生电路的仿真 (9) 2.3.4报警电路的仿真 (11) 3心得体会 (11) 参考文献 (12) 附录 (13) 附录A 整体仿真图 (13) 附录B 整体图 (13)

1实习目的要求实习内容本次实习的内容是独立完成一个八路数显抢答器的设计，采用电路仿真设计软件完成竞赛抢答器电路的设计及仿真调试，在微机上仿真实现数字式竞赛抢答器的设计。实习具体内容为：比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。同时还应设计记分、犯规和奖惩记录等多种功能。设计要求： 1、基本部分 (1) 抢答器可供八组使用，组别键(信)号可以锁存；抢答指示用发光二极管(LED)。 (2) 记分部分独立(不受组别信号控制)，至少用2位二组数码管指示，步进有10分、5分两种选择，并且具有预置、递增、递减功能。 (3) 要求性能可靠、操作简便。 2、发挥部分(选做) 数字智力竞赛抢答器(自动记分)原理框图

(1) 增加抢答路数，数码管显示其组别键(信)号。 (2) 自动记分(受组别信号控制)：当主持人分别按步进得分键、递增键或递减键后能够将分值自动累计在某组记分器上）。 (3) 超时报警。实习任务要求 1、画出总体设计框图，以说明数字式竞赛抢答器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 2、设计各个功能模块的电路图，加上原理说明。 3、选择合适的元器件，在仿真软件上连接验证、仿真、调试各个功能模块的电路。在连接验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的仿真、调试和故障排除。 4、在验证各个功能模块基础上，对整个电路的元器件和连接，进行合理布局，进行整个数字钟电路的连接验证、仿真、调试。 5、自行接线验证、仿真、调试，并能检查和发现问题，根据原理、现象和仿真结果分析问题所在，加以解决。学生要解决的问题包括元器件选择、连接和整体设计引起的问题。 2实习内容 2.1电路设计 2.1.1 抢答电路设计如图1所示为抢答电路图。电路选用优先编码器 74LS148 和锁存器74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于"

智力竞赛抢答器

抢答器是竞赛问答中的一种常用的必备装置，从原理上讲，它也是一种典型的数字电路，包括了组合逻辑电路和时序逻辑电路。一、设计目的 1. 掌握抢答器的设计方法。 2. 熟悉锁存器的应用。 3. 了解学习触摸开关和发声元件。二、设计指标 (1) 可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。 (2) 主持人具有将抢答器复原的功能。 (3) 抢答者和主持人的按钮开关采用触摸按钮，蜂鸣器用压电陶瓷蜂鸣器作发声元件。三、设计提示及参考电路 1．抢答器的基本工作原理智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，图10-1所示是抢答器的原理框图，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。开关阵列电路触发锁存电路显示电路

图10-1 抢答器组成框图开关阵列电路是由多路开关组成，竞赛者与开关相对应。触发锁存电路是当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱。显示电路即按钮开关按下时对应的指示灯亮。图10-2是用CMOS四D锁存器和门电路组成的四组抢答器。抢答开始前，抢答者的四个按钮S0~S3路均末按下，锁存器CC4042的输入端D0~D3都为0，主持人通过复位按钮S0使时钟端CL为l，因此锁存器清零，四个发光二极管均不亮：同时G1门输出为0，蜂鸣器不发声。图10-2 四路抢答器原理图当有人抢答时，例如按钮S1被按下，锁存器的D1输入端为1，对应的输出端Ql由0变为1，经CC4049反相后驱动对应的发光二极管发光；同时Q1’由1变为0，使G1门输出为1，蜂鸣器因此而发声，表示S1对应的选手优先抢答成功。G1门输出的高电平经过G2门后使CC4042的时钟端CL由1变0（此时主持人的按钮S4已经断开），从而使其由接收状态转为锁存状态，禁止后抢答者的信号存入锁存器，因此即使其他选手再按下所对应的按钮也不起作用。 2.触摸按钮图10-3是两种自制的触摸按钮的原理图。触摸开关是两块距离约为1mm彼

8路数字抢答器设计说明

简易8路数显抢答器：简单实用的八路数显抢答器，主要包括抢答、编码、优先锁存、数显、复位及音频振荡等电路。元器件主要包括 CD4511.N E555、IN 4148、三极管（901 4）、LED 共阴极数码管、扬声器、小型按钮开关及电阻电容等。说明：抢答数显电路： J1～J8八个按钮开关组成抢答键。D1～D12十二个二极管组成编码器，将抢答键按对应的BCD 码进行编码，并将所得的高电平加在CD4511所对应的输入端。CD4511是一块含BCD —七段锁存/译码/驱动电路于一体的集成电路。CD4511的 1、2、 6、7脚为BCD 码输入端，9～15脚为显示输出端。3脚为测试端（LT），当L T 为“0 ”时，输出全为“1 ”。4脚为消隐端（B I ），当B I 为“0 ”时，输出全为“0 ”，因此此时可以清除锁存器内的数值，即可使用为复位端。5脚为锁存允许端（L E ），当L E 端由“0 ”→“1 ”时，a 、b 、c 、d 、e 、f 、g 七个输出端保持在LE 为“0”时所加BCD 码对应的数码显示状态。 16、8脚分别接电源正负极。由CD4511的引脚图可知， 6、2、 1、7脚分别代表BCD 码的 8、4、

2、1位。按下对应的键，即可得到 0001、0010、 0011、0100、 01、0110、 0111、1000八个一系列的BCD 码。高电平加在CD4511对应的输入端上，便可以由其内部电路译码为十进制数在数码管上显示出来。优先锁存电路由两个二极管（ D13、D14）、一个三极管（VT）、两个电阻及CD4511的锁存允许端（LE）完成。在初始状态或复位后的状态时，CD4511输入端都与一个电阻（10K）串联接地，所以此时BCD码输入端为“00”，则CD4511输出端a、b、c、d、e、f 均为高电平，g 为低电平，且数码显示为“0”。而当d 为高电平，三极管（VT）导通及g 为低电平时， D13、D14的正极均为低电平，使CD4511的LE 端为低电平“0”，可见，此时没有锁存即允许BCD码输入。而当任一抢答键按下时，由数码显示可知，CD4511输出端d 输出为低电平或输出端g输出为高电平，两个状态必有一个存在或着都存在。迫使CD4511的LE端，由“0”→“1”，即将首先输入的BCD 码显示的数字锁存并保持。此刻，其它按键编码就无法输入，从而达到了抢答的目的。音频振荡电路为NE555组成的多谐振荡器推动扬声器发出讯响声。四只二极管（IN4148）组成二极管或门电路分别接CD4511的 1、2、 6、7引脚，为NE555提供电源+Ucc，即任何抢答键按下时，扬声器都能发出报警声。元器件清单序号910元件名称电阻电阻

四路智力竞赛抢答器设计

吉林建筑大学电气与电子信息工程学院数字电子技术课程设计报告设计题目：四路竞赛抢答电路专业班级：信工131班学生姓名：学号：指导老师：设计时间：教师评语：成绩：评阅老师日期

前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非抢答器的设计与制作智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。常广泛。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。

目录前言 (4) 一 . 课程设计目的 (5) 二 . 课程设计题目与内容 (5) 三 . 系统设计方案 (7) 四 . 电路工作原理 (8) 五 . 单元电路设计参数计算及元器件选择 (11) 六 . 完整电路图 (16) 七 .需要的元器件清单： (17) 八 . 总结与体会 (18) 九 . 参考文献 (20)

一、课程设计目的：数字电子技术课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电子技术的基本知识，独立设计比较复杂的数字电路的能力。通过数字电路课程设计使学生做到： 1、综合运用电子设计课程中所学到的理论知识，独立完成一个设计课题。 2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、了解常用电子器件的类型和特性，并掌握合理选用的原则。 4、学会电子电路的安装与调试技能，掌握电子电路的测试方法。掌握常用电子仪器的使用方法。 5、学会撰写课程设计总结报告。

8路数字抢答器课程设计报告

学号：课程设计题目八路数字抢答器学院信息工程学院专业通信工程班级姓名指导教师 2010年 7月 9日

课程设计任务书题目：八路数字抢答器起始条件：要求对数字电路里555电路的运用有所了解，同时熟悉计数电路和译码电路的运用，还要能够运用Multisim软件进行电路的仿真。要求完成的主要任务: 1．运用数字电路设计一个能够满足特定要求的八路抢答器 2．绘制电路原理图并进行仿真，要求在报告中画出正确的波形。3．按照所画的原理图，在仿真的基础上焊接实物并进行调试。时间安排：编号任务时间 1 查资料、原理图设计3天 2 仿真电路并修改 3天 3 实物焊接与调试5天 4 报告撰写 2天 5 答辩1天指导教师签名：年月日系主任（或责任教师）签名：年月日

目录课程设计任务书 (2) 摘要 (4) Abstract (5) 一、实验目的 (6) 二、设计要求与内容 (6) 三、设计及原理 (7) 3.1 总体方案设计 (7) 3.1.1 设计思路 (7) 3.1.2 总电路框图 (7) 3.2 各模块设计方案及原理说明 (8) 3.2.1 抢答电路 (8) 3.2.2 倒计时电路 (12) 四、电路仿真 (13) 4.1 抢答电路 (13) 4.2 倒计时电路 (15) 五、实验结果及分析 (17) 六、收获、体会和建议 (19) 附录 (21) 1.总电路图 (21) 2. 元件引脚图 (22) 3.元器件清单 (24) 主要参考文献 (25)

摘要抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。关键词: 电子设计自动化；数字电子技术；抢答器；仿真

路智力竞赛抢答器设计实验报告

数字电子技术课程设计题目:八路智力竞赛抢答器设计姓名: 专业:电子科学与技术班级: 122班

学号: 指导教师: 20 年月日安徽科技学院理学院

八路智力竞赛抢答器课程设计绝度详细

电子技术课程设计八路智力抢

答器院系: 电气工程与自动化: 班级: 姓名: 学号指导老师： 21 / 1 目录一引言 (1) 1.1 设计要求 (1) 1.2 功能要求 (2) 1.3 整体概要 (2) 二方案设计与论证 (3) 2.1 方案一 (3) (3) 2.2 方案二三系统分析与设计 (4) 3.1 抢答器电路设计与相关元器 (4) 3.2 定时电路设计与相关元件 (6) 3.3 报警电路设计与相关元器件 (8) 3.4 时序电路与相关元器件 (8) 3.5 智力抢答器电路原理图 (9) 3.6 元器件清单 (10) 四电路仿真 (11) 五实物制作 (13) 六元器件清单 (16) 七设计总结体会 (17) 八参考文献 (18)

21 / 2 一引言智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。 1.1、设计要求（1）设计一个智力抢答器,可同时供8名选手或8个代表队参加比赛.他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S、S、S、S、S、S、S、S。67135024（2）节目主持人设置一个控制开关,用来控制系统的复位和抢答开始. （3）抢答器具有数据锁存和显示功能.抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时扬声器发出声音提示.此外封锁输入电路,禁止其它选手抢答.优先抢答的选手的编号一直保持到主持人将系统复位为止. 1.2、功能要求（1）抢答器具有定时抢答功能.且一次抢答的时间可由主持人设定.当节目主持人启动”开始”键后,要求定时器立即开始减计时,并用显示器显示,同时扬声器发出短暂的声响,声响持续时间0.5S 左右. （2）参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统消零为止. （3）如果定时抢答器时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器显示00. 1.3、整体概述（1）数字抢答器由主体电路与扩张电路组成.优先编码电路,锁存器,译码电路将参赛队的输入信号在显示器上输出:用控制电路和主持人的开关启动报警电路,以上两部分21 / 3 组成主体电路.通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路.经过布线,焊接,调试等工作后数字抢答器成型.