DDS芯片AD9850的工作原理及其与单片机的接口
ＤＤｓ芯片ＡＤ９８５０的工作原理及其与单片机的接口
一ｓｑ一
●电路与设计
ＤＤＳ芯片ＡＤ９８５０的工作原理及其与单片机的接口
ｒ
武汉空军雷达学院石雄杨加功彭世蕤
ＰｒｉⅡｃｉｐｌｅ０ｆＤＤＳＣｈｉｐＡＤ９８５０ａｎｄｌｔｓＩｎｔｅｒｆａｃｅｗｉｔｈ
ＭＣＵ
ＳｈｉＸｉｏＩｌｇ
ＹａｎｇＪｉａｇｏｎｇ
ＰｅｎｇＳｈｉｎｌｉ
摘要：介绍了美国ＡＤ公司采用先进的直接数字频率合成（ＤＤｓ）技术推出的高集成度频率合成嚣ＡＤ９８５０的工作原理、主要特点及其与ＭｃＳ５１单片机的接口，并给出了接口电路图和部分泺程序。
关键词：直接数字频率合成（ＤＤｓ）；控制字；控制时序；接ｏ；ＡＤ９８５０
分类号：ＴＮ７４２．１
献标识码：Ｂ
文章编号：１００６—６９７７（２００１）０５—００５３—０３
１
ＡＤ９８５０简介
随着数字技术的飞速发展，用数字控制方法从
一个参考频率源产生多种频率的技术，即直接数字频率合成（ＤＤＳ）技术异军突起。美国ＡＤ公司推出的高集成度频率合成器ＡＤ９８５０便是采用ＤＤＳ技术的典型产品之一。
ＡＤ９８５０采用先进的ＣＭｏｓ工艺，其功耗在３．３Ｖ供电时仅为１５５ｒｎＷ，扩展工业级温度范围为一４０～８０℃，采用２８脚ＳＳＯＰ表面封装形式。ＡＤ９８５０的引脚排列如图１所示，图２为其组成框
图。图２中层虚线内是一个完整的可编程加ｓ系
统，外层虚线内包含了ＡＤ９８５０的主要组成部分。
ＡＤ９８５０内古可编程ＤＩ）Ｓ系统和高速比较器，能实现全数字编程控制的频率合成。可编程ＤＤＳ系统的核心是相位累加器。它由一个加法器和一个Ｎ位相位寄存器组成，Ｎ一般为２４～３２。每来一个外部参考时钟。相位寄存器便以步长Ｍ递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中０‘～３６０‘范围的一个相位点。查询表把输人地址的相位信息映射成正弦波幅度信号。然后驱动ＤＡＣ以输出模拟
ＡＤ９８５０采用３２位的相位累加器将信号截断成１４位输入到正弦查询表，查询表的输出再被截断成１０位后输入到ＤＡｃ，ＤＡＣ再输出两个互补的电流。ＤＡＣ满量程输出电流通过一个外接电阻Ｉｂ，
调节，调节关系为ｋＴ＝３２（１．２４８Ｖ／ＲＳＥＴ），Ｒ∞
的典型值是３．９ｋｎ。将ｎＡｃ的输出经低通滤波后接到ＡＤ９８５０内部的高速比较器上即可直接输出一个抖动很小的方渡。其系统功能如图３所示。
ＡＤ９８５０在接上精密时钟源和写入频率相位控
Ｄ４Ｄ５Ｄ６
Ｄ７惦Ｂ／串行模式ＤＧ盼Ｄｖ肋
ＲＢＳＥＴ１０ＵＴｌＯＵＴＢ＾ＧＮＤ
＾ｖ呻
Ⅱ＾ｃＢＬ（１ｌｃ）
ＶＩＩ『Ｐ
ＶＩ唧
辜粼羹至＿｜差霎兰ｌｉ匡Ｅ藿塞耋苫毒至墨玉主瓣
后返回到初始状态一次，相应地正弦查询表：：憋Ｈ擞ｋ；；；；ｉ——］
Ｔ：?．羊．方最
每经过一个循环也回到初始位置，从而使整－：瞄Ｉ高鬲。。ｆ２３ｒ：丽ｌ…墨。置ｌ：叵葡爵÷曼坠
个ＤＩ）Ｓ系统输出一个正弦渡。输出的正弦波：：幽ｌ丝塑圭ｒ．１ｉｒ—Ｉ童查墨ｒ－Ｊ一：：鼹瓤’ｂ＝Ｔｄ，Ｍ．冁率ｔｏｕｔ＝Ｍｉｃ，曹．
’ｏ？？？？ｆｆ？？？ｆ：：：：？？ｆｆｆ』ｆｆｆ：：＾…。。
Ｔｃ、ｆｃ分别为外部参考时钟的周期和频率。
图２
删８５０的组成框图
３２ｌＯＤＤＫＤＮＤ
Ｄ＂ＴＢ
一５４一《国外电子元器件）２００１年第５期２００１年５月
额率．相位和控倒数据输入
图３ＡＤ９８５０的系统功能框图
制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在１２５ＭＨｚ的时钟下，３２位的频率控制字可使ＡＤ９８５０的输出频率分辨率达Ｏ，０２９１Ｈｚ；并具有５位相位控制位，而且允许相位按增量１８０。、９０‘、４５。、２２．５。、儿．２５‘或这些值的组合进行调整。
２ＡＤ９８５０的控制宇与控制时序ＡＤ９８５０有４０位控制字，３２位用于频率控制，５位用于相位控制，１位用于电源休眠（Ｐｂｗｅｒｄｏｗｎ）控制，２位用于选择工作方式。这４０位控制字可通过并行方式或申行方式输入到ＡＤ９８５０，图４是控制字并行输入的控制时序图，在并行装人方式中，通过８位总线ＤＯ…Ｄ７将可数据输入到寄存器，在重复５次之后再在ＨＱ—ｕＤ上升沿把４０位数据从输入寄存器装入到频率／相位数据寄存器（更新ＤＤＳ输出频率和相位），同时把地址指针复位到第一个输入寄存器。接着在ｗ—ＣＬＫ的上升沿装入８位数据，并把指针指向下一个输入寄存器，连续５个ｗ—ＣＬＫ上升沿后，Ｗ—ｃＬＫ的边沿就不再起作用，直到复位信号或ＦＵ—ＵＤ上升沿把地址指针复
帅二压砸Ⅲ强［３四［
Ｆ０ＵＤ
ＶＣＬＥ
图５控制字串行输入的时序图
位到第一个寄存器。在串行输入方式，ｗ—ＣＬＫ上升沿把２５引脚的一位数据串行移入，当移动４０位后，用一个ＦＱ．ＵＤ脉冲即可更新输出频率和相位。图５是相应的控制字串行输入的控制时序图。
ＡＤ９８５０的复位（ＲＥｓＥＴ）信号为高电平有效，且脉冲宽度不小于５个参考时钟周期。ＡＤ９８５０的参考时钟频率一般远高于单片机的时钟频率，因此ＡＤ９８５０的复位（ＲＥＳＥＴ）端可与单片机的复位端直接相连。
值得一提的是：用于选择工作方式的两个控制位，无论并行还是串行最好都写成００，并行时的１０、０１和串行时的１０、０１、“都是工厂测试用的保留控制字，不慎使用可能导致难以预料的后果。
３单片机与ＡＤ９８５０的接口
ＡＤ９８５０有两种与微机并行打印口相连的评估版，并配有Ｗｉｎｄｏｗｓ下运行的软件，可以作为应用参考，但运用单片机实现对ＤＤＳ的控制与微机实现的控制相比，具有编程控制简便、接口简单、成本低，容易实现系统的小型化等优点，因此普遍采用ＭＣｓ５１单片机作为控制核心来向ＡＤ９８５０发送控制字。
单片机与ＡＤ９８５０的接口既可采用并行方式，也可采用申行方式，但为了充分发挥芯片的高速性能，应在单片机资源允许的情况下尽可能选择并行方式，本文重点介绍其并行方式的接口。
３．１Ｉ／ｏ方式并行接口
图４控伽字并行输入的时序圈
Ｉ／ｏ方式的并行接口电路比较简单，但占用单片机资源相对较多，图６是Ｉ／Ｏ方式并行接口的电路图，ＡＤ９８５０的数据线ＤＯ～Ｅ１７与Ｐ１口相连，ＦＱ－ＵＤ和ｗ—ｃＬＫ分别与Ｐ３．０（１０引脚）和Ｐ３．１（１１引脚）相连，所有的时序关系均可通过软件控制实现。
将ＤＤＳ控制字从高至低存放于
毗
＿叼｜耋咖
ＤＤｓ芯片ＡＤ９８５０的工作原理及其与单片机的接口
一５５一
＼Ｄ０１卫一＼Ｄ１２Ｐ１ＯＰ００＼Ｄ２３Ｐ１１Ｐ０１韭一
Ｄ３
Ｄ４２８
Ｄ４Ｄ２Ｄ５２７
Ｄ５＼Ｄ３４Ｐｌ２Ｐ２矿匿Ｕｏ
４
Ｄ１Ｄ６２６
ｎ６＼Ｄ４５Ｐ１３Ｐ３＼Ｄ５６Ｐ１４Ｐ“
＼Ｄ６７Ｐ１５
Ｐ５
２５
ＤＺ
＼Ｄ７
Ｒ
Ｐ１６Ｐ６Ｄ０
Ｄ７２ｄ
枣
Ｐ１７Ｐ７３２
‘
ＤＧＮＤ
ＤＧＮＤ２３
１ＮＴｌＰ０争
ｊ
ＤＶＤＤ
ＤＶＤＤＩＮＴ０Ｐ
１
２２Ｒ班
Ｗ＿ｃＵ
ＲＥＳＥＴ２１１４
ＴｌＰ２２２４８
Ｆｏ－ＵＤ
１０ＵＴ２０
可Ｔ０
Ｐ２３ｎ
ＣＬＫＩＨ１０ＵＴＢ
１９
可Ｂ＾／ｖＰ
Ｐ２４２５可ＸｌＰ２５２６。ＥＳＥＴ丁
Ｘ２Ｐ２６２７＾ＧＮＤ
＾ＧＮＤ
１８
－圣
ＲＥＳＥＴＰ２７２８
＾ＶＤＤ＾ＶＤＤ
１７
ＲＤ
ＴＸＤｊＬ
ＲｓＢｔＤ＾ＣＢＬ】６
吼
ＬｘＤ
ｊＬ１３００ＵＴＢＶＩＮＰ１５
＾ＬＥ，Ｐ
卫１４
００ＵＴ
ＶＩＮＮ
＿一
ＰＲＢＨ
越
图６Ｉ／ｏ方式并行接口电路图
３０Ｈ至３４Ｈ中，发送控制字的程序清单如下：
Ｍ（ⅣＲ０．＃０５Ｈ
ＭｏＶ
Ｒ１．＃３０Ｈ
ＤＤ：ＭＯＶ
Ｐ１．＠Ｒ１
ＳＥＴＢＰ３．１ＣＬＲＰ３．１ＩＮＣ
Ｒ１
Ｉ）ＪＮＺ
Ｒ０，ＤＤＳＥＴＢＰ３．０ＣＬＲＰ３．０
ＥＮＤ
在程序中，每将一字节的数据送到Ｐｌ口后，必须将Ｐ３．１（ｗ—ｃＬＫ）置高。在其上升沿，ＡＤ９８５０接收与Ｐ１口相连的数据线上的数据，然后将Ｐ３．１置
ＰＬＯ
低，并准备下一字节的发送，连续发送５个字节后，
须将Ｐ３．０（ＦＱ－ＵＤ）再次置高，以使ＡＤ９８５０根据
刚输入的控制字更改频率和相位输出，随后再置Ｐ３．Ｏ为低，准备下一组发送。单片机的Ｐ３．Ｏ、Ｐ３．１引脚为串行口，当被占用时，ｗ—ＣＬＫ和ＦＱ—ｕＤ引脚也可与其它Ｉ／Ｏ脚相连，这时需要修改相应的发送程序。
３．２总线方式并行接口
总线方式并行接口占用的单片机资源较少，在这种方式下，ＡＤ９８５０仅作为一扩展芯片而占用外部ＲＡＭ的一段地址，必要时也可以只占用一个地址。图７是总线方式并行接口的电路原理图。同样将ＤＤｓ控制字从高至低存放于３０Ｈ至３４Ｈ中，发送控制字的程序清单如下：
ＭＯＶ
Ｒ０．＃０５Ｈ
Ｍ０ⅣＲ１。＃３０ＨＭｏＶＤＰＴＲ．＃０７００Ｈ
ＤＤ：ＭＯｖ
Ａ，＠Ｒ１
Ｍ０呱
＠ＤＰＴＲ，Ａ
ＩＮＣ
Ｒ１ＤＪＮＺＲ０，ＤＤ
Ｍ０ⅣＸ
Ａ。＠ＤＰＴＲ
ＥＮＤ
ＡＤ９８５０的Ｗ—ＣＬＫ和ＦＱ—ＵＤ信号都是上升
沿有效，用Ｍ０慨＠ＤＩｙｒＲ，Ａ指令向ＡＤ９８５０传
送控制字时，由７４Ｆ１３８将高八位地址的低三位译码。其输出经反相并与反相后的信号相与得到一上升沿送至ＡＤ９８５０的ｗ．ＣＬＫ脚，此时已送到总线
７４Ｆ０４慨
鼎
Ｔ０Ｙ１Ｙ２Ｙ３Ｙ４Ｙ５Ｙ６Ｙ７
Ｉ
７４Ｆ０４
ＤＤｓ—
ｏ冰３
孽
ｊ７４Ｆ０４８
图７
总线方式并行方式接口的电路原理图
－一ＣＬ【
ＦｏＩＩＤ
ＣＬ【ＩＮ＾ＧＮＤ
“ＤＤ
ＲｓＢＴ００Ｕ丁Ｂ
ＯｏＵＴ
Ｄ４Ｄ５
錾黜箫勰黜潲
咖眦㈣㈣Ⅲ蚴
盯忡一删眦Ⅲ眦一一～一船一帅一删
万方数据
基于FPGA的DDS设计
一、实验名称：基于F P G A的D D S信号源设计 二、技术规范： 1.实验目标： 设计一个直接数字频率合成(DDS，Direct Digital Synthesis)，DDS是一种新型的频率合成技术。DDS 技术是一种把一系列数字形式的信号通过DAC 转换成模拟信号的合成技术。 DDS 技术具有频率切换时间短，频率分辨率高，频率稳定度高，输出信号的频率和相位可以快速切换，输出相位可连续，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数字控制。它在相对带宽、频率转换时间、相位连续性、高分辨率以及集成化等一系列性能指标方面远远超过了传统频率合成技术。 因此在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字频率合成器的应用越来越广泛。 2.实现功能： 本实验最后将设计出一个具有频率控制和相位移控制功能的DDS。 3.引脚： 本实验有三个输入端口，8位的频率控制字端口，分别接8个开关按键，8位的相位控制字端口，分别接另外的8个开关按键，系统时钟输入端口；一个8位输出端口，接D/A的输入端口。FPGA板上的时钟频率为50MHz，本实验将其10分频后得到5MHz再使用。 三．总体设计方案； 原理： 实验采用目前使用最广泛的一种DDS 方式是利用高速存储器作查找表，然后通过高速DAC 输出已经用数字形式存储的波形。 图1：DDS 系统的基本原理图 图1中虚方框部分是DDS 的核心单元，它可以采用CPLD/FPGA 来实现。图中的相位累加器由Ｎ位全加器和Ｎ位累加寄存器级联而成，可对频率控制字的二进制码进行累加运算，是典型的反馈电路。 频率控制字M和相位控制字分别控制DDS 输出正(余)弦波的频率和相位。每来一个时钟脉冲，相位寄存器以步长M递增。相位寄存器的输出与相位控制字相加，其结果作为正(余)弦查找表的地址。正(余)弦查找表的数据存放在ROM中，内部存有一个周期的正弦波信号的数字幅度信息，每个查找表的地址对应于正弦波中0°～360°范围内的一个相位点。查找表把输入的址信息映射成正(余)弦波的数字幅度信号，同时输出到数模转换器DAC 的输入端，DAC输出的模拟信号经过低通滤波器(LPF)，可得到一个频谱纯净的正(余)弦波。 DDS 具体工作过程如下：每来一个时钟脉冲clk，N 位全加器将频率控制数据M 与累加寄存器输出的累加相位数据N 相加，把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将上一时钟周期作用后所产生的新的数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据M 相加；另一方
DDS基本原理及技术指南
DDS基本原理及技术指南 2012年03月20日12:03 eechina 分享 关键词：DDS , 频率合成 随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。其基本架构如图1所示。该简化模型采用一个稳定时钟来驱动存储正弦波(或其它任意波形)一个或多个整数周期的可编程只读存储器(PROM)。随着地址计数器逐步执行每个存储器位置，每个位置相应的信号数字幅度会驱动DAC，进而产生模拟输出信号。最终模拟输出信号的频谱纯度主要取决于DAC。相位噪声主要来自参考时钟。 DDS是一种采样数据系统，因此必须考虑所有与采样相关的问题，包括量化噪声、混叠、滤波等。例如，DAC 输出频率的高阶谐波会折回奈奎斯特带宽，因而不可滤波，而基于PLL的合成器的高阶谐波则可以滤波。此外，还有其它几种因素需要考虑，稍后将会讨论。 图1：直接数字频率合成系统的基本原理 这种简单DDS系统的基本问题在于，最终输出频率只能通过改变参考时钟频率或对PROM重新编程来实现，非常不灵活。实际DDS系统采用更加灵活有效的方式来实现这一功能，即采用名为数控振荡器(NCO)的数字硬件。图2所示为该系统的框图。
图2：灵活的DDS系统 系统的核心是相位累加器，其内容会在每个时钟周期更新。相位累加器每次更新时，存储在△相位寄存器中的数字字M就会累加至相位寄存器中的数字。假设△相位寄存器中的数字为00...01，相位累加器中的初始内容为00...00。相位累加器每个时钟周期都会按00...01更新。如果累加器为32位宽，则在相位累加器返回至00...00前需要232(超过40亿)个时钟周期，周期会不断重复。 相位累加器的截断输出用作正弦(或余弦)查找表的地址。查找表中的每个地址均对应正弦波的从0°到360°的一个相位点。查找表包括一个完整正弦波周期的相应数字幅度信息。(实际上，只需要90°的数据，因为两个MSB中包含了正交数据)。因此，查找表可将相位累加器的相位信息映射至数字幅度字，进而驱动DAC。图3用图形化的“相位轮”显示了这一情况。 考虑n = 32，M = 1的情况。相位累加器会逐步执行232个可能的输出中的每一个，直至溢出并重新开始。相应的输出正弦波频率等于输入时钟频率232分频。若M=2，相位累加器寄存器就会以两倍的速度“滚动”计算，输出频率也会增加一倍。以上内容可总结如下： 图3：数字相位轮
单片机原理及应用第三版(张毅刚)1-6章全
第1章思考题及习题1参考答案 一、填空 1. 除了单片机这一名称之外，单片机还可称为或。答：微控制器，嵌入式 控制器. 2.单片机与普通微型计算机的不同之处在于其将、、和三部分，通 过内部连接在一起，集成于一块芯片上。答：CPU、存储器、I/O口、总线 3. AT89S52单片机工作频率上限为 MHz。答：33 MHz。 4. 专用单片机已使系统结构最简化、软硬件资源利用最优化，从而大大降低和提 高。答：成本，可靠性。 二、单选 1. 单片机内部数据之所以用二进制形式表示，主要是 A．为了编程方便B．受器件的物理性能限制 C．为了通用性D．为了提高运算速度 答：B 2. 在家用电器中使用单片机应属于微计算机的。 A．辅助设计应用B．测量、控制应用 C．数值计算应用D．数据处理应用 答： B 3. 下面的哪一项应用，不属于单片机的应用范围。 A．工业控制 B．家用电器的控制 C．数据库管理 D．汽车电子设备 答：C 三、判断对错 1. STC系列单片机是8051内核的单片机。对 2. AT89S52与AT89S51相比，片内多出了4KB的Flash程序存储器、128B的RAM、1个中断 源、1个定时器（且具有捕捉功能）。对 3. 单片机是一种CPU。错 4. AT89S52单片机是微处理器。错
5. AT89C52片内的Flash程序存储器可在线写入，而AT89S52则不能。错 6. 为AT89C51单片机设计的应用系统板，可将芯片AT89C51直接用芯片AT89S51替换。对 7. 为AT89S51单片机设计的应用系统板，可将芯片AT89S51直接用芯片AT89S52替换。对 8. 单片机的功能侧重于测量和控制，而复杂的数字信号处理运算及高速的测控功能则是DSP 的长处。对 四、简答 1. 微处理器、微计算机、微处理机、CPU、单片机、嵌入式处理器它们之间有何区别？ 答：微处理器、微处理机和CPU它们都是中央处理器的不同称谓，微处理器芯片本身不是计算机。而微计算机、单片机它们都是一个完整的计算机系统，单片机是集成在一个芯片上的用于测控目的的单片微计算机。 2. AT89S51单片机相当于MCS-51系列单片机中的哪一型号的产品？“S”的含义是什么？ 答：相当于MCS-51系列中的87C51，只不过是AT89S51芯片内的4K字节Flash存储器取代了87C51片内的4K字节的EPROM。 3. 单片机可分为商用、工业用、汽车用以及军用产品，它们的使用温度范围各为多少？ 答：商用：温度范围为0～+70℃；工业用：温度范围为-40～+85℃；汽车用：温度范围为-40～+125℃；军用：温度范围为-55～+150℃。 4. 解释什么是单片机的在系统编程（ISP）与在线应用编程（IAP）。 答：单片机的在系统编程ISP（In System Program），也称在线编程，只需一条与PC机USB口或串口相连的ISP下载线，就可把仿真调试通过的程序代码从PC机在线写入单片机的Flash存储器内，省去了编程器。在线应用编程（IAP）就是可将单片机的闪存内的应用程序在线修改升级。 5. 什么是“嵌入式系统”? 系统中嵌入了单片机作为控制器，是否可称其为“嵌入式系统”? 答：广义上讲，凡是系统中嵌入了“嵌入式处理器”，如单片机、DSP、嵌入式微处理器，都称其为“嵌入式系统”。但多数人把“嵌入”嵌入式微处理器的系统，称为“嵌入式系统”。目前“嵌入式系统”还没有一个严格和权威的定义。目前人们所说的“嵌入式系统”，多指后者。 6. 嵌入式处理器家族中的单片机、DSP、嵌入式微处理器各有何特点？它们的应用领域有何 不同？ 答：单片机体积小、价格低且易于掌握和普及，很容易嵌入到各种通用目的的系统中，
DDS信号发生器电路设计
1. 信号产生部分 1.1 频率控制字输入模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity ddsinput is port(a,b,c,clk,clr:in std_logic; q1,q2,q3,q4,q5:buffer unsigned(3 downto 0)); end ddsinput; architecture a of ddsinput is signal q:std_logic_vector(2 downto 0); begin q<=c&b&a; process(cp,q,clr) begin if clr='1'then q1<="0000";q2<="0000";q3<="0000";q4<="0000";q5<="0000"; elsif clk 'event and clk='1'then
DDS信号信号发生器电路设计 case q is when"001"=>q1<=q1+1; when"010"=>q2<=q2+1; when"011"=>q3<=q3+1; when"100"=>q4<=q4+1; when"101"=>q5<=q5+1; when others=>NULL; end case; end if; end process; end a; 1.2 相位累加器模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity xiangwei is port(m:in std_logic_vector(19 downto 0); clk,clr:in std_logic; data:out std_logic_vector(23 downto 0)); end xiangwei; architecture a of xiangwei is signal q:std_logic_vector(23 downto 0); begin process(clr,clk,m,q) begin if clr='1'then q<="000000000000000000000000"; elsif (clk'event and clk='1')then q<=q+m; end if; data<=q; end process; end a;
dds工作原理
电磁无损检测中信号发生器的设计与实 现 [日期：2005-6-24] 来源：国外电子元器件作者：彭国标 [字体：大中 小] 摘要：在电磁无损检测系统中，信号频率及其稳定性对检测效果影响很大，为了解决该难题，文中给出了一种应用DDS技术设计的新型信号发生器解决方案。该信号发生器具有频率精度高、稳定性好、分辨率高的特点，有利于提高电磁无损检测的效果。 关键词：电磁无损检测；信号发生器；直接数字频率合成 电磁无损检测（如涡流）是基于电磁感应原理的无损检测技术。当载有交变电流的检测线圈靠近导体时，由于交变电流在周围空间中会产生交变磁场，因而在被测试件（导体）表面产生趋肤效应并感应出交变电流。通过优化设计可使被测试件表面电流达到均匀分布，从而使周围磁场也达到均匀，而当被测试件表面有缺陷时，电流就会发生畸变，均匀磁场随之发生变化，这样，直接或间接测量出该磁场的变化，就能检测试件的缺陷。虽然人们在电磁无损检测方面已取得了许多进展，但仍有许多不尽人意之处，其中一个重要的因素便是检测系统信号的稳定性，这一点对测量结果会产生严重的影响。因为信号发生电路是整个检测系统的信号源，它的信号频率是否稳定将对整个检测系统的工作起十分关键的作用，信号频率不稳定会给信号的后续处理带来极大的困难，甚至使电磁检测难以进行。为了解决上述问题，笔者应用ＤＤＳ技术设计了一个高稳定性信号发生器。 １ＤＤＳ的工作原理 直接数字合成（ＤＤＳ－ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ）是近几年发展起来的一种新的频率／波形合成技术。该技术具有频率分辨率高、转换速度快、信号纯度高、相位可控、输出信号无电流脉冲叠加、输出可平稳过渡且相位保持连续变化等优点。近年来在通讯、雷达、ＧＰＳ、蜂窝基站、图像处理及ＨＤＴＶ等领域得到了广泛应用。
单片机原理及应用总结
单片机原理及应用 第一章绪论 1.什么叫单片机？其主要特点有哪些？ 在一片集成电路芯片上集成微处理器、存储器、I/O接口电路，从而构成了单芯片微型计算机，即单片机。 特点：控制性能和可靠性高、体积小、价格低、易于产品化、具有良好的性价比。 第二章80C51的结构和原理 1.80C51的基本结构 a.CPU系统 ●8位CPU，含布尔处理器； ●时钟电路； ●总线控制逻辑。 b.存储器系统 ●4K字节的程序存储器 （ROM/EPROM/FLASH，可外扩至 64KB）； ●128字节的数据存储器（RAM，可 外扩至64KB）； ●特殊功能寄存器SFR。 c.I/O口和其他功能单元 ●4个并行I/O口； ●2个16位定时/计数器； ●1个全双工异步串行口； ●中断系统（5个中断源，2个优先 级） 2.80C51的应用模式 a.总线型单片机应用模式 ◆总线型应用的“三总线”模式； ◆非总线型应用的“多I/O”模式 3.80C51单片机的封装和引脚 a.总线型DIP40引脚封装 ●RST/V PO：复位信号输入引脚/备用 电源输入引脚； ●ALE/PROG：地址锁存允许信号输 出引脚/编程脉冲输入引脚； ●EA/V PP：内外存储器选择引脚/片 内EPROM编程电压输入引脚； ●PSEN：外部程序存储器选通信号
输出引脚 b.非总线型DIP20封装的引脚 ●RST：复位信号输入引脚 4.80C51的片内存储器 增强型单片机片内数据存储器为256字节，地址范围是00H~FFH。低128字节的配情况与基本型单片机相同。高128字节一般为RAM，仅能采用寄存器间接寻址方式询问。注意：与该地址范围重叠的特殊功能寄存器SFR 空间采用直接寻址方式询问。 5.80C51的时钟信号 晶振周期为最小的时序单位。一个时钟周期包含2个晶振周期。晶振信号12分频后形成机器周期。即一个机器周期包含12个晶振周期或6个时钟周期。 6.80C51单片机的复位 定义：复位是使单片机或系统中的其他部件处于某种确定的初始状态。a.复位电路 两种形式：一种是上电复位；另一种是上电与按键均有效的复位。 b.单片机复位后的状态 单片机的复位操作使单片机进入初始化状态。初始化后，程序计数器 PC=0000H，所以程序从0000H地址单元开始执行。 特殊功能寄存器复位后的状态是确定的。P0~P3为FFH，SP为07H，SBUF 不定，IP、IE和PCON的有效位为0，其余的特殊功能寄存器的状态为00H.相应的意义为： ●P0~P3=FFH，相当于各口锁存器已 写入1，此时不但可用于输出，也 可以用于输入； ●SP=07H，堆栈指针指向片内RAM 的07单元； ●IP、IE和PCON的有效位为0，各 中断源处于低优先级且均被关断、 串行通讯的波特率不加倍； ●PSW=00H，当前工作寄存器为0 组。 7.80C51的存储器组织
DDS信号发生器原理
2 基本原理 2.1 直接数字频率合成器 直接数字合成（Direct Digital Synthesis，简称DDS）技术是从相位概念出发，直接对参考正弦信号进行抽样，得到不同的相位，通过数字计算技术产生对应的电压幅度，最后滤波平滑输出所需频率。 2.1.1 DDS工作原理 下面，通过从相位出发的正弦函数产生描述DDS的概念。 图1表示了半径R为1的单位圆，半径R绕圆心旋转与X轴的正方向形成夹角θ(t)，即相位角。 图1 单位圆表示正弦函数S= R sinθ(t) DDS的原理框图如图2所示。图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW）所决定的相位增量M累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中[9]。 图2 DDS原理框图
DDS的数学模型可归结为：在每一个时钟周期T c 内，频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值，以二进制代码的形式去查询正弦函数表ROM，将相位信息转变成相应的数字量化正弦幅度值，ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。 由于ROM表的规模有限，相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。 2.1.2 DDS的结构 DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器（LPF），其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为： ⑴确定频率控制字M； ⑵在时钟脉冲f c 的控制下，该频率控制字累加至相位累加器生成实时数字相位值； ⑶将相位值寻址ROM转换成正弦表中相应的数字幅码。 模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。 ㈠相位累加器 相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。 若当前相位累加器的值为Σ n ，经过一个时钟周期后变为Σ 1+ n ，则满足 Σ 1+ n =Σ n +M Σ n 为一等差数列，不难得出：Σ n =nM+Σ 其中Σ 为相位累加器的初始相位值。 ㈡正弦查询表（ROM） DDS查询表所存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高m位对其进行寻址，最后的输出为该相位相对应的二进制正弦幅值序列。 ㈢数模转换器（DAC） 数模转换器的作用是将数字形式的波形幅值转换成所要求合成频率的模拟形式
详细设计方案_DDS
DDS详细设计方案 1.DDS简介： DDS同DSP（数字信号处理）一样，是一项关键的数字化技术。DDS 是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。 一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 2.DDS规格： Xxx 3.实现原理 DDS的核心部分是相位累加器，相位累加器有一个累加器和相位寄存器组成，它的作用是再基准时钟源的作用下进行线性累加，当产生溢出时便完成一个周期，即DDS的一个频率周期。其中频率字的位宽为K位，作为累加器的一个输入，累加器的另一个输入端位宽为N位（N>K），每来一个时钟，频率字与累加器的另一个输入相加的结果存入相位寄存器，再反馈给累加器，这相当于每来一个时钟，相位寄存器的输出就累加一次，累加的时间间隔为频率字的时间，输入加法器的位宽为（N-K）位，它与同样宽度的相位控制字相加形成新的相位，并以此作为查找表的地址。每当累加器的值溢出一次，输入加法器的值就加一，相应的，作为查找表的地址就加一，而查找表的地址中保存波形的幅度值，这些离散的幅度值经DAC和PLF便课还原为模拟波形。
DDS原理及AD9851电路设计、测试
DDS原理及AD9851电路设计、测试 鼎峰电子https://www.wendangku.net/doc/bc13215536.html, 一．DDS（Direct Digital Synthesis）直接频率合成技术概况在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital Synthesis－DDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。如图2所示，通过高速DAC产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。 DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达μHz级，相位控制小于0.09°）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。这些特性使DDS在军事雷达和通信系统中应用日益广泛。 其实，以前DDS价格昂贵、功耗大（以前的功耗达Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展，DDS芯片能集成包括高速DAC器件在内的部件，其功耗降低到mW级（AD9851在3.3v 时功耗为650mW），功能增加了，价格便宜。因此，DDS也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信。
单片机基本原理测试题
精品资料 注意事项: 1. 把此试题重命名为“第 X 组X 号XXX ” 2. 所有的图要用笔画在纸上用手机拍下，再粘贴到试题上; 3. 试题中凡是提到解释原因的或者是为什么的都要详细解释，不要用一句话了事; 4. 解答时直接在问题下面解答就可以了，字体必须要用蓝色的宋体五号字；否则后果自负! 电路分析、解释 1. 电阻的作用？为什么用这么大阻值？写出 计算公式？如果指示灯换成一个① 10mm 的大 led (电流值20ma,压降2V),这个电阻需要接 多大值？写出计算公式如何算？ 答：电阻作用是限流。 因为LED 的有效电流在 3mA-20mA 之间， 压降为1.7V 。计算公式为： R= ( 5V-1.7V ) /(0.003A~0.02A),所以计算出来，限流电阻为 165欧 到1100欧之间。 R= ( 5V-2V ) /0.02A=150 欧。 2. 如果供电电压变成 12v 指示灯换成一个① 10mn t 勺大led (电流值20mA 压降2V ),这个电 阻需 要接多大值？写出计算公式？ 答：R= (12V-2V ) /0.02A=500 欧。 3、电阻电容大小的的选取及计算? 答：因为充电时间必须超过经过两个机器周 期，又T=RC 所以，对电阻电容的选取具有 参数要求。 单片机初始状态各10 口电平状态如何？ 答：高电平 单片机复位的条件？ “复位”指复位什么？ 答：RST 引脚输入高电平，而且必须超过来两 个机器周期；“复位”指单片机程序从 0000H 物理地址开始执行 复位电平要维持多长时间单片机才复位? 2 复位电路 (要求附 有电容充 电坐标 图，分别 详细解释 上电复位 和手动复 位的关键 1、 手动复位的复位过程及解释： 答：1、RST 引脚由接近于0V 经过超过两个机 器周期，变成高电平，超过时间大约为200mso 因为按键按下后，5V 电源经过1K 电阻然后经 过10K 电阻到 地，电容慢慢充电，经过两个机 器周期，电压到达 4.5V 左右，单片机实现高 电平复位。 2、 上电复位的复位过程及解释： 答：电源上电后，VCC 对电容充电，RST 引脚 由1点几伏慢慢变成将近 5V ,高电平复位。 原理图 点的电位 变化) 1 供电电路
DDS的原理及镜像频谱分析
DDS的原理及镜像频谱分析 1.目的： (1)了解DDS的原理。 (2)分析DDS的镜像频谱 2.DDS的原理 2.1.DDS的概述 直接数字式频率综合器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字对系统时钟进行分频以产生所需要的频率。DDS 有两个突出的特点，一方面，DDS工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit或者更高），频率分辨率高。 图1是DDS的内部结构图，它主要分成3部分：相位累加器(PHASE_ACCMULATOR)，相位幅度转换(AMPLITUDE/SINE_CONV.ALGORITHM)，数模转换器（D/A_CONVERTER） 图1 DDS的结构框图 2.2．DDS的组成 1、相位累加器：一个正弦波，它的幅度不是线性的，但是它的相位却是线性增加的。DDS就是 利用了这一特点来产生正弦信号。如图 2，根据DDS的频率控制字的位数N，把 360°平均分成了2N等份。假设系统时钟为Fc，输出频率为Fout。每次转动一个 角度360°/2N，则可以产生一个频率为Fc/2N的正弦波的相位递增量。那么只要 选择恰当的频率控制字M，使得Fout/Fc= M/2N,就可以得到所需要的输出频率 Fout=Fc*M /2N。
图2 相位累加器原理 2、相位幅度转换：通过相位累加器，我们已经得到了合成Fout频率所对应的相位信息，然后相 位幅度转换器把0°~360°的相位转换成相位相应的幅度值。比如当DDS选 择为2Vp-p的输出时，45°对应的幅度值为 0.707V，这个数值则以二进制的 形式被送入DAC。这个相位到幅度的转换是通过查表完成的。 3、数模转换器:的二进制数字信号被送入DAC中，并转换成为模拟信号输出。★注意★DAC 的 位数并不影响输出频率的分辨率。输出频率的分辨率是由频率控制字的位数决 定的。 3. DDS的镜像频谱分析： 我们已经知道DDS是一个分频器，在提供一个系统主频的情况下，能够输出低于系统主频，分辨率为2N的正弦波。即每一个主频周期，DAC都会输出一个点，而2N/M个点形成输出频率的一个周期。这就相当于以系统时钟的频率对输出时钟进行采样，根据奈奎斯特定律，这就是为什么输出频率要低于系统时钟的50%的原因。 下图3为DDS在300M主频，输出80M频率时的频谱。图4为AD9954(主频为400M)输出80M 频率时的频谱(无参考时钟倍频器)。
DDS设计实验报告(DOC)
DDS设计实验报告实验名称：直接数字频率合成器 指导老师：花汉兵，姜萍 姓名：陈维兵 学号：114108000808 院系：能源与动力工程学院
目录 目录 (1) 摘要 (2) 正文 一、设计内容 (3) 二、设计原理 (3) 三、设计要求 (5) 四、设计思路以及部分电路图 (6) 五、实验感想 (16) 六、参考书目 (16)
摘要 本文介绍的是数字频率合成器（DDS）的设计以及其附加功能的拓展，附加功能有双通道显示、多波形显示、输出频率测量，另外，本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路，虽然有的想法并没有实施，但是，作为一种参考也未尝不可。希望本文对读者有所帮助。 关键字：数字频率合成，附加功能，改进想法 Abstract The page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what’s more , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you. Keywords: DDS ，addition of the system ，improving thoughts
51单片机IO口工作原理
51单片机I/O口工作原理 一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下图： 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为…读锁存器?端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为…读引脚?的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输
入端），Q是输出端，Q非是反向输出端。 对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为…地址/数据?总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为…数据/地址?总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为…地址/数据?总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。 前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉
DDS电路设计
DDS 电路设计
摘要 本文介绍了DDS的原理，给出了用Altera Cyclone 1 EP1CQ240C8 FPGA芯片实现直接数字频率合成器的工作原理、设计思路、电路结 构和仿真结果以及频谱纯度分析。 关键词:直接数字频率合成(DDS);现场可编程门阵列(FPGA);相位累 加器 一、DDS原理概述 1、DDS在基本原理 框图如图所示。它主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、 低通平滑滤波器等构成。其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号 用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。 为实现全数字化的频率可调的频率合成器，本系统基于FPGA采用Verilog HDL设计而 成直接数字频率合成器（DDS）。 系统由加法器、累加寄存器、波形存储器、D/A转换器、低通滤波器构成。在FPGA 里面做到的是D/A转换器之前的部分。 图一DDS原理图
DDS 系统的核心是相位累加器，它由一个N 位累加器与N 位相位寄存器构成。时钟脉冲每触发一次，累加器便将频率控制数据与相位寄存器输出的累加相位数据相加，然后把相加后的结果送至相位寄存器的数据输入端。相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下将进行线性相位累加，当相位累加器累加满时，就会产生一次溢出，以完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，相位累加器的溢出频率就是DDS 输出的信号频率。 2、DDS 参数计算 相位寄存器每经过2N/M 个f c 时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS 系统输出一个正弦波。 输出正弦波频率： 2 N C out f f M ? = 本设计中，N=10,M 为位宽为32的频率控制字，fc=20Mhz 二、DDS 电路结构设计 1、电路描述 接口信号 名称 位宽 方向 描述 备注 freq 32 输入 输入频率字 reset 1 输入 复位 高电平异步复位 clock 1 输入 时钟 上升沿有效 sinout 8 输出 输出波形 2补码格式 2、电路结构
DDS波形发生器电路原理及功能
DDS波形发生器电路组成及功能 、DDS波形发生器电路的组成 本系统以单片机STC89C52为核心，采用了直接数字合成技术（DDS）,实现了频 率任意调节的正弦波，方波，三角波以及特定的任意信号，产生的各类波形精度高，稳定性好，采用友好的人机界面，操作方便。系统总框图如下图所示： （1）相位累加地址发生器 使用可编程逻辑器件IC4 GAL16V8编程得到累加相位码，也就是波形的地址码。这里的GAL16V8是100进制计数器，相位累加时，对应一个波形100个数据的地址。 GAL16V8拥有8个输入端和8个输出端，可以单独选择每个输出端的极性，灵活的进行输出端的组合排列、可重复编程、频带范围宽，工作频率很高。使用GAL16V8做相位累加地址发生器使得电路更加简洁，保证在高频率下的稳定工作。 （2）数据存储器 使用外部ROM数据存储器IC5 27C64，已经预先把相关波形的量化数据写入该外部ROM中。 （3）D/A模数转换电路 使用数模转换集成芯片IC6 DAC0832，DAC0832是一个8位的电流式的数模转换器，就是把波形数据转化为波形真实的模拟信号。波形信号为电流信号，因此输出端还要接运算放大器，把电流信号转换为电压信号。 （4）双极性转换电路及滤波电路 可 编 程 .M 来 信 号 信 号 報 动 输 出 DDS波形发生器系统框图
采用反相比例运算放大电路IC7 TL084 中的A，B 运放，将D/A 输出的单极性信号转 换为双极性信号。 为确保产生波形的质量，减少波形失真度，使输出波形光滑，须用低通滤波器把高频分量滤掉。在此采用自动线性跟踪Butterworth 有源滤波器，在此采用二阶有源低通滤波器，即TL084 中的 C 运放及R19，C18，R20，C10 两节低通滤波器组成。 （5）显示及控制电路 本机器需要进行人机对话，根据系统设计要求，采用独立式微动按钮S2?7输入，八只七段LED1?8数码管作为输出显示，清晰可见。使用时可以选择方波、三角波和正弦波三种波形的输出；可调节不同波形的输出频率，并实现了1Hz 的频率步进。 （6）单片机电路 单片机电路是DDS 波形发生器的核心电路，它由微处理器IC12 AT89S52 及外围电路、元器件等组成。它由P0和P1共16个端口与显示电路相连接，把各种的输出波形的相关数据送到八只七段LED i?8数码管显示。 还与可编程逻辑器件IC4 ，外部ROM 数据存储器IC5 相连接，提供可编程基准信号：使用单片机定时器产生固定频率，波形稳定，为相位累加地址发生器提供基准信号。 另外由P2.0?P2.5接键盘的6只微动按钮S2?7，作控制输出信号之用。 微处理器IC12已经按功能要求，把相关的程序写入到芯片中。 （7）电源电路 本系统中，许多集成电路，如单片机、D/A 电路、运算放大器等都需要直流电源进行供电才能工作。单片机、EEPROM等都以5V电源供电，而运算放大器需要±2V供电，因此在电源板的设计过程中，要同时获得+5V、±2V的直流电压。LM7812输出电压为 +12V，LM7912输出电压为-12V，LM7805输出电压为+5V，三者的性能都能满足 设计要求。 在具体电路中，由市电AC220V经变压器降压为双AC12V后，接入到经由二极管VD3 组成的单相全波整流电桥整流，由电容器C8?11滤波后一路电压经过三端稳压器 ?6 LM7912稳压后输出+12V，另一路电压经过三端稳压器LMC7912稳压后输出-12V电压。 ±2V电压作为模拟放大器的电源电压，电容器C12?17是滤波电容。其中+12V电压经三端稳压器LM7805 稳压后输出+5V 电压，作为AT89S51、CAL16V8、27C64、URL2803、DAC0832、74LS244等数字集成电路的电源电压。考虑到D/A转换器在进行数模转换时，需要较稳定、精度较高的参考电压，在电源板设计过程中，将LM7812输出的+12V电
ATC单片机的基本结构和工作原理
A T C单片机的基本结构 和工作原理 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】
AT89C51单片机的主要工作特性： ·内含4KB的FLASH存储器，擦写次数1000次； ·内含28字节的RAM； ·具有32根可编程I/O线； ·具有2个16位可编程定时器； ·具有6个中断源、5个中断矢量、2级优先权的中断结构； ·具有1个全双工的可编程串行通信接口； ·具有一个数据指针DPTR; ·两种低功耗工作模式，即空闲模式和掉电模式； ·具有可编程的3级程序锁定定位； AT89C51的工作电源电压为5（1±）V且典型值为5V,最高工作频率为24MHz. AT89C51各部分的组成及功能：
1.中央处理器 1.单片机的中央处理器（CPU）是单片机的核心，完成运算和操作控制，主要包括运算器和控制器两部分。 以及位操作中的位置位、位复位等。 暂存器1和暂存器2是ALU的两个输入，用于暂存参与运算的数据。ALU的输出也是两个：一个是累加器，数据经运算后，其结果又通过内部总线返回到累加器；另一个是程序状态字PSW，用于存储运算和操作结果的状态。
累加器是CPU使用最频繁的一个寄存器。ACC既是ALU处理数据的来源，又是ALU运算结果的存放单元。单片机与片外RAM或I/O扩展口进行数据交换必须通过ACC来进行。 B寄存器在乘法和除法指令中作为ALU的输入之一，另一个输入来自ACC。运算结果存于AB寄存器中。 （2）控制器 控制器是识别指令并根据指令性质协调计算机内各组成单元进行工作的部件，主要包括程序计数器PC、PC增量器、指令寄存器、指令译码器、定时及控制逻辑电路等，其功能是控制指令的读入、译码和执行，并对指令执行过程进行定时和逻辑控制。AT89C51单片机中，PC是一个16位的计数器，可对64KB程序存储器进行寻址。复位时PC的内容是0000H. (3)存储器 单片机内部的存储器分为程序存储器和数据存储器。AT89C51单片机的程序存储器采用4KB的快速擦写存储器Flash Memory,编程和擦除完全是电器实现。 （4）外围接口电路 AT89C51单片机的外围接口电路主要包括：4个可编程并行I/O 口,1个可编程串行口，2个16位的可编程定时器以及中断系统等。 AT89C51的工作原理： 1.引脚排列及功能 AT89C51的封装形式有PDIP,TQFP,PLCC等，现以PDIP为例。
基于Verilog的DDS设计与显示
硬件描述语言课程设计 题目：基于Verilog的DDS设计与显示 学院：自动化工程学院 专业：信号与信息处理 年级：2012级 姓名：黄山 2013年1 月19 日
1.设计要求 设计一个DDS 信号发生器，能够产生三角波，要求频率、相位可调。实现VGA 显示波形和参数。要求用DE2-70开发板完成。 设计要求： 一、DDS 信号发生器设计要求： (1) 频率两档可调； (2) 峰峰值两档可调； 二、VGA 波形和字符显示设计要求： (1) 用红色显示2个周期波形； (2) 在屏幕下方显示字符库。 2.设计原理及分析 一）DDS 原理（以正弦信号为例） 对于正弦信号发生器，它的输出可以用下式来描述： （１） 其中，S OUT 是指该信号发生器的输出信号波形，f OUT 指输出信号对应的频率。上式的表述对于时间t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk 进行抽样，令正弦信号的相位θ为 t f out πθ2= （２） 在一个clk 周期Tclk ，相位θ的变化量为 clk out clk out f f T f /22ππθ==? （３） 为了对θ?进行数字量化，把2π切割为2N 由此，每份clk 周期的相位增量θ?用量化值 （４） 且θ?B 为整数。 sin(2)=sin() out out S A f t A πθ=22N B θ θπ ??≈?2N out CLK f B f θ?≈ ?
（５） 显然，信号发生器的输出可描述为： （６） 其中θK-1指前一个clk 周期的相位值，同样得出 （７） 由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以 得到正弦信号的当前相位值，为用于累加的相位增量量化值θ?B 决定了信号的输出频率f OUT ，并呈现简单的线性关系。 直接数字合成器DDS 就是根据上述原理而设计的数控频率合成器，主要由相位累加器、相位调制器、正弦ROM 查找表、和DAC 构成。如图1中相位累加器、相位调制器、正弦ROM 查找表是DDS 结构中的数字部分，由于具有数控频率合成的功能，可称为NOC(Numerically Controlled Oscillators)。 BK0 BK1 BK2 BK3 BKI0 BKI1BKI2 BKI3 Q0 MULT A 幅值输入 Q 图1 DDS 信号发生器结构 二）VGA 显示原理 常见的计算机显示器有CRT （ Cathode Ray Tube ，阴极射线管）显示器和液晶显示器，本次设计针对CRT 显示。CRT 中的阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生RGB 三基色，合成一个彩色像素。用逐行扫描的方式显示图像。扫描从屏幕左上方开始，从左到右，从上到下，进行扫描。每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步， 1sin(+) k outk S A B B θθ-?=N k θπ θ B k 221 1 ?= --