数电实验2
学生实验报告
H
数电实验报告1
实验一门电路逻辑功能及测试 一、实验目的 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 74LS04 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。 （2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1） 输入输出 1 2 3 4 Y 电压(V) H H H H 0 0.11 L H H H 1 4.23 L L H H 1 4.23 L L L H 1 4.23 L L L L 1 4.23
2、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A ﹑B ﹑Y 接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2 3、逻辑电路的逻辑关系 （1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。 输入 输出 A B Y Y 电压（V ） L L L L 0 0 0 0.16 H L L L 1 0 1 4.18 H H L L 0 0 0 0.17 H H H L 0 1 1 4.18 H H H H 0 0 0 0.17 L H L H 1 1 0.17 输入 输出 A B Y L L 0 L H 1 H L 1 H H 输入 输出 A B Y Z L L 0 0 L H 1 0 H L 1 0 H H 1
数电实验报告 实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
数字电视实验1
数字电视实验1
第一次实验 模拟彩色全电视信号观测实验 一． 实验仪器 1．JH8000DTV 数字电视实验系统装置 一台 2．配置计算机 一台 3．模拟彩色电视信号发生器 一台 4．示波器 一台 二． 实验目的 观察模拟彩色电视信号发生器送出的各类彩色电视信号，并用示波器测量各类信号的特点。 三． 实验步骤 图1.3.1 1．把模拟彩色电视信号发生器的输出端口接入视频A/D,D/A 转换模块的外接端口和地线端。 2．开启JH8000DTV 数字电视实验系统装置总电源，开启视频A/D,D/A 转换模块电源开关，注意关闭DVD 电源，转换开关1按下 3．开启模拟彩色电视信号发生器的电源，变换信号发生器的图像输出选总电源 电电电
图1.3.4 （2）将示波器探头接到解码板左下方“图像输出”接口。 （3）按下DVD“暂停”按键，选定一副静止图像，分别改变基本设置的亮度、对比度、色饱和度、色调各参数值，观察监视器图像的变化和示波器波形变化 （4）选择“高级设置”按钮，分别改变高级的设置的相关参数：输入信号、电视制式、场信号模式、场信号标识以及行有效像素值，观察监视器图像的变化和示波器波形变化 （5）选择视频源为“摄像机”，（可以将摄像机对准标准电视测试卡或对准层次丰富的图象），重复上述（2）、（3）步骤 四．实验要求 1．记录不同参数值时图像的变化，并分析结果。 2．解释行有效像素值与图像水平宽度之间的对应关系 实验二亮色延时实验 一．实验仪器 1．JH8000DTV数字电视实验系统装置一台 2．配置计算机一台 3．数字存储示波器一台 4．标准电视信号发生器一台
石油大学数电实验
第一次 1. 用一片74ls00分别实现下列逻辑函数：ABC F = ABC F = B A F += B A B A F += （预习时学画出电路原理图） 2. 化简下列函数并用常用门电路实现： C B A BC A ABC ++=F J 第二次 1.用最少的门电路实现三输入变量的奇偶校验电路。当三个输入端有奇数个1时，输出为高，否则为低（预习时画出电路原理图，注明所用芯片型号） 2.用最少的门电路实现1位全加器（预习时画出电路原理图，注明所用芯片型号） 3.设A 、B 、C 、D 是4位二进制数（A 为高位），可用来表示16个十进制数。请设计一逻辑电路，使之能区分下列三种情况： （1）4X 0≤≤ （2）9X 5≤≤ （3）15X 10≤≤ （预习时画出电路原理图，注明所用芯片型号） 第三次 1.用一个3线8线译码器和最少的门电路设计一个奇偶校验电路，要求当输入的四个变量中有偶数个1时输出为1，否则为0（预习时画出电路原理图，注明所用芯片型号） 2.用4选1数据选择器74ls153实现三输入变量的奇偶校验电路。当三个输入端有奇数个1时，输出为高，否则为低（预习时画出电路原理图，注明所用芯片型号） 第四次 1.测试JK 触发器逻辑功能：74LS112是双J-K 触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS112上一个J-K 触发器的逻辑功能。自拟实验表格，记录实验结果（预习时查出74LS112的内部结构及管脚分配） 2.测试D 触发器逻辑功能：74LS74是双D 触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS74上一个D 触发器的逻辑功能。自拟实验表格，记录实验结果（预习时查出74LS74的内部结构及管脚分配） 第五次 1.用十进制计数器 74LS90实现六进制计数器 2.用74LS161实现10进制计数器，并用两种方法构成6进制计数器，计数循环为0000~0101。
数电实验实验报告
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
数电实验二：简易计算器(实验报告)
数电实验2实验报告 1、设计修改方案 （1）加入编码器连接4选一数据选择器，控制进行运算的种类 （2）修改了输出端数据选择器的程序，使得当计算器没有任何输入时，结果显示保持为0，并且利用芯片自身的灭零管脚，让显示结果中，当十位为零时，十 位的零不显示。
2、实验数据及分析 （1）修改后电路图（附后） （2）仿真波形 设置输入2个4位二进制数为0110（十进制6）和0010（十进制2），计算方式控制SW[3:0]设为0111，即模拟除法操作，加入时钟信号。 ①模拟除法波形： 可以看到十位（商）的数码管显示中，1、2、3、4、7段亮，显示为数字3，而个位（余数）显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6除2商3余0。满足计算要求。 ②模拟乘法波形：（SW[3:0]设为1011，其他输入同上）
可以看到个位的数码管显示中，1、4、5、6段亮，显示为C(化为十进制为12)，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6乘2等于0C，即等于12。当改变输入4和2是，显示结果为8,。满足计算要求。 ③模拟加法波形：（SW[3:0]设为1101，其他输入同上） 可以看到个位的数码管显示中，1、2、3、4、5、6、7段全亮，显示为数字8，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6加2等于08，即等于8。满足计算要求。 ④模拟减法波形：（SW[3:0]设为1110，其他输入同上） 可以看到个位的数码管显示中，2、3、6、7段亮，显示为数字3，而十位一直显示1、2、3、4、5、6段亮，显示数字0，相当于计算出6减2等于03，即等于3。满足计算要求。 从上面加减乘除四种功能运算的波形仿真可以看出，本实验设计能够正确完成对输入数字的上述四种运算。满足题目要求。
数电实验-实验报告-实验六
实验一 TTL与非门的参数测试 一、实验目的 ·掌握用基本逻辑门电路进行组合逻辑电路的设计方法。 ·通过实验，验证设计的正确性。 二、实验原理 1.组合逻辑电路的分析： 所谓组合逻辑电路分析，即通过分析电路，说明电路的逻辑。 通常采用的分析方法是从电路的输入到输出，根据逻辑符号的功能逐级列出逻辑函数表达式，最好得到表示输出与输入之间的关系的逻辑函数式。然后利用卡诺图或公式化简法将得到的函数化简或变换，是逻辑关系简单明了。为了使电路的逻辑功能更加直观，有时还可以把逻辑函数式转化为真值表的形式。 2.逻辑组合电路的设计： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单电路，陈伟组合逻辑电路的设计。 3.SSI设计：设计步骤如下： ①逻辑抽象；分析时间的因果关系，确定输入和输出变量。 ②定义逻辑状态的含义：以二值逻辑0、1表示两种状态。 ③列出真值表 ④写出逻辑表达式，并进行化简，根据选定器件进行转换。 ⑤画出逻辑电路的连接图。 ⑥实验仿真，结果验证。 三、实验仪器及器件 数字万用表1台
多功能电路实验箱1台 四、实验内容 1.设计5421BCD 码转换为8421BCD 码（用双输入端与非门实现）。 四位自然二进制码 5421ＢＣＤ码 Ｂ３ Ｂ２ Ｂ１ Ｂ０ Ｄ３ Ｄ２ Ｄ１ Ｄ０ 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 1 0 1 0 伪码 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 根据5421BCD 码与8421BCD 码真值表可得 2.设A 、B 、C 、D 代表四位二进制变量，函数X=8A-4B+2C+D ，试设计一个组合逻辑电路，判断当函数值介于4 实验一门电路逻辑功能及测试 一、实验目得 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 ７4LＳ00 二输入端四与非门２片 7４ＬS20 四输入端双与非门1片 ７４ＬS8６二输入端四异或门1片 74LS０4 六反相器1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路得引线位置及各引线用途。 ３、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机就是否正常,然后选择实验用得集成电路，按自己设计得实验接线图接好连线,特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源,接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74ＬＳ20一只，插入面包板,按图 连接电路,输入端接S1~Ｓ4(电平开关输入插口),输 出端接电平显示发光二极管(D1～D８任意一个）。 （2)将电平开关按表1、1置位,分别测出电压及逻辑状态。(表1、１) 2、异或门逻辑功能测试 (1)选二输入四异或门电路74LS86,按图接线,输入端１﹑2﹑4﹑5接电平开关,输出端Ａ﹑B﹑Ｙ接电平显示发光二极管。 (2)将电平开关按表1、２置位，将结果填入表中。 表1、2 3、逻辑电路得逻辑关系 (1)选用四二输入与非门74LS0０一只,插入面包板，实验电路自拟。将输入输出逻辑关系分 别填入表1、3﹑表1、4。 (２）写出上面两个电路得逻辑表达式。 表1、３ Y=A ⊕B 表1、4 Y=A ⊕B Ｚ=AB 4、逻辑门传输延迟时间得测量 用六反相器(非门)按图1、5接线,输80KHz 连续脉冲,用双踪示波器测输入，输出相位差,计算每个门得平均传输延迟时间得ｔｐd 值 : tpd ＝０、２μｓ/6=1/30μｓ 5、利用与非门控制输出。 选用四二输入与非门74LS00一只,插入面包板，输入接任一电平开关，用示波器观察Ｓ对输出脉冲得控制作用: 一端接高有效得脉冲信号,另一端接控制信号。只有控制信号端为高电平时,脉冲信号才能通过。这就就是与非门对脉冲得控制作用。 6.用与非门组成其她门电路并测试验证 (1)组成或非门。 用一片二输入端与非门组成或非门 Y = Ａ+ B = A ? Ｂ 画出电路图,测试并填表1、5 中。 表1、5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B=｛[(ＡＡ)＇B]'［Ａ( B Ｂ）＇]}＇ ② 画出逻辑电路图。 ③ 测试并填表1、6。表1、6 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY fpq IS PORT(clk:IN STD_LOGIC; clk_out,clk_out1:OUT STD_LOGIC); END fpq; ARCHITECTURE fwm OF fpq IS CONSTANT m : INTEGER:= 25000000; --50M 分频到1Hz 时=25000000。 CONSTANT m1 : INTEGER:= 2500000; --5M 分频到10Hz 时=2500000。 SIGNAL tmp :STD_LOGIC; SIGNAL tmp1 :STD_LOGIC; BEGIN PROCESS(clk, tmp) VARIABLE cout : INTEGER:=0; BEGIN IF clk'EVENT AND clk='1' THEN cout:=cout+1; --计数器+1 IF cout<=m THEN tmp<='0'; --计数小于等于25000000，输出0 ELSIF cout END IF; END IF; END PROCESS; clk_out<=tmp; --50M分频器输出 PROCESS(clk, tmp1) VARIABLE cout1 : INTEGER:=0; BEGIN IF clk'EVENT AND clk='1' THEN cout1:=cout1+1; --计数器+1 IF cout1<=m1 THEN tmp1<='0'; --计数小于等于2500000，输出0 ELSIF cout1 数字电路与逻辑设计实验报告实验七计数器的设计 姓名：黄文轩 学号：17310031 班级：光电一班 一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示： 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。 因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。： 实验一、常用电子仪器的使用 一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。 电路实验箱的结构、基本功能和使用方法。 二、实验原理 在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器 信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。 操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在 频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。 注意：信号发生器的输出端不允许短路。 2．交流毫伏表 交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。 操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器 示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。 操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式， 当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div） 用可编程逻辑器件设计组合逻辑电路 一、实验目的 1.掌握译码器的功能和应用 2.掌握数据选择器的功能和应用 二．实验方案 ㈠ 1. 有一密码锁有三个按键，分别是A、B、C。当三个键都按下时，或当只有A，B其中一个键按下时；或当有A,B两个键同时按下时，锁打开（用F表示开锁信号）。而当有键按下却不符合上列组合状态时，将发出报警信号（用Ｇ表示报警信号） 2.设计用3个开关控制一个电灯的逻辑电路，要求改变任何一开关的状态都能控制电灯由亮变灭或由灭变亮。要求用数据选择器实现。 3.用74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位，输出为两数之差和向高位的借位信号。 三．实验步骤 （1）画出真值表： 密码锁的逻辑功能表： 1 电灯的逻辑功能表： 全减器的逻辑功能表： （２）写出逻辑表达式： 密码锁的逻辑表达式： １Ｙ＝［１Ｃ０（Ａ＇Ｂ＇）＋１Ｃ１（Ａ＇Ｂ）＋１Ｃ２（ＡＢ＇）＋１Ｃ３（ＡＢ）］１ＧＮ２Ｙ＝［２Ｃ０（Ａ＇Ｂ＇）＋２Ｃ１（Ａ＇Ｂ）＋２Ｃ２（ＡＢ＇）＋２Ｃ３（ＡＢ）］２ＧＮ全减器的逻辑表达式： Y=CI’P’K+CI’PK’+CIP’K’+CIPK C0= CI’P’K+CIP’K’+CIPK+CIP’K （3）画出电路原理图 密码锁的电路图，用74153实现： 电灯的电路图，用74153实现： 全减器的电路图，用74138实现： 四.时序仿真： 用Quatus2 仿真得到的波形如下： 五．实验验证：分析仿真图波形和真值表结果以及在开发板上的演示结果，完全吻合，故此次设计正确。 六．总结： 本次的实验看上去简单，但对于逻辑电路的应用需要更熟练。74LS138的功能是将每个输入的二进制代码译成对应的输出高，低电平的信号，它是编码的反操作。在实验过程中因为要控制更多的输入和观察记录等更多的输出，每一步都要准确无误才会得到正确的结果。对双四选一数据选择器74LS153的使用相对困难。首先是原理的理解，其次是线路的分配。把74LS138和74LS153综合运用起来才能实现多通道数据传输。应该先对电路的数字逻辑进行详细的分析，可以提高学习的效率也能加强对实验的理解。 数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知） 实验二数据选择器应用 学号161271008 一、实验目的： 1．通过实验的方法学习数据选择器的电路结构和特点。 2．掌握数据选择器的逻辑功能和它的测试。 3．掌握数据选择器的基本应用。 二、实验仪器： 三、实验原理： 1．数据选择器 数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。 本实验采用的逻辑器件为TTL 双极型数字集成逻辑电路74LS153，它有两个4 选1，外形为双列直插，引脚排列如图2-1 所示，逻辑符号如图2-2 所示。其中D0、D1、D2、D3 为数据输入端，Q 为输出端，A0、A1 为数据选择器的控制端（地址码），同时控制两个选择器的数据输出，S 为工作状态控制端（使能端），74LS153 的功能表见表2-1。 数据选择器有一个特别重要的功能就是可以实现逻辑函数。现设逻辑函数F（X，Y）=∑（1，2），则可用一个4 选1 完成，根据数据选择器的定义：Q （A1，A0）=A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3，令A1=X，A0=Y，1S=0，1D0=1D3=0，1D1=1D2=1，那么输出Q=F。如果逻辑函数的输入变量数超过了数据选择器的地址控制端位数，则必须进行逻辑函数 降维或者集成芯片扩展。例如用一块74LS153 实现一个一位全加器，因为一位全加器的逻辑函数表达式是： S1（A，B，CI）=∑（1，2，4，7） CO（A，B，CI）=∑（3，5，6，7） 现设定A1=A，A0=B，CI 为图记变量，输出1Q=S1，2Q=CI，由卡诺图（见图2-3，图2-4）得到数据输入： 1D0=CI，1D1=CI，1D2=CI，1D3=CI，2D0=0，2D1=CI，2D1=CI，2D3=1，由此构成逻辑电路. 需要指出的是用数据选择器实现逻辑函数的方法不是唯一的，当逻辑函数的输入变量数较多时，可比较多种方法取其最优实现。 四、实验内容： 1．验证74LS153 的逻辑功能按表2-1 所列测试，特别注意所测芯A1、A0 哪一个是高位S 端是否低电平有效当芯片封锁时，出是什么电平。 记录： 数电实验4 一.实验目的 熟悉用仿真法研究数字电路实验的过程,实现一个彩灯控制电路。 熟练使用VHDL语言 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 1、彩灯控制电路要求控制4个彩灯； 2、两个控制信号： K1K0= 00 灯全灭 01 右移，循环显示 10 左移，循环显示 11 灯全亮 3.彩灯正常工作的同时，四个七段数码管循环显示第一个同学的学号后四位一秒，第二个同学的学号后四位一秒，全黑一秒。 四.实验原理 1.彩灯控制电路的程序如下： LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_ARITH.ALL; USE IEEE.std_logic_UNSIGNED.ALL; ENTITY led IS port( clk:in std_logic; data_in:IN STD_LOGIC_VECTOR(1 DOWNTO 0); data_out:out std_logic_vector(3 downto 0); data_out1,data_out2,data_out3,data_out4:out std_logic_vector(6 downto 0)); END led; ARCHITECTURE control OF led IS CONSTANT m : INTEGER:= 25000000; BEGIN PROCESS(data_in,clk) V ARIABLE cout : INTEGER:=0; V ARIABLE i : INTEGER:=0; BEGIN IF clk'EVENT AND clk='1' THEN cout:=cout+1; --计数器+1 i:=i+1; --计数器+1 [键入文档标题] 实验一组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路74LS20集成电路 四2输入与非门双4输入与非门 二．实验内容 1.实验一 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？ ABCD接逻辑电平开关。 最简表达式为：X1=AB’C’D 密码为：1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。 实验二组合逻辑实验（一）半加器和全加器 一．实验目的 1.熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1.复习用门电路设计组合逻辑电路的原理和方法步骤。 2.复习二进制数的运算。 3.用“与非门”设计半加器的逻辑图。 4.完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5.完成用“异或”门设计的3变量判奇电路的原理图。 三．元件参考 依次为74LS283、 74LS00、74LS51、 74LS136 其中74LS51：Y= （AB+CD）’， 74LS136： Y=A⊕B（OC门）四．实验内容 1.用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟） 半加器 被加数A i0 1 0 1 0 1 0 1 加数B i0 0 1 1 0 0 1 1 前级进位C i-10 0 0 0 1 1 1 1 和S i0 1 1 0 1 0 0 1 数电实验二组合逻辑电路 The following text is amended on 12 November 2020. 实验二 组合逻辑电路 一、实验目的 1.掌握组和逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及器件 1.仪器：数字电路学习机 2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片 三、实验内容 1.组合逻辑电路功能测试 (1).用2片74LS00按图连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 (2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示 (3).按表要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。 (4).将运算结果与实验比较。 Y1=A+B ，C B B A Y +=2 2.测试用异或门（74LS86）和与非门组成的半加器的 逻辑功能。 根据半加器的逻辑表达式可知，半加器Y 是A 、B 的 异或，而进位Z 是A 、B 相与，故半加器可用一个集成异 或门和二个与非门组成，如图。 (1).用异或门和与非门接成以上电路。输入A 、B 接 电平开关，输出Y 、Z 接电平显示。 (2).按表要求改变A 、B 状态，填 表。 3.测试全加器的逻辑功能。 (1).写出图电路的逻辑表达式。 (2).根据逻辑表达式列真值表。 (3).根据真值表画逻辑函数SiCi 的卡诺图。 (4).连接电路，测量并填写表各输入 输出 A B C Y1 Y2 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 1 0 1 1 输入 输出 A B Y Z 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A i B i C i-1 Y Z X 1 X 2 X 3 S i C i 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 数电实验2 一．实验目的 1.学习并掌握硬件描述语言（VHDL 或 Verilog HDL）；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。 2.熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。 3.熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。 4.熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。 二.实验设备 1.Quartus开发环境 2.ED0开发板 三.实验内容 要求1：编写一个异或门逻辑电路，编译程序如下。 1）用 QuartusII 波形仿真验证； 2）下载到DE0 开发板验证。 要求2：编写一个将二进制码转换成 0-F 的七段码译码器。 1）用 QuartusII 波形仿真验证； 2）下载到 DE0 开发板，利用开发板上的数码管验证。 要求3：编写一个计数器。 1）用QuartusII 波形仿真验证； 2）下载到 DE0 开发板验证。 要求4：编写一个能实现占空比 50%的 5M 和50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz。 1）下载到 DE0 开发板验证。（提示：利用 DE0 板上已有的 50M 晶振作为输入信号，通过开发板上两个的 LED 灯观察输出信号）。 2）电路框图如下： 扩展内容：利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。（提示：如何将 VHDL 模块文件在逻辑原理图中应用，参考参考内容 5） 四.实验原理 1.实验1实现异或门逻辑电路，VHDL源代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; 实验一组合逻辑电路的设计 一、实验目的 1、掌握组合逻辑电路的设计和测试方法。 2、掌握半加器、全加器的逻辑功能。 3、通过功能验证锻炼解决实际问题的能力。 二、实验主要仪器设备 1、万用表 2、集成芯片：74LS00、74LS08 三、实验原理 1、设计组合逻辑电路的一般步骤：设计要求→逻辑状态表→逻辑表达式→简化逻辑表 达式→逻辑图。 通常，设计组合逻辑电路按下述步骤进行。其流程图如。 （1）列真值表。设计的要求一般是用文字来描述的。设计者很难由文字描述的逻辑命题直接写出逻辑函数表达式。由于真值表在四种逻辑函数表示方法中，表示逻辑功能最为直观，故设计的第一步为列真值表。首先，对命题的因果关系进行分析，“因”为输入，“果”为输出，即“因”为逻辑变量，“果”为逻辑函数。其次，对逻辑变量赋值，即用逻辑0和逻辑1分别表示两种不同状态。最后，对命题的逻辑关系进行分析，确定有几个输入，几个输出，按逻辑关系列出真值表。 （2）由真值表写出逻辑函数表达式。 （3）对逻辑函数进行化简。若由真值表写出的逻辑函数表达式不最简，应利用公式法或卡诺图法进行逻辑函数化简，得出最简式。如果对所用器件有要求，还需将最简式转换成相应的形式。 （4）按最简式画出逻辑电路图。 图3.4.1 组合逻辑电路设计流程图 2、用74LS00和74LS86组成半加器电路。要求按设计要求步骤进行，直到测试电路逻 辑功能符合设计要求为止。 3、用74LS00和74LS86组成全加器电路。要求按设计要求步骤进行，直到测试电路逻 辑功能符合设计要求为止。 四、预习要求 1、复习组合逻辑电路的设计方法。 2、熟悉本实验所用各种集成电路的型号及引脚号。 3、根据实验内容所给定的设计命题要求，按设计步骤写出真值表、输出函数表达式并 上海电力学院 数字电路与数字逻辑实验指导书 实验题目：Quartus II软件应用 专业年级：信息安全2011252 学生姓名：李涵茜学号：20113309同组姓名：无 指导教师姓名：刘洪利 一、实验目的 1、了解并掌握QuartusII软件的使用方法。 2、了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。 3、了解并掌握EDA QuartusII中的原理图设计方法。 二、实验内容 本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时，不需要了解任何硬件描述语言知识，只要掌握数字逻辑电路基本知识，就能使用QuartusII提供的EDA平台设计数字电路或系统。 QuartusII的原理图输入设计法可以与传统的数字电路设计法接轨，即把传统方法得到的设计电路的原理图，用EDA平台完成设计电路的输入、仿真验证和综合，最后编程下载到可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)中。 真值表 逻辑表达式 S=a○+b Cout=a∧b 三、实验步骤 第1步：打开QuartusII软件。 第2步：新建一个空项目。 选择菜单File->New Project Wizard，进入新建项目向导。如下图所示，填入项目的名称“hadder”，默认项目保存路径在Quartus安装下，也可修改为其他地址，视具体情况而定。 第3步：单击Next按钮，进入向导的下一页进行项目内文件的添加操作，如果没有文件需要添加进项目，则直接点击Next按钮既可。 第4步：选择CPLD/FPGA器件，如下图所示，选择芯片系列为“MAX II”，型号为“EPM240T100C5”。 第5步：向导的后面几步不做更改，直接点击Next即可，最后点击Finish结束向导。到此即完成了一个项目的新建工作。 第6步：新建一个图形文件。选择File->New命令，选择“Diagram/Schematic File”，点击OK按钮完成。将该图形文件另存为hadder.bdf。图形编辑窗口如下图所示，窗口左边是图形编辑工具条。 第7步：在图形编辑窗口的空白处双击，打开符号库窗口，如左下图所示。展开符号库“c://.../libraries/”，可以看到有三个类别，分别是“megafunctions”——表示具有宏功能的符号，“others”——主要是一些常用的集成电路符号，“primitives”——主要是一些基本门电路符号、引脚和接地、电源符号等。窗口中的“name”框可快速检索到需要的符号，例如当输入型号“7408”，符号库立刻找到相应集成电路的符号，如右下图所示。 第8步：选择好需要的符号后，单击OK按钮，界面将回到原理图编辑界面，然后单击左键即在窗口内放置该符号。再用同样的方法，在“name”框中输入“xor”即可找到异或门的符号；如下图所示。 第9步：在图形编辑窗口中分别放置与门“7408”和异或门“xor”，如下图所示。 第10步：再次打开符号，在“name”栏中输入“input”，符号库自动在库中找到输入“input”符号（如左下图所示），并选中“Repeat-insert mode”点击OK按钮，可反复在编辑窗口中放入输入符号，直单击右键取消放置为止。由于输数电实验报告1-数电实验报告实验一
西工大数电实验第二次VHDL分频器
数字电路实验 计数器的设计
数电实验答案
数电实验报告1
数字电路实验考试参考题目
数电实验第二次实验报告
西工大_数电实验_第四次实验_实验报告
数电实验实验报告
数电实验二组合逻辑电路
西工大-数电实验-第二次实验-实验报告
数电实验内容
数电实验1