半导体概念总复习

1-1、什么叫本征激发？温度越高，本征激发的载流子越多，为什么？试定性说明之。

解：在一定温度下，价带电子获得足够的能量（≥E g）被激发到导带成为导电电子的过程就是本征激发。其结果是在半导体中出现成对的电子-空穴对。如果温度升高，则禁带宽度变窄，跃迁所需的能量变小，将会有更多的电子被激发到导带中。

1-2、试定性说明Ge、Si的禁带宽度具有负温度系数的原因。解：电子的共有化运动导致孤立原子的能级形成能带，即允带和禁带。温度升高，则电子的共有化运动加剧，导致允带进一步分裂、变宽；允带变宽，则导致允带与允带之间的禁带相对变窄。反之，温度降低，将导致禁带变宽。因此，Ge、Si的禁带宽度具有负温度系数。

1-3、试指出空穴的主要特征。解：空穴是未被电子占据的空量子态，被用来描述半满带中的大量电子的集体运动状态，是准粒子。主要特征如下：A、荷正电：+q；B、空穴浓度表示为p（电子浓度表示为n）；C、E P=-E n D、m P*=-m n*。2-1、什么叫浅能级杂质？它们电离后有何特点？解：浅能级杂质是指其杂质电离能远小于本征半导体的禁带宽度的杂质。它们电离后将成为带正电（电离施主）或带负电（电离受主）的离子，并同时向导带提供电子或向价带提供空穴。

2-2、什么叫施主？什么叫施主电离？施主电离前后有何特征？试举例说明之，并用能带图表征出n型半导体。

解：半导体中掺入施主杂质后，施主电离后将成为带正电离子，并同时向导带提供电子，这种杂质就叫施主。施主电离成为带正电离子（中心）的过程就叫施主电离。施主电离前不带电，电离后带正电。例如，在Si中掺P，P为Ⅴ族元素，本征半导体Si为Ⅳ族元素，P掺入Si中后，P的最外层电子有四个与Si的最外层四个电子配对成为共价电子，而P的第五个外层电子将受到热激发挣脱原子实的束缚进入导带成为自由电子。这就是施主电离。n型半导体的能带图如图所示：其费米能级位于禁带上方

施主受主

2-3、什么叫受主？什么叫受主电离？受主电离前后有何特征？试举例说明之，并用能带图表征出p型半导体。

解：半导体中掺入受主杂质后，受主电离后将成为带负电的离子，并同时向价带提供空穴，这种杂质就叫受主。受主电离成为带负电的离子（中心）的过程就叫受主电离。受主电离前带不带电，电离后带负电。例如，在Si中掺B，B为Ⅲ族元素，而本征半导体Si为Ⅳ族元素，P掺入B中后，B的最外层三个电子与Si的最外层四个电子配对成为共价电子，而B倾向于接受一个由价带热激发的电子。这过程是受主电离。p型半导体的能带图如图所示：其费米能级位于禁带下方

2-4、掺杂半导体与本征半导体之间有何差异？试举例说明掺杂对半导体的导电性能的影响。解：在纯净的半导体中掺入杂质后，可以控制半导体的导电特性。掺杂半导体又分为n型半导体和p型半导体。例如，在常温情况下，本征Si中的电子浓度和空穴浓度均为1.5╳1010cm-3。当在Si中掺入1.0╳1016cm-3后，半导体中的电子浓度将变为1.0╳1016cm-3，而空穴浓度将近似为2.25╳104cm-3。半导体中的多数载流子是电子，而少数载流子是空穴。

2-5、两性杂质和其它杂质有何异同？ 解：两性杂质是指在半导体中既可作施主又可作受主的杂质。如Ⅲ-Ⅴ族GaAs 中掺Ⅳ族Si 。如果Si 替位Ⅲ族As ，则Si 为施主；如果Si 替位Ⅴ族Ga ，则Si 为受主。所掺入的杂质具体是起施主还是受主与工艺有关

2-6、深能级杂质和浅能级杂质对半导体有何影响？

解：深能级杂质在半导体中起复合中心或陷阱的作用。浅能级杂质在半导体中起施主或受主的作用。

2-7、何谓杂质补偿？杂质补偿的意义何在？

解：当半导体中既有施主又有受主时，施主和受主将先互相抵消，剩余的杂质最

后电离，这就是杂质补偿。利用杂质补偿效应，可以根据需要改变半导体中某个区域的导电类型，制造各种器件。

3-1、对于某n 型半导体，试证明其费米能级在其本征半导体的费米能级之上。即E Fn >E Fi 。

证明：设n n 为n 型半导体的电子浓度，n i 为本征半导体的电子浓度。显然 n n > n i

i

n i n F F F c c F c c E E T k E E N T k E E N >???

? ??--?>???? ??--?则即00exp exp 即

得证。

3-2、试分别定性定量说明：

（1） 在一定的温度下，对本征材料而言，材料的禁带宽度越窄，载流子浓度越高； （2） 对一定的材料，当掺杂浓度一定时，温度越高，载流子浓度越高。 解：

(1) 在一定的温度下，对本征材料而言，材料的禁带宽度越窄，则跃迁所需的能量越小，所以受激发的载流子浓度随着禁带宽度的变窄而增加。由公式

T

k E v c i g e N N n 02-=也可知道，温度不变而减少本征材料的禁带

宽度，上式中的指数项将因此而增加，从而使得载流子浓度因此而增加。2）对一定的材料，当掺杂浓度一定时，温度越高，受激发的载流子将因此而增加。由公式可知，这时两式中的指数项将因此而增加，从而导致载流子浓度增加。 4-1、对于重掺杂半导体和一般掺杂半导体，为何前者的迁移率随温度的变化趋势不同？试加以定性分析。

解：对于重掺杂半导体，在低温时，杂质散射起主体作用，而晶格振动散射与一般掺杂半导体的相比较，影响并不大,所以这时侯随着温度的升高，重掺杂半导体的迁移率反而增加；温度继续增加后，晶格振动散射起主导作用，导致迁移???

? ??--=???? ??--?=T k E E N p T k E E N n V F V F c c 0000exp exp 和

率下降。对一般掺杂半导体，由于杂质浓度较低，电离杂质散射基本可以忽略，起主要作用的是晶格振动散射，所以温度越高，迁移率越低。

4-2、何谓迁移率？影响迁移率的主要因素有哪些？ 解：迁移率是单位电场强度下载流子所获得的漂移速率。影响迁移率的主要因素有能带结构（载流子有效质量）、温度和各种散射机构。

4-3、试定性分析Si 的电阻率与温度的变化关系。解：Si 的电阻率与温度的变化关系可以分为三个阶段：（1） 温度很低时，电阻率随温度升高而降低。因为这时本征激发极弱，可以忽略；载流子主要来源于杂质电离，随着温度升高，载流子浓度逐步增加，相应地电离杂质散射也随之增加，从而使得迁移率随温度升高而增大，导致电阻率随温度升高而降低。（2）温度进一步增加（含室温），电阻率随温度升高而升高。在这一温度范围内，杂质已经全部电离，同时本征激发尚不明显，故载流子浓度基本没有变化。对散射起主要作用的是晶格散射，迁移率随温度升高而降低，导致电阻率随温度升高而升高。（3） 温度再进一步增加，电阻率随温度升高而降低。这时本征激发越来越多，虽然迁移率随温度升高而降低，但是本征载流子增加很快，其影响大大超过了迁移率降低对电阻率的影响，导致电阻率随温度升高而降低。当然，温度超过器件的最高工作温度时，器件已经不能正常工作了。

4-4、证明当μn ≠μp ，且电子浓度p n i n n μμ/0=，空穴浓度

n

p i n p μμ/0=时半导体的电导率有最小值，并推导min σ的表达式。 证

明：n p i p

n i n n n p i p n n n dn d p n n n

d d dn d n n p n n q q q i i i μμσσμμμμμμσμσσ

σσ

q

2//0,00m in 22

22

32

22======-

=>==有所以即有极小值故而有极值时

5-1、何谓非平衡载流子？非平衡状态与平衡状态的差异何在？ 解：导体处于非平衡态时，附加的产生率使载流子浓度超过热平衡载流子浓度，额外产生的这部分载流子就是非平衡载流子。通常所指的非平衡载流子是指非平衡少子。热平衡状态下半导体的载流子浓度是一定的，产生与复合处于动态平衡状态，跃迁引起的产生、复合不会产生宏观效应。在非平衡状态下，额外的产生、复合效应会在宏观现象中体现出来

5-2、漂移运动和扩散运动的不同点? 解：漂移运动是载流子在外电场的作用下

发生的定向运动，而扩散运动是由于浓度分布不均匀导致载流子从浓度高的地方向浓度底的方向的定向运动。前者的推动力是外电场，后者的推动力则是载流子的分布引起的。

5-3、漂移运动与扩散运动之间有什么联系？非简并半导体的迁移率与扩散系数之间有什么联系？

解：漂移运动与扩散运动之间通过迁移率与扩散系数相联系。而非简并半导体的迁移率与扩散系数则通过爱因斯坦关系相联系，二者的比值与温度成反比关系。即

T k q

D 0=

μ 5-4、平均自由程与扩散长度有何不同？平均自由时间与非平衡载流子的寿命又有何不同？

答：平均自由程是在连续两次散射之间载流子自由运动的平均路程。而扩散长度则是非平衡载流子深入样品的平均距离。它们的不同之处在于平均自由程由散射决定，而扩散长度由扩散系数和材料的寿命来决定。平均自由时间是载流子连续两次散射平均所需的自由时间，非平衡载流子的寿命是指非平衡载流子的平均生存时间。前者与散射有关，散射越弱，平均自由时间越长；后者由复合几率决定，它与复合几率成反比关系。 5-5、证明非平衡载流子的寿命满足

()τt e p t p -?=?0，并说明式中各项的物

理意义。

证明： ()[]p p dt t p d τ?=?-=非平衡载流子数而在单位时间内复合的子的减少数单位时间内非平衡载流 时刻撤除光照如果在0=t 则在单位时间内减少的非平衡载流子数=在单

位时间内复合的非平衡载流子数，即

()[]()1?→??=?-p p dt t p d τ 在小注入条件下，τ为常数，解方程（1），得到()()()20?→??=?-p

t

e p t p τ

式中，Δp （0）为t=0时刻的非平衡载流子浓度。此式表达了非平衡载流子随时间呈指数衰减的规律。得证。

5-6、间接复合效应与陷阱效应有何异同？

答：间接复合效应是指非平衡载流子通过位于禁带中特别是位于禁带中央的杂质或缺陷能级E t 而逐渐消失的效应，E t 的存在可能大大促进载流子的复合；陷阱效应是指非平衡载流子落入位于禁带中的杂质或缺陷能级E t 中，使在E t 上的电子或空穴的填充情况比热平衡时有较大的变化，从引起Δn≠Δp，这种效应对瞬态过程的影响很重要。此外，最有效的复合中心在禁带中央，而最有效的陷阱能级在费米能级附近。一般来说，所有的杂质或缺陷能级都有某种程度的陷阱效应，而且陷阱效应是否成立还与一定的外界条件有关。

5-4、试证明在小信号条件下，本征半导体的非平衡载流子的寿命最长。 证明：在小信号条件下，本征半导体的非平衡载流子的寿命

()i rn p n r 21100=+≈τ 而 i n p n 2p n 20000=≥+ 所

以

i rn 21≤

τ 本征半导体的非平衡载流子的寿命最长。得证

6-1、什么是功函数？哪些因数影响了半导体的功函数？什么是接触势差？答：功函数是指真空电子能级E 0与半导体的费米能级E F 之差。影响功函数的因素是掺杂浓度、温度和半导体的电子亲和势。接触势则是指两种不同的材料由于接触而产生的接触电势差。

6-2、什么是Schottky 势垒？影响其势垒高度的因数有哪些？答： 金属与n 型半导体接触形成阻挡层，其势垒厚度随着外加电压的变化而变化，这就是Schottky 势垒。影响其势垒高度的因素是两种材料的功函数，影响其势垒厚度的因素则是材料（杂质浓度等）和外加电压。

6-3、什么是欧姆接触？形成欧姆接触的方法有几种？试根据能带图分别加以分析。答：欧姆接触是指其电流-电压特性满足欧姆定律的金属与半导体接触。形成欧姆接触的常用方法有两种，其一是金属与重掺杂n 型半导体形成能产生隧道效应的薄势垒层，其二是金属与p 型半导体接触构成反阻挡层。

6-什么是镜像力？什么是隧道效应？它们对接触势垒的影响怎样的？ 答：金属与半导体接触时，半导体中的电荷在金属表面感应出带电符号相反的电荷，同时半导体中的电荷要受到金属中的感应电荷的库仑吸引力，这个吸引力就称为镜像力。能量低于势垒顶的电子有一定几率穿过势垒，这种效应就是隧道效应。隧道穿透的几率与电子的能量和势垒厚度有关。在加上反向电压时，上述两种效应将使得金属一边的势垒降低，而且反向电压越大势垒降得越低，从而导致反向电流不饱和。

6-8、什么是少数载流子注入效应？答：当金属与n 型半导体形成整流接触时，加上正向电压，空穴从金属流向半导体的现象就是少数载流子注入效应。它本质上是半导体价带顶附近的电子流向金属中金属费米能级以下的空能级，从而在价带顶附近产生空穴。小注入时，注入比（少数载流子电流与总电流直之比）很小；在大电流条件下，注入比随电流密度增加而增大。

6试根据能带图定性分析金属-n 型半导体形成良好欧姆接触的原因。

解：当金属和半导体接触接触时，如果对半导体的掺杂很高，将会使得势垒区的宽度变得很薄，势垒区近似为透明，当隧道电流占主要地位时，其接触电阻很小，金属与半导体接触近似为欧姆接触。

半导体物理基本概念-2014年

半导体物理基本概念: 离子晶体, 共价晶体, 晶胞, 肖脱基缺陷，费仑克尔缺陷，施(受)主杂质, 施(受)主电离能, 直(简)接复合, 复合率, 量子态密度, 状态密度, 有效状态密度, 绝缘体(半导体\导体)能带特点, 深(浅)杂质能级, 费米能级, 平衡态, 非平衡态, 载流子漂移运动，空穴，陷阱, 陷阱中心, 扩散系数, 扩散长度, 散射几率,电离杂质散射，迁移率, 复合中心，直接复合，间接复合, 简并半导体, 非简并半导体, 爱因斯坦关系 离子晶体：正负离子交替排列在晶格格点上，靠离子键结合成。 共价晶体：由共价键结合而成的晶体叫共价晶体。 (补充：晶体的分类（按原子结合力的性质分） 离子晶体：正负离子交替排列在晶格格点上，靠离子键结合成。 原子晶体：晶格格点上交替排列的是原子，依靠共价键结合而成。 分子晶体：占据晶格中格点位置的是分子，依靠范德瓦耳斯力结合而成。 金属晶体：晶格格点上排列着失去价电子的离子实，依靠金属键结合而成。) 晶胞：反映布拉菲点阵对称性的前提下，构成布拉菲点阵的平行六面体。除顶点上外，内部和表面也可以包含格点。 肖脱基缺陷:晶体结构中的一种因原子或离子离开原来所在的格点位置而形成的空位式的点缺陷 费仑克尔缺陷:指晶体结构中由于原先占据一个格点的原子（或离子）离开格点位置，成为间隙原子（或离子），并在其原先占据的格点处留下一个空位，这样的空位-间隙对就称为弗仑克尔缺陷 施主杂质：杂质在硅、锗等半导体中电离时，能够释放电子而产生导电电子并形成正电中心。 施主电离能：多余的一个价电子脱离施主杂质而成为自由电子所需要的能量。 受主杂质：杂质在硅，锗等半导体中能接受电子而产生导电空穴，并形成负电中心。 受主电离能：使空穴挣脱受主杂质成为导电空穴所需要的能量。 直接复合：电子在导带和价带之间直接跃迁而产生复合 间接复合：电子和空穴通过禁带的能级进行复合 载流子复合率：单位时间单位体积内复合掉的电子-空穴对数。 量子态密度：k空间单位体积内具有的量子态数目。 状态密度：能量E附近单位能量间隔内的量子态数。 有效状态密度： 绝缘体能带特点：价带全部被电子填满，禁带上面的导带是空带，且禁带宽度较大。 半导体能带特点：价带全部被电子填满，禁带上面的导带是空带，但禁带宽度相对较小。 导体能带特点: 深杂质能级：若杂质提供的施主能级距离导带底较远；或提供的受主能能级距离价带顶较远，这种能级称为深能级，对应的杂质称为深能级杂质。 浅杂质能级：通常情况下，半导体中些施主能级距离导带底较近；或受主能能级距离价带顶较近。这种能级称为浅能级，对应的杂质称为浅能级杂质。

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）

半导体制造基本概念

半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：

1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术

《半导体制造工艺及设备》课程教学大纲

《半导体制造工艺及设备》课程教学大纲 课程类别：技术基础必修课课程代码：BT1410_2 总学时：总学时48 （双语讲授48） 适用专业：微电子制造工程 先修课程：大学物理、半导体物理、微电子制造基础 一、课程的地位、性质和任务 本课程是微电子制造工程专业的一门必修的专业技术基础课。其作用与任务是：使学生对集成电路制造工艺及其设备有一个比较系统、全面的了解和认识，初步掌握硅材料制备、氧化、淀积、光刻、刻蚀、离子注入、金属化、化学机械平坦化等工艺及其设备，工艺集成以及CMOS工艺的基础理论。 二、课程教学的基本要求 1.初步掌握半导体工艺流程的基本理论与方法； 2.掌握半导体制造技术的基本工艺（硅材料制备、氧化、淀积、光刻、刻蚀、离子注 入、金属化、化学机械平坦化）及其设备； 3.初步掌握工艺集成与当前最新的CMOS工艺流程。 三、课程主要内容与学时分配 1、半导体制造概述3学 时 半导体制造在电子制造工程中的地位与概述、基本概念、基本内容 2、硅材料制备3学 时 直拉法、区熔法 3、氧化4学时 氧化物作用、氧化原理、氧化方法、氧化工艺、氧化炉 4、淀积5学 时 物理淀积与化学气相淀积（CVD）、淀积工艺、CVD淀积系统 5、光刻8学 时 光刻胶、光刻原理、光刻工艺、光刻设备、先进光刻技术、光学光刻与软光刻。 6、刻蚀4学 时 刻蚀方法、干法刻蚀、湿法刻蚀、等离子刻蚀、刻蚀反应器 7、离子注入3学 时 扩散、离子注入原理、离子注入工艺、离子注入机 8、金属化4学时 金属类型、金属化方案、金属淀积系统、铜的双大马士革金属化工艺 9、化学机械平坦化（CMP）2学时 传统平坦化技术、化学机械平坦化CMP工艺、CMP应用

半导体工艺流程

1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即米用无机酸将其氧化去除，最后用超纯水进行清洗，如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2 T SiO2

3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步，典型的化学反应为： 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的方法就

半导体物理学基本概念汇总

半导体物理学基本概念 有效质量-----载流子在晶体中的表观质量，它体现了周期场对电子运动的影响。其物理意义：1）有效质量的大小仍然是惯性大小的量度；2）有效质量反映了电子在晶格与外场之间能量和动量的传递，因此可正可负。 空穴-----是一种准粒子，代表半导体近满带（价带）中的少量空态，相当于具有正的电子电荷和正的有效质量的粒子，描述了近满带中大量电子的运动行为。 回旋共振----半导体中的电子在恒定磁场中受洛仑兹力作用将作回旋运动，此时在半导体上再加垂直于磁场的交变磁场，当交变磁场的频率等于电子的回旋频率时，发生强烈的共振吸收现象，称为回旋共振。施主-----在半导体中起施予电子作用的杂质。受主-----在半导体中起接受电子作用的杂质。 杂质电离能-----使中性施主杂质束缚的电子电离或使中性受主杂质束缚的空穴电离所需要的能量。 n-型半导体------以电子为主要载流子的半导体。 p-型半导体------以空穴为主要载流子的半导体。 浅能级杂质------杂质能级位于半导体禁带中靠近导带底或价带顶，即杂质电离能很低的杂质。浅能级杂质对半导体的导电性质有较大的影响。 深能级杂质-------杂质能级位于半导体禁带中远离导带底（施主）或价带顶（受主），即杂质电离能很大的杂质。深能级杂质对半导体导电性质影响较小，但对半导体中非平衡载流子的复合过程有重要作用。位于半导体禁带中央能级附近的深能级杂质是有效的复合中心。 杂质补偿-----在半导体中同时存在施主和受主杂质时，存在杂质补偿现象，即施主杂质束缚的电子优先填充受主能级，实际的有效杂质浓度为补偿后的杂质浓度，即两者之差。

第一章半导体基础知识(精)

第一章半导体基础知识 〖本章主要内容〗 本章重点讲述半导体器件的结构原理、外特性、主要参数及其物理意义，工作状态或工作区的分析。 首先介绍构成PN结的半导体材料、PN结的形成及其特点。其后介绍二极管、稳压管的伏安特性、电路模型和主要参数以及应用举例。然后介绍两种三极管（BJT和FET）的结构原理、伏安特性、主要参数以及工作区的判断分析方法。〖本章学时分配〗 本章分为4讲，每讲2学时。 第一讲常用半导体器件 一、主要内容 1、半导体及其导电性能 根据物体的导电能力的不同，电工材料可分为三类：导体、半导体和绝缘体。半导体可以定义为导电性能介于导体和绝缘体之间的电工材料，半导体的电阻率为10-3～10-9 cm。典型的半导体有硅Si和锗Ge以及砷化镓GaAs等。半导体的导电能力在不同的条件下有很大的差别：当受外界热和光的作用时，它的导电能力明显变化；往纯净的半导体中掺入某些特定的杂质元素时，会使它的导电能力具有可控性；这些特殊的性质决定了半导体可以制成各种器件。 2、本征半导体的结构及其导电性能 本征半导体是纯净的、没有结构缺陷的半导体单晶。制造半导体器件的半导体材料的纯度要达到99.9999999%，常称为“九个9”，它在物理结构上为共价键、呈单晶体形态。在热力学温度零度和没有外界激发时,本征半导体不导电。 3、半导体的本征激发与复合现象 当导体处于热力学温度0 K时，导体中没有自由电子。当温度升高或受到光的照射时，价电子能量增高，有的价电子可以挣脱原子核的束缚而参与导电，成为自由电子。这一现象称为本征激发（也称热激发）。因热激发而出现的自由电子和空穴是同时成对出现的，称为电子空穴对。 游离的部分自由电子也可能回到空穴中去，称为复合。 在一定温度下本征激发和复合会达到动态平衡，此时，载流子浓度一定，且自由电子数和空穴数相等。 4、半导体的导电机理 自由电子的定向运动形成了电子电流，空穴的定向运动也可形成空穴电流，因此，在半导体中有自由电子和空穴两种承载电流的粒子（即载流子），这是半导体的特殊性质。空穴导电的实质是:相邻原子中的价电子（共价键中的束缚电子）依次填补空穴而形成电流。由于电子带负电，而电子的运动与空穴的运动方向相反，因此认为空穴带正电。

半导体制造工艺流程

半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺： 根据栅工艺分类 A铝栅工艺 B硅栅工艺

半导体的生产工艺流程

半导体的生产工艺流程 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型 鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统 中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆 放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人 员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使 用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔

半导体物理学基本概念

半导体物理学基本概念 1.离子晶体:由正负离子或正负离子集团按一定比例组成的晶体称作离子晶体。离子晶体中, 正负离子或离子集团在空间排列上具有交替相间的结构特征。离子间的相互作用以库仑静电作用为主导。 2.共价晶体:主要由共价键结合而成的晶体。共价晶体中共价键的方向性与饱与性规定了共 价晶体中原子间结合的方向性与配位数。由于共价键非常稳定,所以一般来说,共价晶体的结构很稳定,具有很高的硬度与熔点。由于所有的价电子都参与成键,不能自由移动,因而共价晶体通常不导电。 3.晶胞:晶格中最小的空间单位。一般为晶格中对称性最高、体积最小的某种平行六面体。 4.弗仑克耳缺陷(肖特基缺陷):在一定温度下,晶格原子不仅在平衡位置附近做振动运动,而 且一部分原子会获得足够的能量,克服周围原子对它的束缚,挤入晶格原子间的间隙,形成间隙原子,原来的位置便成为空位。这时间隙原子与空位就是成对出现的,称为弗仑克耳缺陷。若只在晶体内形成空位而无间隙原子时,称为肖特基缺陷。 5.施主(受主)杂质及施主(受主)电离能:V族杂质在硅、锗中电离时,能够释放电子而产生导 电电子并形成正电中心,称它们为施主杂质或n型杂质。使多余的价电子挣脱束缚成为导 电电子所需的能量称为杂质电离能,用△表示。 Ⅲ族杂质在硅、锗中能够接受电子而产生导电空穴,并形成负电中心,称它们为受主杂质或p型杂质。使空穴挣脱受主杂质束缚成为导电空穴所需的能量称为受主杂质电离能, 用Δ、 6.直接(间接)复合:电子在导带与价带之间的直接跃迁,引起电子与空穴的直接复合。电子与 空穴通过禁带的能级(复合中心)进行复合。根据复合过程发生的位置,又可以把它区分为体内复合与表面复合。 7.复合率:n与p分别表示电子浓度与空穴浓度。单位体积内,每一个电子在单位时间内都有 一定概率与空穴复合,这个概率显然与空穴浓度成正比,可以用rp表示,那么复合率R就有如下的形式:R=rnp ,比例系数r 称为电子--空穴复合概率。 8.量子态密度:单位k空间中的量子态数,称为k空间的量子态密度。 9.状态密度:在能带中能量E附近每单位能量间隔内的量子态数,g(E)=、 10.有效状态密度:把导带中所有量子态都集中在导带底(把价带中所有量子态都集中在价 带顶)、 11.绝缘体(导体、半导体)能带特点:绝缘体的禁带宽度很大,激发电子需要很大能量,在通常 温度下,能激发到导带去的电子很少,所以导电性很差。 半导体禁带宽度比较小,数量级在1eV左右,在通常温度下已有不少电子被激发到导带中去,所以具有一定的导电能力。半导体在热力学温度为零时,满带(价带)被价电子占满,在外电场作用下并不导电。当温度升高或有光照时,导带的电子与价带的空穴均参与导电。 导体原子中的价电子占据的能带就是部分占满的,在外电场作用下,电子可从外电场中吸收能量跃迁到未被电子占据的能级去,形成了电流,起导电作用。 12.深(浅)杂质能级:非Ⅲ、Ⅴ族杂质在硅、锗的禁带中产生施主能级距离导带底较远,它们产 生的受主能级距离价带顶也较远,通常称这种能级位深能级。相应的杂质称为神能级杂

半导体工艺半导体制造工艺试题库1 答案

一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括 下种 、 缩颈 、放肩、 等径生长 和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。 4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以 间隙式 （空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为 快扩散 （快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合 高斯分布函数 ； 而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合 余误差分布函数 。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有 电子束退火 、 离子束退火 、 激光退火 。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在 尾部 （头部或尾部）；若K 0＜1，则杂质分凝后集中在 头部 （同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为 掺氯氧化 。 11、在二氧化硅的热氧化方法中，氧化速度最快的是 干氧氧化 方法。 12、氢氧合成氧化设备中，两个重要的保险装置是 氢气流量保险装置 和 温度保险装置 。 13、工艺中常用的测量二氧化硅厚度的方法有 比色法 和 椭圆偏振光法 。 14、固态源硼扩散中常用的硼源是 氮化硼 ，常用的液态磷源是 三氯氧磷 。 15、箱法扩散在工艺中重要用来进行TTL 电路 隐埋层 的锑扩散。 二、选择题（每题2分，单项多项均有，计12分） 1、 在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ） （A ）疏松 （B ）紧密 （C ）视磷元素剂量而言 2、 在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ） （A ） 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 （B ） 进入洁净区前先在风淋室风淋30秒，然后才能进入。 （C ） 每周洗工作服，洗澡、理发、剪指甲，不用化妆品。 （D ） 与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ） （A ）离子源 （B ）质量分析器 （C ）扫描器 （D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ） （A ）淀积温度比较低 （B ）吸附不会影响淀积速度 （C ）淀积材料可以直接淀积在单晶基片上 （D ）样品本身不参与化学反应 5、 工艺中消除沟道效应的措施有（A 、B 、C 、D ） （A ）增大注入剂量 （B ）增大注入速度 （C ）增加靶温 （D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ） （A ）硼酸三甲脂 （B ）硼酸三丙脂 （C ）三溴化硼 （D ）三氯氧磷 三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。 （ R ） 2、筛选器是用来去除杂质离子的设备。 （ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。 （ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。 （ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。 （ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。 （ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。 （ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。 （ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。 （ R ） 10、用四探针法可以测试扩散后的结深。 （ R ） 四、名词解释（每题5分，计20分） 1、杂质分凝 答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的 装 订 班级 姓名 学号 成绩 － 学年第 学期 半导 第 学期 半导体制造工艺 半 导体制造工艺

半导体物理学基本概念(版)

半导体物理学基本概念 1.离子晶体：由正负离子或正负离子集团按一定比例组成的晶体称作离子晶体。离子晶体 中，正负离子或离子集团在空间排列上具有交替相间的结构特征。离子间的相互作用以库仑静电作用为主导。 2.共价晶体：主要由共价键结合而成的晶体。共价晶体中共价键的方向性和饱和性规定了 共价晶体中原子间结合的方向性和配位数。由于共价键非常稳定，所以一般来说，共价晶体的结构很稳定，具有很高的硬度和熔点。由于所有的价电子都参与成键，不能自由移动，因而共价晶体通常不导电。 3.晶胞：晶格中最小的空间单位。一般为晶格中对称性最高、体积最小的某种平行六面体。弗仑克耳缺陷（肖特基缺陷）：在一定温度下，晶格原子不仅在平衡位置附近做振动运动，而且一部分原子会获得足够的能量，克服周围原子对它的束缚，挤入晶格原子间的间隙，形成间隙原子，原来的位置便成为空位。这时间隙原子和空位是成对出现的，称为弗仑克耳缺陷。若只在晶体内形成空位而无间隙原子时，称为肖特基缺陷。 施主（受主）杂质及施主（受主）电离能：V族杂质在硅、锗中电离时，能够释放电子而产生导电电子并形成正电中心，称它们为施主杂质或n型杂质。使多余的价电子挣脱束缚成为 导电电子所需的能量称为杂质电离能，用△表示。 Ⅲ族杂质在硅、锗中能够接受电子而产生导电空穴，并形成负电中心，称它们为受主杂质或 p型杂质。使空穴挣脱受主杂质束缚成为导电空穴所需的能量称为受主杂质电离能，用Δ. 直接（间接）复合：电子在导带和价带之间的直接跃迁，引起电子和空穴的直接复合。电子和空穴通过禁带的能级（复合中心）进行复合。根据复合过程发生的位置，又可以把它区分为体内复合和表面复合。 复合率：n和p分别表示电子浓度和空穴浓度。单位体积内，每一个电子在单位时间内都有一定概率和空穴复合，这个概率显然和空穴浓度成正比，可以用rp表示，那么复合率R就有如下的形式：R=rnp ，比例系数r 称为电子--空穴复合概率。 量子态密度：单位k空间中的量子态数，称为k空间的量子态密度。 状态密度：在能带中能量E附近每单位能量间隔内的量子态数，g(E)=. 有效状态密度：把导带中所有量子态都集中在导带底（把价带中所有量子态都集中在价带顶）. 绝缘体（导体、半导体）能带特点：绝缘体的禁带宽度很大，激发电子需要很大能量，在通常温度下，能激发到导带去的电子很少，所以导电性很差。 半导体禁带宽度比较小，数量级在1eV左右，在通常温度下已有不少电子被激发到导带中去，所以具有一定的导电能力。半导体在热力学温度为零时，满带（价带）被价电子占满，在外电场作用下并不导电。当温度升高或有光照时，导带的电子和价带的空穴均参与导电。

半导体制造工艺期末考试重点复习资料

1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。 2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯 度多晶硅，维持熔融液初始掺杂浓度不变。 3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑 硅：p型掺杂材料是硼，n型是磷。 4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从 晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化 工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。 6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。 7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。 8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构 完全不是周期性结构。 9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。在1000℃和1个大气压下， 干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化 X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。 11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和 硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。 12、较薄的氧化层MOSFET栅氧化层用干氧氧化，较厚的用湿氧氧化，如MOS集成 电路中的场氧化层和双极型器件，以获得适当隔离和保护，20nm为界限。 13、给定氧化条件下，在<111>晶面衬底上生成的氧化层厚度大于<100>晶面衬底， 因为<111>方向线性速率常数更大。值得注意的是温度和时间相同时，湿氧氧化厚度是干氧的5~10倍。 14、氧化掩膜厚度一般用实验测量方法获得，主要取决于特定温度和时间下，不能 使低掺杂硅衬底发生反型，典型厚度为0.5um~1.0um。 15、二氧化硅中各掺杂杂质扩散常数依赖氧的密度、性能和结构。 16、MOS器件受氧化层中的电荷和位于二氧化硅-硅界面处势阱影响。 17、势阱和电荷的基本类别：界面势阱电荷Qit（由于二氧化硅-硅界面特性产生， 取决于这个界面的化学组分，势阱位于二氧化硅-硅界面处，能态在硅禁带中，界

半导体制造技术基本概念

半导体制造技术基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8吋硅晶棒，约需2天半时间长成。经研磨、拋光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行： 1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：

半导体制造工艺流程

半导体制造工艺流程

半导体元件制造过程可分为 ?前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称Wafer Fab）、 晶圆针测制程（Wafer Probe）； ?後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）

一、晶圆处理制程 ?晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。

二、晶圆针测制程 ?经过Wafer Fab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒

半导体制造工艺流程

半导体制造工艺流程 半导体相关知识 本征材料：纯硅9-10个 250000Ω.cm3 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称Wafer Fab）、 晶圆针测制程（Wafer Probe）； 后段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test） 晶圆边缘检测系统 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件，为各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，有时可达数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接著进行氧化（Oxidation）及沉积，最后进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 晶圆与晶片的区别 制造半导体前，必须将硅转换为晶圆片。这要从硅锭的生长开始。单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。晶片由晶圆切割成，直径和晶圆相同，厚度为300μm 由于硅很硬，要用金刚石锯来准确切割晶圆片，以得到比要求尺寸要厚一些的晶片。激光锯也有助于减少对晶圆片的损伤、厚度不均、弯曲以及翘曲缺陷。      切割晶圆片后，开始进入研磨工艺。研磨晶圆片以减少正面和背面的锯痕和表面损伤。同时打薄晶圆片并帮助释放切割过程中积累的硬力。研磨后，进入刻蚀和清洗工艺，使用氢氧化钠、乙酸和硝酸的混合物以减轻磨片过程中产生的损伤和裂纹。关键的倒角工艺是要将晶圆片的边缘磨圆，彻底消除将来电路制作过程中破损的可能性。倒角后，要按照最终用户的要求，经常需要对边缘进行抛光，提高整体清洁度以进一步减少破损。

半导体制造工艺流程

半导体制造工艺流程集团文件发布号：（9816-UATWW-MWUB-WUNN-INNUL-DQQTY-

半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结： 半导体元件制造过程可分为 前段（FrontEnd）制程 晶圆处理制程（WaferFabrication；简称WaferFab）、 晶圆针测制程（WaferProbe）； 後段（BackEnd） 构装（Packaging）、 测试制程（InitialTestandFinalTest） 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随着产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接着进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程

经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC构装制程（Packaging）：利用塑胶或陶瓷包装晶粒与配线以成积体电路 目的：是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型） 半导体制造工艺分类 二MOSIC的基本制造工艺：