现代CMOS电路的噪声问题及其抗噪声优化设计

西安电子科技大学

硕士学位论文

现代CMOS电路的噪声问题及其抗噪声优化设计

姓名：李小明

申请学位级别：硕士

专业：微电子学与固体电子学

指导教师：庄奕琪

20030101

接要

摘要

随精现代ＣＭＯＳ集成电路向更大规模，璺小特征尺寸方向发展，电路中的主要噪声源已铁器件的固有噪声避渡到蠢挂底糕会以及数字模拟模块阉瓣相互事撬而引越的噪声。其中，受噪声影响的不仅仅是传统的模拟部分，还包括数字部分戈其是动态数字电路。因此传统匏晶体管级电鼹分板技术已经不戆逶瘫集成度霾益增加的现代ＣＭＯＳ电路。本论文以现代ＣＭＯＳ电路中愈来愈突出的噪声问题为研究对象，从爨论上磷究了嚣｛睾噪声鲍巍理，根据不阏模块阉予扰鲍舆体表瑗，研究了电路耦念噪声的机理并给出了深亚微米集成电路中的噪声解析模型，提出了具体灼噪声优化电黪设计方法学和鞠应的优化实例。

在器件噪声机理研究中，针对模拟电路中器件噪声的影响和低噪声应用场含，研究了器传的热噪声、ｌ馒噪声以及阻性多晶硅拯上的噤声，衬底电阻＆相关的热噪声，以及与满源反偏ＰＮ节栩关联的散粒噪声，并己将其在模拟电路的噪声计算和低噪声分析中加以等效，给如基于器件的低噪声化一般思路謦Ⅱ等效过程。

在深亚微米集成电路的噪声模型建立过程中，研究了以数字电路为主体噪声耦合方式以及不网单元电路抗噪声建模方法，依据深亚微米噪声的表现形式，绘出了其体的分析方法学和优亿原刘。

在电路的噪声优化设计方法学成型过程中，以现代ＣＭＯＳ电路中发现突出的动态彀龉嗓声阔题和数模混合信号电路中豹同步开关嗓声及槽芙的衬底噪声为研究实例，提出新的抗噪声动态电路形式，用全加器对此进行了验证；对同步歼关嗓声律了深入分析，铸真结栗袭明同步开关缣声与开关数嚣凝有亚线往关系。最后，给出了衬底噪声优化的实用方法。

关键词：集成电路噪声分析深亚微米噪声加固

Ａｂｓｔｒａｃｔ

ＷｉｔｌｌＣＭＯＳＩＣｓｄｅｖｅｌｏｐｍｅｎｔｔｏｌａｒｇｅｒｓｃａｌｅ．ｍｏｒｅｎｏｉｓｅｃｏｍｅｓｆｒｏｍｔｈｅｃｏｕｐｌｉｎｇｅｆｆｅｃｔａｎｄｉｎｔｅｒａｃｔｉｏｎｉｎｔｈｅｃｉｒｃｕｉｔｔｈａｎｔｈｅｐｈｙｓｉｃａｌｃｈａｒａｃｔｅｒｓｏｆｄｅｖｉｃｅ，ｗｈｉｌｅｎｏｗａｄａｙｓ，ｉｎＣＭＯＳＩＣｓ，ｎｏｔｏｎｌｙｔｒａｄｉｔｉｏｎａｌａｎａｌｏｇｃｉｒｃｕｉｔｓｂｕｔａｌｓｏｄｉｇｉｔａｌｃｉｒｃｕｉｔａｒｅｄｉｓｔｕｒｂｅｄｂｙｔｈｅｆｏｒｍｅｒ，ｅｖｅｎｍｏｒｅｔｈｅｄｙｎａｍｉｃｄｉｇｉｔａｌｃｉｒｃｕｉｔｓ．Ｔｌｌｉｓｐａｐｅｒｇｉｖｅｓａｎａｌｙｓｉｓｏｆｄｅｖｉｃｅｎｉｏｓｅ，ｃｏｕｐｌｉｎｇｎｏｉｓｅａｎｄｉｎｔｅｒａｃｔｉｏｎｉｎｃｉｒｃｕｉｔｓ，ａｎｄａｓｔｕｄｙｏｆｎｏｉｓｅｍｏｄｅｌｉｎＤＳＭ，ｔｈｅｎｐｒｏｐｏｓｅｄｅｔａｉｌｅｄｍｅｔｈｏｄａｎｄａｐｐｌｉｅｄｉｎｓｔａｎｃｅｏｆｎｏｉｓｅｏｐｔｉｍｉｚａｔｉｏｎ．Ｉｎｔｈｅｐａｒｔｏｆｄｅｖｉｃｅｎｏｉｓｅｍｅｃｈａｎｉｓｍ，ａｃｃｏｒｄｉｎｇｔｈｅｅｆｆｅｃｔｏｆｄｅｖｉｃｅｎｏｉｓｅａｎｄｌｏｗｎｏｉｓｅｃｏｎｄｉｔｉｏｎｓ，ｔｈｅｎｏｉｓｅｉｎｃｌｕｄｉｎｇｔｈｅｒｍａｌｎｏｉｓｅ，ａｎｄｎｏｉｓｅｉｎｔｈｅｒｅｓｉｓｔｉｖｅｐｏｌｙｇａｔｅ，ｎｏｉｓｅｄｕｅｔｏｔｈｅｄｉｓｔｒｉｂｕｔｅｄｓｕｂｓｔｒａｔｅｒｅｓｉｓｔａｎｃｅ，ａｒｅｓｔｕｄｉｅｄ．Ｓｕｂｓｅｑｕｅｎｔｌｙｇｅｎｅｒａｌ

ｔｈｏｕｇｈｔａｎｄｅｑｕｉｖａｌｅｎｔｐｒｏｃｅｓｓａｒｅｐｒｅｓｅｎｔｂａｓｅｏｎｄｅｖｉｃｅｎｏｉｓｅｓｃａｌｉｎｇ。

ＩｎｔｈｅｐａｒｔｏｆＩＣｎｏｉｓｅｍｏｄｅｌｉｎｇｉｎＤＳＭ，ｔｈｅｍｏｄｅｌｉｎｇｏｆｄｉｇｉｔａｌｎｏｉｓｅｃｏｕｐｌｉｎｇ

ａｎｄｄｉｆｆｅｒｅｎｔｃｉｒｃｕｉｔｃｅｌｌａｒｅｓｔｕｄｉｅｄ，ｂａｓｅｄｏｎｂｅｈａｖｅｏｆｎｏｉｓｅ，ｔｈｅｄｅｔａｉｌｅｄｍｅｔｈｏｄｏ－

ｌｏｇｙｏｆｎｏｉｓｅａｎａｌｙｓｉｓａｎｄｐｒｉｎｃｉｐｌｅｏｆｎｏｉｓｅｏｐｔｉｍｉｚａｔｉｏｎａｒｅｂｏｔｈａｔｔａｉｎｅｄ．Ｉｎｔｈｅｐａｒｔｏｆｎｏｉｓｅ－ｉｍｍｕｎｉｔｙｄｅｓｉｇｎ，ａｎｅｗｎｏｉｓｅ－ｔｏｌｅｒａｎｔｔｅｃｈｎｉｑｕｅｉｓｐｒｅｓｅｎｔｅｄ．

Ｃｏｍｐａｒｅｗｉｔｈｔｒａｄｉｔｉｏｎａｌｄｙｎａｍｉｃｃｉｒｃｕｉｔ，ｔｈｉｓｔｅｃｈｎｉｑｕｅｃａｎｇｒｅａｔｌｙｉｍｐｒｏｖｅｔｈｅｎｏｉｓｅ—ｔｏｌｅｒａｎｔｉｎｔｈｅｐｒｉｃｅｏｆｌｅｓｓｐｅｒｆｏｒｍｅｎｔｌｏｓｓ．Ｉｔｓｇｅｔｔｈｅｌｏｗｅｓｔａｖｅｒａｇｅｎｏｉｓｅｔｈｒｅｓｈｏｌｄ

ｅｎｅｒｇｙ．ＴｈｅｆａｃｔｏｒｏｆＳＳＮｉＳａｌｓｏｓｔｕｄｉｅｄａｎｄｔｈｅｓｉｍｕｌａｔｉ∞ｒｅｓｕｌｔｓｈｏｗｓｔｈａｔｔｈｅＳＳＮｅｘｈｉｂｉｔｓａｓｕｂｌｉｎｅａｒｂｅｈａｖｉｏｒｗｉｔｈｔｈｅｎｕｍｂｅｒｏｆｏｕｔｐｕｔｓｓｉｍｕｌｔａｎｅｏｕｓｌｙｓｗｉｔｃｈｉｎｇＡｎｄｔｈｅｍｅａｓｕｒｅｓａｒｃｏｂｔａｉｎｅｄｏｎＨｏｗｔｏＲｅｄｕｃｅｔｈｅＳＳＮ．ＳＳＮｄｉｓｔｕｒｂｓｓｅｎｓｉｔｉｖｅｃｉｒｃｕｉｔｓｔｈｒｏｕｇｈｓｕｂｓｔｒａｔｅｃｏｕｐｌｉｎｇｉｎｍｉｘ－ｓｉｇｎａｌＩＣｓｉｎＤＳＭ，ｔｈｅｑｕａｌｉｔａｔｉｖｅｓｕｂｓｔｒａｔｅｃｏｕｐｌｉｎｇｍｏｄｅｌａｎｄｔｈｅａｐｐｌｉｅｄｔｅｃｈｎｉｑｕｅａｒｅｇｉｖｅｎｆｉｎａｌｌｙ．

Ｋｅｙｗｏｒｄｓ：ＩＣｓＮｏｉｓｅａｎａｌｙｓｉｓＤＳＭＮｏｉｓｅｒｅｉｎｆｏｒｃｅ

独创性（或创新性）声明

本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。

申请学位论文与资料若有不实之处，本人承担一切相关责任。

本人签名：日期：迦；：［：世

关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）

本学位论文属于保密，在年解密后适用本授权书。

本人签名：导师签名：日期兰塑；：』：ｆ丛日期坠２１：１：！里

第一章鳍论

第一章绪论

１．１现代ＣＭＯＳ电路与噪声

九十年代以后，大规模集成电路工艺的发展仍然依照摩尔定律（摩尔定律：

每三年器件尺寸缩小２／３，芯片面积约增加１．５倍和芯片中的晶体管数目增加４倍）所预言的发展速度急剧增加。集成电路技术目前已发展到甚大规模阶段，即ＵＬＳＩ

（ＵｌｔｒａＬａｒｇｅ－ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ），芯片中最多元晶体管数目已达１亿个，其微细加工工艺已到达深亚微米级（小于等于０．３５１ｕｎ）技术，并将继续向０．２５１．ｕｎ、０．１８１ｍｌ、０．１岬普及发展，见表１．１。器件性能则向着高速、低功耗发展。ＳＩＡ…（ｓｅｍｉｃｏｎｄｕｃｔｏｒＩｎｄｕｓｔｒｙＡｓｓｏｃｉａｔｉｏｎ）在曾在９５年就曾预测未来１０年内Ｉｃ的特征尺寸将达到０．０７岬，线宽０．０８１ｍ，布线间距０．１２１．ｔｍ，介质厚度０．５０ｌ＿Ｌｍ，电源电压将降到１伏，工作频率将达到１．１ＧＨｚ，表１．１为世界集成电路技术发展

预测，而实际的发展已突破了这一预测。现在微细加工技术已从０．６１．ｍｌ提高到

０．１８１．ｔｍ的水平；Ｏ．１８ｍ＇ｎ的ｌＧ位动态随机存取存储器ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ

ＡｃｃｅｓｓＭｅｍｏｒｙ）已研制成功；２５６Ｍ位的ＤＲＡＭ已进入大量生产阶段；具有６４位速度位２ＧＨｚ的微处理器已宣告研制成功。

表１，１世界集成电路技术发展趋势

●‘’年份１９９５１９９８２００１２００４２００７２０１０

ＤＲＡＭ的最小线宽

Ｏ．３５０．２５０．１８０．１３Ｏ．１００．０７ｌｌａｎ

ＤＲＡＭ位数斛Ｍ２５６Ｍ１Ｇ４Ｇ１６Ｇ６４Ｇ

微处理器的晶体管数４＾ｆ７＾ｆ１３Ｍ２５＾ｆ５０Ｍ９０＾ｆ连线层数４～５５５～６６６～７７～８

芯片面积，埘ｍ２１９０２８０４２０６４０９６０１４４０

’

硅片直径，ｍｍ２∞２∞３００３００４００４００

在半导体集成电路的发展过程中，基于硅半导体的ＣＭＯＳ电路技术由于其易于大规模集成的特点，并且在技术和工艺日趋成熟，性价比优势明显的情况下，目前以及今后相当一段时间内，在大规模，超大规模集成电路中仍牢牢占据主导地位。而近年来，个人数字系统，个人通讯终端，视频信号处理等大量消费类便携产品的推动下，以及系统的体积，功耗及成本的要求，使得硅ＣＭＯＳ电路不断向高速、高密度、低功耗，芯片系统化迅猛发展并改善了系统的性能：ＳＯＣ电路中，将数字电路，模拟电路以及射频电路集成在同一芯片，一方面，在电路板级，

现代ＣＭＯＳ电路中的噪声问题及其抗噪声优化设计

只需要单个芯片或少量芯片，从而降低了成本并减小了体积；且相对原来多个芯片具有较少的压早点数量以及互连线数量，使得与其相关的寄生电容明显减小，从而降低了系统的功耗；在高频应用场合，由于封装之间互连寄生效应通常使得高频段响应变坏，因此封装间互连线的减少常常可改善电路的高频相应或甚至于扩大电路的频带。另一方面，在现代ＣＭＯＳ片上系统内部，其器件尺寸不断缩小，集成密度不断增大，金属线间距越来越小，愈低的电源电压以及愈快的系统时钟，使得在数字电路中，噪声干扰或电路跳变产生的毛刺引起数字电路本身逻辑故障的可能增大，更重要的是，在数模混合及ＳＯＣ电路中，抗噪声能力较强的数字部分所引入的“人为”噪声，通过电源及衬底耦合到对噪声十分敏感的模拟电路中，使系统性能恶化。由于这些问题的不断突出，包括低噪声噪声设计和抗噪声加固等噪声优化技术已成为现代ＣＭＯＳ电路设计中与面积，时序，功耗同等重要的指标。

１．２电路噪声技术现状

低噪声电子学是－－Ｉ＇７重要的综合科学，１９１８年ｗ．肖特基（ｓｃｈｏｔｔｙ）最早研究散粒噪声、１９１７年一１９１８年Ｊ．Ｂ．约翰逊（ｊｏｈｎｓｏｎ）和Ｈ．奈奎斯特（Ｎｙｑｕｉｓｔ）最早研究热噪声，已经数十年的历史，但这门学科迅速发展还是近二十年的事情。８０年代以来，人们开始对许多微弱信号进行研究，促使人们在抑制噪声方面做了很多努力，包括：研制低噪声元器件，设计低噪声电子线路，探讨检测微弱信号的新方法，以及相应理论工作的展开。现在，低噪声电子学作为一种重要的科学实验方法，在揭示人类自然界奥秘的活动中发挥着愈来愈大的作用，它的发展和完善将不断促进有关科学的发展。基于这种原因，“低噪声电子学”成为现代电子学的中要发展方向之一。

通常，噪声代表基本的随机噪声源，是电系统中的器件和材料自发产生的起伏物理现象。例如，在温度高于零度时，导电体产生的热噪声是典型的例子。在半导体ＶＬＳＩ电路中，噪声通常以噪声电压（电流）量出现，定义为驱使节点电压偏离正常值的扰动【２１。对于低噪声电路技术，传统的噪声分析和低噪声化方法主要集中在中小规模，双极型模拟器件上，并且取得了一系列有效的研究成果【３１，形成了理论化的工艺，器件，及电路方法，逐步克服了这些电路中的噪声问题。包括模拟电路的内部物理效应的低噪声设计，也在逐渐形成比较成熟的设计考虑和一般方法。随着ＣＭＯＳ工艺的出现发展，在器件噪声主导类型及噪声与器件参数关系等方面与传统双极器件不尽相同，并随着电路规模的不断增加，电路工艺的变化，ＣＭＯＳ电路中的主导噪声源不仅与器件参数和工艺相关，而且和电路行为，电路结构，电路间的耦合干扰密切相关，这样，寻求合适的电路抗噪声优化

第一章绪论

技术来提高电路可靠性改善芯片系统并与传统的低噪声器件及工艺结合起来，从这个意义上讲，传统的模拟电路低噪声可纳入抗噪声优化技术范畴。在国外，伴随着ＳＯＣ及Ｐ复用技术。现代ＣＭＯＳ电路中的噪声评估，电路噪声优化方法以及ＲＦ中的低噪声化方法作为一项重要技术加以研究，其中的一些成果报道已应用于电路实现中。但同时现代ＣＭＯＳ技术发展日新月异，电路中具体情况又千差万别，并且任何低噪声设计均以牺牲电路的其他性能为代价，提出各种比较具体的方法目前，在这一活跃的研究领域，仍在不断寻求最佳的解决方案。研究内容分布于结合芯片的设计过程，预测所设计系统的噪声，在设计芯片系统的方案时，就考虑低噪声化，并一级一级进行噪声优化平衡，直到电路的物理设计，即低噪声化ＴＯＰ－－ＤＯＷＮ方法；另一方面，结合工艺，在电路的各个层面上寻求最小噪声化方法，实现低噪声化的ＢＯＴＴＯＭ－－ＬＩＰ方法１４］，目前的深亚微米ＶＬＳＩ中，噪声优化设计同芯片面积，速度，以及功耗一样重要。

在国内，无论是在半导体器件噪声的基础研究方面，还是在低噪声器件的研制方面，都十分薄弱。在利用噪声来评估器件可靠性方面近些年来逐渐成为一个活跃领域，而包括深亚微米电路本身及其条件下数模混合电路的噪声优化电路技术的研究还比较年轻，许多的成功经验和和正确理论还没有比较完整、及时的总结。许多的问题研究还只是散见在国外的一些文献上，这种情况与集成电路的迅速发展是不相适应的，并且给集成电路设计方面工作带来了相应的障碍。研究现代ＣＭＯＳ电路中的噪声问题以及其相应的抗噪声优化技术对于推动集成电路以及系统芯片设计发展，提高电路性能提供有效的理论依据和使用方法。

１．３本论文的工作与论文结构

本论文的结构是以作者的研究顺序组织的。

第一章节为绪论，主要介绍了现代ＣＭＯＳ集成电路中噪声以及电路低噪声化设计方法学的研究进展。

第二章节的器件噪声机理研究中，依据半导体噪声理论，研究了ＭＯＳＦＥＴ器件中的噪声模型及表征，并已将其在模拟电路的噪声计算和低噪声分析中加以等效，给出基于器件的低噪声一般思路和等效过程。

第三章节主要介绍了作者对现代ＣＭＯＳ电路噪声模型的建立过程，研究了以数字电路为主体噪声耦合方式及以及不同单元电路抗噪声建模方法，依据深亚微米噪声具体表现形式，给出了具体的分析方法学。

第四章节中提出了具体的噪声优化电路设计方法学和相应的优化实例。首先，以现代ＣＭＯＳ电路中表现突出的动态电路噪声为实例，提出了其相应的噪声优化电路形式，对全加器等单元电路作了验证。其后，对现代ＣＭＯＳ电路噪声的另一

４现代ＣＭＯＳＩ乜路中的噪声问题及其抗噪声优化ｌ垃计

个突出表现——同步开关噪声进行了分析和模拟，并在此基础上给出实用化方法。最后以衬底噪声为第三个实例，给出了具体的噪声优化方法。

第五章节为结束语，对本次毕业设计工作的突破点和有待解决的难点问题进行讨论，并对超大规模电路噪声优化设计作了归纳和展望。

擀＝章糕件噪声机墩耕究

禁二拳爨静噪声辘堡掰巍

零章鞭簧糕逐擎零薄器薅襟拳表鬣获特熹；洪及霞｛｝：乏翔熬趣蔓荧裴爨分类，

是各种低噪声化方法的理论蕊础。柱器件嗓声机理研究中，针对模ｊ氅Ｉ电路中器件漂拳戆影跨敬蕊噪声琏爰器套，疆巍了嚣转煞热臻黟、ｌ嚣爨声渡及驻蛙多惑黩撰上的噪声，衬底电阻‰相关的热嗓声，ｌ｝ｌ及琦漏源戚偏ＰＮ节相关联的散粒噪声，莠予将荚在撰黎龟臻辫臻声诗篓褒觳辕声势撰孛热璐等效，绘鑫甄臻声一般愚路和等效过程。

２．｛嗓声表征凝分类

２．Ｉ．１噪声表征

嗓声起源予耪瑗瀵的随概起伏，澎成嗓声酶耪谍机构通常称为嗓声濂。粕粱骠势澡夔性羧不蘧瓣瘸变鼗，鄂么褒短该蝶辫源熬髓规变爨购统计特性也不髓对阊变纯，这种变量称为平穗随机交纛。半导体器件巾的礤声箍本上都属于平稳隧瓿燮爨甥。

器件噪声主要瓣寝征参数宥：

Ｉ．等效输入噪声具农电疰或媳淡增藏的三段线多端线性有源器擞如擞极鑫体管，臻敲藏鑫休管释裁缝集成魄蘸等）’在藏夭裔焉信号瓣露辩，也放大了蠹邦噪声。这样，在嚣转输趣端测褥的噪声太小就与该器｛牛麴增益有荧。因此，常饕穗器舞输穗臻震黎戮懿臻声抉葵灸揍在输入端静禳声漂，帮等效辕入礤零淹嚣磊载等效输入噪声嘏漉磊。

２．嗓鸯蒸数寄深嚣俸嚣臻声蘸数定义为单馥鬻宽蠹祷效籍爨嗓声翡攀镌与接在器件输入端鹪源电阻惩的热噪声所产生的噪声功率Ｎ，ｏ之比，可表示为

Ｆ＝“菇，（２－ｌ≥蝼声系数麴舅一令等效懋义荛羧八褒黩越竣趣髅≯噪找越地毽，搿表示为

Ｆ＝船（２－２）

Ｖ鸯，‘’§

。斌中，繇岛分掰为输入，输出的信号功率；瓶脯分掰两输入。输出的蠊声功搴。装蒜努强舞摹靛；臻声系数哥袋暴秀；萎≥＝１０１０９Ｆ［ａＢ！

如上所述，半龉体器件的噪声Ｗ以用上述半导体西‘够数和批两种黪数来

现代ＣＭＯＳ电路中的噪声问题及其抗噪声优化设计

表征。ＪⅣ，常用于器件比较线性放大器噪声的大小，它反映了放大器的内部噪声使系统信／噪比恶化的程度，但不是表征特性的最佳指标。现在国外对于半导体器件（特别是集成电路）的噪声表征多采用晶也参数。

２．１．１噪声分类

半导体器件中的噪声，一般是按照物理机构的不同来分类的，可分为热噪声，散粒噪声，ｇ－ｒ噪声和１／ｆ噪声四大类，见图２．１。

一般的频率范围内，热噪声和散粒噪声的功率谱密度与频率无关，统称为白噪声。１／ｆ噪声和ｇ．ｒ噪声则与频率有关，前者与频率成反比，后者则按，／ｒ』ｔ尸饷２）规律变化（其中而为转折频率），统称为有色噪声。由于这两种噪声通常在低频情况下显著，也称为低频噪声。

热噪声起源于晶体中载流子的随机热运动，广泛存在于各种电阻性元器件之中。热噪声的大小只与电阻和温度有关，即使器件没有电压和电流，也同样存在；散粒噪声、ｇ－ｒ噪声和１／ｆ噪声则与器件的电流和外加电压有关，一旦电流或电压消失，这些噪声也就不复存在。

半导体器件噪声低频噪声（有色噪声）

ｇ－ｒ噪声

ｆ基本１／ｆ噪Ｎｌ／ｆ噪ＮＪｌ

Ｌ非基本ｌ／ｆ噪声

图２．１半导体器件中噪声的分类

散粒噪声起源于载流子跨越势垒的随机性，因此只存在于载流子运动受控于某种势垒的器件中，如金一半接触的肖特基二极管，具有ＰＮ结势垒的双极晶体管等。ＭＯＳＦＥＴ和ＪＦＥＴ的载流子运动沟道中无势垒存在，所以基本上没有散粒噪

淹

淹

声

噪噪噪声粒粒逊噪散散翰散频频约扩低高ｒ●１Ｌ

ｒ●１Ｌ声声

噪噪粒热散厂●●，●●声噪淹

澍

噪噪合发复猝，●●厂●●／、●

第二章器件噪声机理研究

声。

热噪声和散粒噪声是器件的基本工作原理决定的，从本质上看是不能彻底消除的，而ｇ－ｒ噪声和１／ｆ噪声在很大的程度上是器件的杂质与缺陷引起的。从这个意义上讲，低频噪声往往反映了器件内在质量和可靠性的优劣。

由于噪声产生的机理与器件的结构紧密相关，所以在不同结构的器件中，各种噪声的相对强弱有着很大的差别。常规半导体器件存在的主要噪声类型如下图２．２所示：

电子器件的噪声通常由白噪声，１／ｆ噪声和ｇ．ｒ噪声三种分量构成。其功率谱密度可写成为：

ｓ（厂）＝Ａ＋ｓ／ｆ７＋ｃ／Ｏ＋（ｆ／五）８）（２－－３１共有六个表征参数，即白噪声的幅度爿，１／ｆ噪声的幅度占和频率指数因子，，，ｇ—ｒ噪声的幅度Ｃ转折频率五和指数因子ａ。不同的噪声分量以及各个分量的不同表征参量往往具有不同的物理意义，对应于器件的不同结构特征和缺陷量。因此，从实测噪声频谱中分离出各种噪声分量，并精确地确定各个分量表征参数的值，是对器件进行噪声物理分析的前提。

ｉ双极晶体管ｔ三。二二，ｆ噪声糊粕髂件卜瞰㈦誊

Ｌｌ热噪声｛凳主冀墓：

巍栈ｅ醇０Ｓ邀藏孛魏稚簿霹蘸爱蠢；挽曝声髓裁设译

２＋２醚ｏＳＦ萎Ｔ孛熬噪声

辩￡蹲ＦＥＴ孛浆噪声滁毽耩：淘遒审豹瓣煞嗓声，Ｉ／ｆ嗓声，辫壤多菇醚疆上懿噪声，橼疯惫爨‰鞠美熬热噪声，数及与瀑源袋德ＰＮ繁禳荚载鹣教毅襟声。柽一黢爨舍下，慕簿嚣蓊释媾撬ｌ＃露鬟蘩，褒｛螽噪声建羯踺，必须考惑篡德熬襟疼漂。

２．２。１ＭＯＳＦＥＴ麴热噪声

蓠巍，对具体韵热臻声模銎撵瑟瑟瀚述：

在经俺一个娥于绝对霉瘦臣土温壤的罨钵中，裁漉子郏农馓涎凝她的热逶魏。运耱冤瓣弼秘熟遮动囊翱在载流予宥瓶粼熊遮动之上，就零ｌ怒了电流壤离平羯蕊的趄茯。蠢滚器粒袄必然弓｜怒在魄隧两端电聪的超铁。遮秘觅规则的起伏邸热噪声（Ｔｈｅｒｍａｌｎｏｉｓｅ）。药翰避１９２８年笈瑗热嚷声，掰戮叉潮作筠翰澄臻声（Ｊｏｈｎｓｏｎｎｏｉｓｅ）。

｛皿ｌ菇。厨；臻２，３电飘熟潞声萼敲穗路黧《ａ）等效旗声电氆誊ｎ≤ｂ）游毅臻声姆瀛王ｎ

一块电隧菇致敬母体，在澄魔毙Ｔ，繁宽梵△ｆ时的热噪声哥戳用～令等欺鞠率联翡窀垂添嚣ｎ表示（蓬２：３（ａ）），魄可敬耀一夸与箕亳鼯ｇ＝ｌ／Ｒ并联翡魄懑源矗来表示（餮２，３（ｂ））。静服从鞋下头系式，称烫祭豢斯特公斌：

霹＝毒撩琴（２－３）

’露＝４ｋＴｇＡｆ（２—４）

靛鸯渡尔兹受鬻鼗，零惫绝对滋发，赉菰上嚣式霹激番赉，热噪声丈零与步｝船亳篷澎关，其与添凄帮电隧德育关系。在逶常酶颡举范霞内，热嗓声的麓攀港密度与颁攀无美，震予蠡嗓拳。

场效蕊鑫体警楚遴避调裁警激海逶鹣电陵泉工俸静。阖鼗电隧瞧沟遂中妊然产生热臻声。鬣为霉邀淘遭斡惫辍藏争｝热穰嚣嚣囊，数这羚热臻声均方蘧与羚熬

１王，

］｜菠ｊ；，—；；０上川¨ｆ

第二章器件噪声机理研究

偏压有关。沟道中的热噪声可以产生两种噪声电流，一是直接在栅源回路产生的，称为沟道热噪声；二是通过栅沟电容的耦合在栅源回路产生的，称为感应栅噪声。二者具有同一起源，后者只在甚高频下才起作用。

ＭＯＳＦＥＴ在正常工作情况下，在漏源之间形成反型层沟道电阻，在栅压控制下少数载流子通过沟道。在一定情况下，当漏源电压ｖｏｆ－ｏ时，沟道可看作一均匀电阻，其沟道噪声按式（２．３）或式（２．４）给出。而在通常情况下，电压‰≠０，‰电压高于Ｖｏｏ电压。因此，相比于漏极而言，源极附近呈现更强的电导性，这样一来ＭＯＳＦＥＴ沟道不再是一个均匀电阻，必须将其分割成为一系列小段（△ｘ）以计算噪声。必须计算每一个小部分的噪声然后再沿整个沟道对其求积分。

噪声谱密度公式为：

￡“＂．等．’ｋ（州ｙ（２－５）

Ｌ。』Ⅸ０

其中，矿为沟道宽度，上为沟道长度，Ｕ为沟道有效迁移率，Ｊ赫为漏源电流。

式（２．５）中的积分很难求解。简言之：

ｉ；＝４?ｋ?Ｔ?，?ｇ。（２—６）ｒ因子是晶体管基本参数和偏置条件的复函数，要求出ｙ值，需用数值方法。

对于现代ＣＭＯＳ工艺，氧化层厚度为５０ｒｉｍ量级，衬底搀杂浓度降低到１０１５—１０１６ｃｍ４，，因子的值在Ｏ．６７—１．０之间。

沟道中的噪声同样通过沟道与栅之间的电容Ｃ。ＷＬ耦合产生感应栅噪声，感应栅噪声与容性耦合频率相关（ｆ２），噪声表达式近似为：

‘

，．、２

‘２＊４．ｋ．Ｔ去．（２．吖）２≈４．“ｎ警‘㈥协７）矗＊‰／２疋ｋ为ＭＯＳＦＥＴ的截止频率．Ｃｏｓ为栅源电容?

当频率ｉ＇＞ｆＴ，栅噪声电流起非常重要的作用时，才将栅噪声与漏极电流相比较，因此，在大多数实际情况下，将此噪声忽略不计。

２．２．２ＭＯＳＦＥＴ的１／ｆ噪声

从均匀金属薄层电阻，及各种不同类型的电阻到半导体器件甚至于化学电源，几乎在所有类型的器件中都发现了１，ｆ噪声。由于１／ｆ噪声广泛的存在于各种器件，因而在它的背后必然有其根本的物理机制，但至今还没有找到确定统一的答案。

ｌ／ｆ噪声具有两个基本特征：

（１）在一个相当宽的频率范围内，１／ｆ噪声的功率谱密度与频率成反比。

（２）１／ｆ噪声电压或电流的功率谱密度近似与通过器件的电流的平方成正比。

０现代ＣＭＯＳｌ乜路中的噪声问磁敷ｊｅ抗噪声优化设计

稚所有有源半导体器件中，由于寝面导电机制，ＭＯＳ晶体管具肖最高的Ｉ／ｆ噪声。葵缝象楚好晁个理论及耪毽模黧受靼来艇释ＭＯＳＦＥＴ孛鹣１，撩枣。这黧理论

和模型除在细节上育所差剐外，均鏊于由胡格（Ｈｏｏｇｅ）经狳关系式所表示的迁移率涨藩貘型，以及迦变霍势Ｍｃ弩髓。牲。蠖；一次葶ｌ囊载滚孑浓菠蠛数鬟涨藜模撰。、可以证明ｆ“，对于迁移率涨落模擞，等效电压功率谱密液为：

归；?若器爵沼鼬黠予数涨落模型，等效毫压堵率遴密度楚：

”；（，）２虿旁可‘２“９’ｔｌｆ为只考虑散射的迁移率，Ｕｅｆｆ为器件的有效迁移率，ｏｌ称为胡格ｌ／ｆ参数，Ｃ。为擎霞嚣稷瓣蓑窀容。

比较式（２．８）与（２．９），可以糟剖两个模型有两点不同，其一，式（２，９）噪声与童滚箍鬻蘩终笼荧，臻声夫枣瀣接与蠢效撩窀篷（Ｖｏｓ－砖）成蔗毙美笨。其二，式（２－９）噪声与Ｃ２０ｘ成反比关系，而在式（２＊８）中，其与Ｃ。。成反比燕系。一般漤，这嚣拿差辩并不意喙着其中零令模壁不正确。冀缝参蘩，霄效迁移警袭得嗓声还与巅流偏鬣以及氧化层厚度等条件相关。许多试验均以证明了以上两式斡遁惩毪。翅瓣予数涨落摸整最壹接翡泛摄ＭＯＳＦＥＴ豹雾嚣态密度与噪声邀篮或电流成严格的正比燕系。因而，往往通过缩龠工艺擒帝０来减小陷阱密度，降低ｌ，ｆ臻声戆影酶。

２。２＋３其它噪声源

在抵噪声应用环境中，箕缝豹一些噪声濮也变锝比较重要。这拨噪声源蝴下：１）与电阻靛多晶硅褥电阻酞。福关的热噪声，

２）由于衬底电阻‰箍弓｛起的热噪声，

３）鸯漏源葳褶络豹瀵漏电流福关的教粒嗓声（ｓｈｏｔｎｏｉｓｅ）

由予泄漏电流通常避小于漏搬电流Ｉｎｓ，因此其效成可以忽略不计。男～方谣，如不对敝餮帮硒采取特尉酶预防措施由鬟ｇ稷Ｒｂ雩｜超鹩噪声将有可麓超过诲邀热嗓声。因而在此可以说明的怒，低噪声应用环境中，常采取～种称为手指结构的

ＭＯＳ管电阻性多燕穗褥电随＆稳关鲸热磲声（图２．４（ａ））程实际潘况孛，手指结构的ＭＯＳ—ＦＥＴ具礴很大的宽长比，这种结构的有点为：低ＣＢｓ和ＣＢＤ电容（减少了骞生添电容），在敝霞嶷瓒对狠裔爱。对予交予枣重底窀漱风瑟弓｜起鹣热噪声，如幽（２．４（ｂ）），常常通过衬底偏置的方法采减小噪声。

第二章器件噪声机理研究

瞄●■■■—■——■■■■■■■—■■啊翟●————■■■■———■■■—■■＿啊—■——●●●■■■——■■■■■—＿翻————■■■—■■●■————■啊礴■■■—■■■■———■—■■■—＿嘲■■—■●■——■■—■■—■■—＿豳：：！！：：！翊

嘧●—■——■■—■———●—■■—啊鸺●■■■—■●●————————■啊

嘲卜ｌ—＿＿＿■—?—■墨曼强ｌ翱■—■■●———■—■■■—目

Ｉ龃Ｌ———————————————————Ｊ１■暖菡盔鹫墨疆面■墨■曩■■■—■—■■

叫幽．幽——匕＝］——一Ｐ－ｓｕｂｓｔｌ．ａｔｅ胁’

口胁Ｖ’Ｖ

图２．４栅电阻噪声与衬底电阻噪声（ａ）手指结构ＭＯＳ管方法（ｂ）衬底偏置方法

２．３器件噪声模型

考虑以上的主要噪声源，一个描述ＭＯＳＦＥＴ的噪声特性模型如图５所示，

４／ｔｆｆ＇／％

ＧＳＤＢ

图２．５ＭＯＳＦＥＴ共源小信号噪声等效电路

在图２．５中，包括沟道电阻引起的热噪声，阻性栅噪声，以及低频噪声。忽略了在频率高于截至频率时才起重要作用的感应栅噪声。在实际应用中，由于通常为了确定噪声在输入端的等效大小，应用Ｅｎ—Ｉｎ模型，把图２．５所示的噪声模型绘成图２．６所示的Ｅｎ—ＩｌＩ模型，即把噪声电流源折算到输入端。

现代ＣＭＯＳ电路中的噪声问题及其抗噪声优化设计

圈２．６ＭＯＳＦＥＴ的Ｅｎ－－Ｉｎ模型

对图２．６来说，当输入短路，仅Ｅｎ对输出噪声电流Ｉｎ。作相互贡献，即

，二＝９２，，Ｕ？＝ｇ二２Ｂ。２（２－－１０）考虑热噪声和１／ｆ噪声，可以得到，

霹＝等枷Ｔｗ（２、１‰１Ａｆ似轰鲈（２－－１１）其中，ＩＧ为栅极漏电流，ＩＤ为漏极工作点电流，Ｋ为由器件决定的常熟，ａ为０．５￣２之间的常熟。图２．７示出了ＭＯＳ管Ｅｎ的谱密度曲线，由图可见，由于式（２－－１１）等号右边第二项为１／ｆ噪声的贡献，使得Ｅｎ随频率的降低而上升。与双极晶体管不同，对场效应晶体管来说，其ｌ／ｆ噪声区可扩展到兆赫兹范围。在中频段和高频段主要是沟道热噪声对Ｅｎ的贡献，所以谱密度是平坦的。为了减少这个区域的噪声，必须把ＭＯＳＦＥＴ应用在ｇｍ大的工作点上，即静态漏极电流要大通常ＩＤ在ＩＤＤｓ（为ＵＧｓ＝Ｏ的ＩＤ）附近，ｇｍ可达最大。

图２．７典型ＭＯＳＦＥＴ的Ｅ２。谱密度

在常规ＳＰＩＣＥ的ＭＯＳ器件模型中，用四个噪声电流源模拟噪声，都用谱密度表示。其中两个代表漏极和源极的寄生串联电阻的热噪声，它们分别表示为Ｓ。＝４ｋＴ／Ｒ。以及Ｓ。。＝４ｋＴ／Ｒｓ，另外两个从漏极到源极的噪声电流源，其一为热白噪声（散粒噪声），另外一个为１／ｆ噪声，表示为，Ｓ。＝８ｋＴｇ。／３以及矿ｒ』Ｆ

Ｓｒ

２二ｆＣ∑。，生ＷＬＬ，ｇ，式中ＫＦ和ＡＦ是可由用户输入的参数，ｇｍ是Ｑ点的小信号模型

第：章器件噍声机理研究

跨导，Ｉ∞静态漏极电流，ｋ行悬有效沟遒长度，假定信号源不相关，将所有噪声苓籀热藏褥鬟全都懿礤声灌密震。这徉，在分褥ＣＭＯＳ线路鹣骧声性貔潼，霹将器件的噪声源反应在其输入上，对与噪声分析将十分方便。

２．４ＣＭＯＳ模拟电路中的噪声

模拟集成电路对噪声比较敏感，其自身电路内部物理量的超伏所引入噪声火，Ｉ、对其瓤影昀戮其牲能，本苇麸其内秘噪声性戆方嚣逃行分据，在此纂础土，从电路角度简述低噪声设计方法。

在模羧ＭＯＳ电鼹巾，对噪声敏感的电路如放大器，莲控振荡器等电路，在线路和版图的低噪声设计其体细节不尽栩同，但基于２．３节的模型化以及等效输入噪声，在分｛厅鄹设计原则上是一致的。对于离增益电路，输入溃鲍噪声性能，镬往对予电路的噤声特憔起决定作用，因而，差分放大器为例，给出低噪声一般思路和等效过程。

分潮考虑麓分放大器的噪声性能的各个频段噪声，如低频的１／ｆ噪声，高频段的热噪声等。根据频段的不同，可以忽略其中的一种。图２．８给出了一耪通常Ｎ沟差分放大舔，其中每个器件输入端都有一个等效噪声电压源。

漆∞～

蹦２．８差分放大器的等效噪声

嵋。，《。，《，ｌ；乏歉Ｖ一２分翔为Ｔ１，Ｔ２，Ｔ３戮及甄输入端瓣嗓声蠢篚均方俊，显然谈电路的总噪声电流均方值为

ｉｉｏ：ｇ：２Ｍ麝＋磊ｊ＋ｇ：。露＋石；（２－－１２）若把嗣８（ａ）等效为图８蚴，该电路输出的总噪声电流均方值应为

譬＝ｇｋ《（２－－１３）两个等效电路中的输出噪声电流应相等，于悬有

．巧；百＋焉－ｇｍ３－４ｊ陈＋百）（２－－１４）由上式可以看到，Ｔｌ，Ｔ２的噪声壹按提供刮放大器静输入端，丽Ｔ３，私的礤声对放大器输入端的影响与（如。／ｇ，，。）成正比。为了减小这一项的影响，在

现代ＣＭＯＳＩ乜路中的噪声问题及其抗噪声优化破计

电路设计中也应尽量减小Ｔ３，Ｔ４的跨导值。为了减小输入管本身的噪声，则应适当增搬器件熬只寸。嚣一般来说。ｐ沟ＭＯＳ管的ｔ／ｆ噪声将比ｎ沟ＭＯＳ管的小，因此，以Ｐ沟ＭＯＳ管作为输入级，将有利于噪声的改蒋。

如上分攒，对于模拟电鼹靛内部物理效应的低噪声设计，已有比较成熟的设计考虑和一般方法。即从电路设计的各个环节考虑，确定设计方法和过程：在实际｛壬务方案上，着眼予低噪声特性，从低噪声的特性出发，选择输入级器件参数及其工作点，以满足噪声指标，然盾选择电路组态和负反馈方式等采满足增益、带宽以及输入输出阻抗的要求，达到噪声特性最佳【７ｊ。

２．５小结

在本章节的器件噪声机理研究中，针对模拟电路中器件噪声的影响和低噪声应掰场合，磷究了器件静燕蝾声、ｌ／ｆ噪声蔽及隧往多磊硅褥士的嗓声，衬底电阻Ｒｂ相关的热噪声，以及与漏源反偏ＰＮ节相关联的散粒噪声，并已将其在模拟电路的嗓声专辛弊和低嗓声分褥中热默等效，给蹬低猱黟豹一般憨路霹等效遥程。低噪声和抗噪声电路优化对于ＣＭＯＳ电路是相互结合在一起的，本论将进一步对现代ＣＭＯＳ魄路辛豹深耍徽米丈燕攘集藏奄鼯噪声模鍪帮抗噪声鸯羹瀚按术佟深入讨论。

第三章现代ＣＭＯＳ电路噪声模型建立

第三章现代ＣＭＯＳ电路噪声模型建立与分析

在现代ＣＭＯＳ芯片中，噪声问题随着电路规模的增大已经愈来愈严重，芯片的电路噪声已经超过由器件本身物理特性所引起器件噪声，成为噪声主体，因此，相对于芯片上模拟电路部分，数字电路部分“规模庞大，噪声嘈杂”，是整个芯片的主要噪声源。在现代ＣＭＯＳ深亚微米集成电路的噪声模型建立过程中，研究了以数字电路为主体噪声耦合方式及以及不同单元电路抗噪声建模方法，依据深亚微米噪声具体表现形式，给出了具体的分析方法学，是论文工作的重点之一。

３．１数字电路中的器件噪声

在数字集成电路中，白噪声是主要源自器件参数的噪声源。也就是说，对ＭＯＳ电路以自噪声为主，在绝大多数情况下，１／ｆ噪声可以忽略。其原因说明如下。

令白噪声源谱密度为Ａ，１／ｆ噪声在ｆ≥１００Ｈｚ时的谱密度为Ａ彬ｆ，ｆｉ为白噪声区与ｌ／ｆ噪声区之间的拐角频率。通常以计算机为代表的数字集成电路的带宽可大

Ｊ＾７ｊ＾，

于ＩＯＭＨｚ，于是若ｌ，爿∥＞Ｃ，（矾／厂妙，则ｌ／ｆ噪声必定低予自噪声，解之可得厂，＜４００ｋＨｚ，因此，在ＣＭＯＳ数字电路中，１／ｆ噪声的影响可不考虑。可以证明【８】，对于ＣＭＯＳ电路，白噪声的电压均方值可用ｖ２＝ｋＴ／Ｃｏ＝ｋｒ／（ｍＣｉ＋Ｃ，。）表示，其中，Ｃ０位负载电容，ｍ是输出所接的电路单元数，Ｃｔ是每个单元的输入电容，Ｃ。是杂散电容和引线电容。从上面可以看出，ｖ２与器件的与器件的有源区面积成反比，因而随着ＭＯＳＦＥ尺寸的不断缩小，电路的噪声电压将随之增大，到达一定程度，就有可能引起信号误触发，对于具有上百亿个管子的计算机电路，由此带来的不良作用是不容忽视的。表３．１列出了ＭＯＳ器件按比例缩小规则，可见，当器件尺寸缩小Ｐ倍时，噪声电压则增加Ｐｍ倍。为了保证电路不出现误触发必须确定所受到噪声限制的器件最小阈值电压。

表３．１ＭＯＳ器件的按比例缩小关系

参数缩小比例因子参数缩小比例因子

器件尺寸ｗ’Ｌ，ｋｌ／Ｐ延迟时间，电流ＶＣ／Ｉ１，Ｐ参杂浓度ＮＰ功率耗散ｖＩＩ／Ｐ２

电压ｖ１伊功率密度Ｖ丛１

电流Ｉｌ／Ｐ输出噪声电压（ｖ２１／２Ｐ１０电容Ｃ＝￡ｏＡ／ｔｏ。ｌ／Ｐ

对于ＭＯＳ器件中服从正态分布的热噪声电压，可以证明，当阙值电压为

现代ＣＭＯＳ电路中的噪声问题及其抗噪声优化设计

１０√芦，具有１８亿管子的计算机在每１０００小时中出现一个错误【３］。于是，由噪声决定的最小闽值电压必须达到ｌｏ√ｖ２。

可见，在现代大规模ＣＭＯＳ电路中，器件噪声不是最重要的噪声源，由于电路的寄生耦合作用是目前ＶＬＳＩ数字电路的主要噪声源。

３．２数字电路部分中的电路噪声耦合

尽管数字电路部分的“噪声嘈杂”，但其内部电路噪声主要源自以下两个方面：一是来自电路电源到地的公共电阻通道；二是其它信号通过电容耦合过来的噪声【９１。

３．２．１阻性耦合噪声

如图所示，两个反相器通过一个公共电阻Ｒｃ连接到地，在实际电路中，这个Ｒｃ是由反相器到金属地总线的传导通道电阻造成的。把每一个晶体管都用等效电阻代替就是图３．１（ｂ）的模型ｊ运用此模型作简单的分析，如果开关Ｓ１接通而开关Ｓ３断开，则输出电压Ｖ１为

Ｖ１：‰垫±生！（３＇１１

Ｒｌ＋Ｒ２＋Ｒｃ。

如果Ｒｃ＝０欧姆，则输出电压对应于低电平逻辑状态，如果Ｉｋ不为零，输出电压增大，从而使低电平逻辑状态退化。

如果图３．１（ｂ）中的开关Ｓ３接通，那么输出电压ｖ１将出现变动。这个变动产生了一个不希望有的噪声电压，如果它足够大，则会影响从下一级看过来的逻辑值。图３．１（ｃ）示出了两个反相器完全相同，两个开关都接通时的等效电路。

这时输出电压ｖ１为

Ｖ１：—ＦＤ—Ｄ—（Ｒ—Ｉ＋—２一Ｒｃ）（３，２）

ＲＩ＋Ｒ２＋２Ｒｃ。

输出电压增量取决于Ｒｃ的阻值和反相器的等效输出电阻。

Ｖ

ＤＤＶ

ＤＤ

Ｖ

ＤＤ

传感器电路的噪声及其抗干扰技术研究

传感器电路的噪声及其抗干扰技术研究 作者：刘竹琴，白泽生延安大学物理与电子信息学院 尽量消除或抑制电子电路的干扰是电路设计和应用始终需要解决的问题。传感器电路通常用来测量微弱的信号，具有很高的灵敏度，如果不能解决好各类干扰的影响，将给电路及其测量带来较大误差，甚至会因干扰信号淹没正常测量信号而使电路不能正常工作。在此，研究了传感器电路设计时的内部噪声和外部干扰，并得出采取合理有效的抗干扰措施，能确保电路正常工作，提高电路的可靠性、稳定性和准确性。 传感器电路通常用来测量微弱的信号，具有很高的灵敏度，但也很容易接收到外界或内部一些无规则的噪声或干扰信号，如果这些噪声和干扰的大小可以与有用信号相比较，那么在传感器电路的输出端有用信号将有可能被淹没，或由于有用信号分量和噪声干扰分量难以分辨，则必将妨碍对有用信号的测量。所以在传感器电路的设计中，往往抗干扰设计是传感器电路设计是否成功的关键。

1 传感器电路的内部噪声 1．1 高频热噪声 高频热噪声是由于导电体内部电子的无规则运动产生的。温度越高，电子运动就越激烈。导体内部电子的无规则运动会在其内部形成很多微小的电流波动，因其是无序运动，故它的平均总电流为零，但当它作为一个元件(或作为电路的一部分)被接入放大电路后，其内部的电流就会被放大成为噪声源，特别是对工作在高频频段内的电路高频热噪声影响尤甚。 通常在工频内，电路的热噪声与通频带成正比，通频带越宽，电路热噪声的影响就越大。在 通频带△f内，电路热噪声电压的有效值：。以一个1 kΩ的电阻为例，如果电路的通频带为1 MHz，则呈现在电阻两端的开路电压噪声有效值为4μV(设温度为室温T=290 K)。看起来噪声的电动势并不大，但假设将其接入一个增益为106倍的放大电路时，其输出噪声可达4 V，这时对电路的干扰就很大了。 1．2 低频噪声 低频噪声主要是由于内部的导电微粒不连续造成的。特别是碳膜电阻，其碳质材料内部存在许多微小颗粒，颗粒之间是不连续的，在电流流过时，会使电阻的导电率发生变化引起电流的变化，产生类似接触不良的闪爆电弧。另外，晶体管也可能产生相似的爆裂噪声和闪烁噪声，其产生机理与电阻中微粒的不连续性相近，也与晶体管的掺杂程度有关。 1．3 半导体器件产生的散粒噪声 由于半导体PN结两端势垒区电压的变化引起累积在此区域的电荷数量改变，从而显现出电容效应。当外加正向电压升高时，N区的电子和P区的空穴向耗尽区运动，相当于对电容充电。当正向电压减小时，它又使电子和空穴远离耗尽区，相当于电容放电。当外加反向电

宽带低噪声放大器设计毕业设计

本科毕业设计 学院 专业 年级 姓名 设计题目宽带低噪声放大器设计 指导教师职称 ****年* 月* 日

目录 摘要 (1) Abstract. (1) 1概述 (1) 2低噪声放大器设计的原理 (2) 2.1噪声系数 (2) 2.2低噪声放大器的功率增益以及分配电压增益 (2) 2.3端口驻波比 (3) 2.4工作带宽与增益平坦度 (3) 2.5动态范围以及压缩点 (3) 2.6三阶截断点 (4) 2.7低噪声放大器的稳定性 (4) 3器件的选择 (4) 3.1放大器的选择 (5) 3.2放大器的介绍 (5) 3.3电源的供电 (5) 3.4选用器件的介绍 (5) 4模拟电路设计 (5) 4.1方案选择 (6) 4.2模拟电路设计 (6) 4.3电源电路 (6) 5电路的调试 (8) 5.1调试过程 (8) 5.2测试结果 (8) 5.3系统的改进措施 (10) 6总结 (11) 参考文献 (11)

宽带低噪声放大器设计 学生姓名：*** 学号：*********** 学院：专业： 指导老师：职称： 摘要：本文介绍了一个15V单电源供电的低噪声放大器设计，设计采用三级级联的方式。该系统主要是宽带低噪声放大器，为了满足要求，采用了高速运算放大器μa741作为前两级放大，末级用CA3140作为功率放大电路。测试结果表明，放大倍数为100倍，带宽有1MHz。 关键词：μa741；放大器；带宽；噪声系数 The design of the low noise amplifier with broadband Abstract: This article describes the design of a single 15V power supply and low noise amplifier. The system has three amplifier consisted ofμa741 and CA3140, which meet the requirements of broadband and low noise. Test results show that a amplifier with bandwidth 1MHz is 100 times. Keywords: μa741；amplifier；Bandwidth；noise figure 1概述 我们知道低噪声放大器是射频电路的重要组成部分，并且在有源滤波器等电子电路当中宽带低噪声放大器起着重要作用。而且在射频微波电路当中，放大器也起着重要作用，它的好坏直接决定了射频微波电路的功能的实现，具有很重要的现实意义，所以在制做低噪声放大器的时候我们要注意它的各项指标是否能够达标。 除此之外，我们知道随着社会的发展，以及各项科学技术的发展，对通信带宽的要求也越来越宽因此各种通信设备在宽频带上的工作要求不再是以前的一个或者几个频点。由于我国对放大器设计的技术相对来说还不算很先进，所以更需要后起之秀对放大器设计进行进一步的探索和研究。 随着时代的发展，人们对通信质量的要求也更高，其中包括要使工作频率更高、工作频率更宽以及噪声系数更小，这已经成为各项科学技术设备发展的趋势。本文介绍了一种比较简单易行的宽带低噪声放大器设计方法。本设计利用具有低噪声，高速运算的放大器μa741，以及DC-DC交换器TPS61087DCR作为此宽带的噪声放大器

为精密模拟电路设计超低噪声正负电源.

为精密模拟电路设计超低噪声正负电源 当今的一些高精密模拟系统需要低噪声正负电压轨来为精密模拟电路供电，这些电路包括模数转换器 (ADC)、数模转换器 (DAC)、双极放大器等等。如何产生清洁、稳定的正负电压轨为噪声敏感型模拟组件供电是摆在我们面前的一个设计挑战。 通常的解决方案是使用一个产生正轨的正降压或者升压开关电源，然后使用线性稳压器进行后期稳压，以减少开关电源形成的电压纹波。使用一个反向开关电源产生负轨。由于高压负低压降稳压器 (LDO) 的产品系列较少，因此我们一般使用一个离散式 LC 滤波器来减弱开关噪声。尽管这种方法有效，但它要求设计人员花费时间来计算 LC 滤波器的精度和长期稳定性。 例如，图 1 所示参考设计便使用了 TPS54x60，其显示了一种更为简单的清洁电压轨生成方法。利用这种电路，通过一个开关转换器来构建正负电压轨。使用两个高电源抑制比 (PSRR)/低噪声 LDO 进行后期稳压，以消除开关噪声。LDO 的噪声性能去除了对于 LC 输出滤波器的需求。 要创建这种参考设计，需使用一个降-升压结构的 +60V 开关转换器来产生一个平衡的+/-输出电压。利用低噪声、高 PSRR LDO（例如：TPS7A30 和 TPS7A49 等），对开关的正负电压输出进行后期稳压。图 2 中，–18V 轨的开关稳压器电压纹波为约 40mV，而 +18V 轨则为 20mV。通过使用 LDO 对 300 kHz 开关稳压器的输出进行后期稳压，电压纹波得到极大减弱。这里，我们使用 60V 开关转换器，因为接地引脚参考至–18V 轨，并且最大 VIN为 30V。在这种配 置中，开关转换器必须承受的最大电压为 48V。请为其宽输入电压、低输出噪声和高 PSRR 选择 LDO。 图 1 参考示意图 图 2 表明 LDO PSRR 性能的示波器屏幕截图。 在今天的医疗、测试测量以及工业控制市场上，随着数据转换器分辨率的提高，或者说随着信号满量程范围的减小，对于更高噪声性能的需求变得越来越重要。表 1 显示了随着数据转换器分辨率的提高，1LSB 电压阶跃减小。或者，随着满量程电压摆动量级的减小，1 LSB 电压阶跃减小。随着 1 LSB 电压值减小，电源产生的噪声影响增加。电源产生的噪声增加了信噪比 (SNR)，从而降低了数据转换器的有效分辨率。例如，由于电源产生的过度噪声，一个 16 位数据转换器会表现得像一个 14 位数据转换器。具体应由设计工程师来决定如何进行噪声和精确度之间的折中。 数据转换器精确度 表 1、LSB 折中考虑

抗干扰设计原则

> 抗干扰设计原则 1.电源线的设计 （1）选择合适的电源 （2）尽量加宽电源线 （3）保证电源线、底线走向和数据传输方向一致 （4）使用抗干扰元器件 （5）电源入口添加去耦电容（10~100uf） 2.[ 3.地线的设计 （1）模拟地和数字地分开 （2）尽量采用单点接地 （3）尽量加宽地线 （4）将敏感电路连接到稳定的接地参考源 （5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开 （6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.. 4.元器件的配置 （1）不要有过长的平行信号线 （2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度 （4）对pcb板进行分区布局 （5）考虑pcb板在机箱中的位置和方向 （6）缩短高频元器件之间的引线 4.】 5.去耦电容的配置 （1）每10个集成电路要增加一片充放电电容（10uf） （2）引线式电容用于低频，贴片式电容用于高频 （3）每个集成芯片要布置一个的陶瓷电容 （4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容 （5）电容之间不要共用过孔 （6）去耦电容引线不能太长 5.— 6.降低噪声和电磁干扰原则 （1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合） （2）用串联电阻的方法来降低电路信号边沿的跳变速率 （3）石英晶振外壳要接地 （4）闲置不用的们电路不要悬空 （5）时钟垂直于IO线时干扰小 （6）尽量让时钟周围电动势趋于零

（7）IO驱动电路尽量靠近pcb的边缘 （8）- （9）任何信号不要形成回路 （10）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略 （11）通常功率线、交流线尽量在和信号线不同的板子上 6.其他设计原则 （1）CMOS的未使用引脚要通过电阻接地或电源 （2）用RC电路来吸收继电器等原件的放电电流 （3）总线上加10k左右上拉电阻有助于抗干扰 （4）采用全译码有更好的抗干扰性 （5）~ （6）元器件不用引脚通过10k电阻接电源 （7）总线尽量短，尽量保持一样长度 （8）两层之间的布线尽量垂直 （9）发热元器件避开敏感元件 （10）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（11）要有良好的地层线，应当尽量从正面走线，反面用作地层线 （12）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（13）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。 （14）> （15）除了地线，能用细线的不要用粗线。 7.布线宽度和电流 一般宽度不宜小于（8mil) 在高密度高精度的pcb上，间距和线宽一般(12mil) 当铜箔的厚度在50um左右时，导线宽度1~(60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意 8.} 9.电源线尽量短，走直线，最好走树形，不要走环形 9.布局 10.首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。 在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

低噪声放大器设计指南

低噪声放大器设计指南 1．低噪声放大器在通讯系统中的作用 随着通讯工业的飞速发展，人们对各种无线通讯工具的要求也越来越高，功率辐射小、作用距离远、覆盖范围大已成为各运营商乃至无线通讯设备制造商的普遍追求，这就对系统的接收灵敏度提出了更高的要求，我们知道，系统接收灵敏度的计算公式如下： S = -174+ NF+10㏒BW+S/N (1) min 由上式可见，在各种特定（带宽、解调S/N 已定）的无线通讯系统中，能有效提高灵敏度的关键因素就是降低接收机的噪声系数NF，而决定接收机的噪声系数的关键部件就是处于接收机最前端的低噪声放大器。 低噪声放大器的主要作用是放大天线从空中接收到的微弱信号，降低噪声干扰，以供系统解调出所需的信息数据，所以低噪声放大器的设计对整个接收机来说是至关重要的。 2． 低噪声放大器的主要技术指标： 2．1 噪声系数NF 噪声系数的定义为放大器输入信噪比与输出信噪比的比值，即： out out in in N S N S NF //= 对单级放大器而言，其噪声系数的计算为： 222min |1)||1(||4opt s opt s n R NF NF Γ?Γ?Γ?Γ+= 其中 F min 为晶体管最小噪声系数，是由放大器的管子本身决定的， Γopt 、Rn 和Γs分 别为获得 F min 时的最佳源反射系数、 晶体管等效噪声电阻、以及晶体管输入端的源反射系数。 对多级放大器而言，其噪声系数的计算为： NF=NF 1+(NF -1)/G 1+(NF -1)/G 1G +…… （4） 232其中NF n 为第n级放大器的噪声系数，G n 为第n级放大器的增益。 在某些噪声系数要求非常高的系统，由于噪声系数很小，用噪声系数表示很不方便，常常用噪声温度来表示，噪声温度与噪声系数的换算关系为： T e = T 0 ( NF – 1 ) （5） 其中T e 为放大器的噪声温度，T 0 =2900 K，NF为放大器的噪声系数。 NF(dB) = 10LgNF （6） 2． 2 放大器增益G： 放大器的增益定义为放大器输出功率与输入功率的比值： G=P out / P in （7） 从式（4）中可见，提高低噪声放大器的增益对降低整机的噪声系数非常有利，但低噪声放大器的增益过高会影响整个接收机的动态范围。 所以，一般来说低噪声放大器的增益确定应与系统的整机噪声系数、接收机动态范围等结合起来考虑。

电路噪声的产生及抑制

电路噪声的产生及抑制 电路噪声 对于电子线路中所标称的噪声，可以概括地认为，它是对目的信号以外的所有信号的一个总称。最初人们把造成收音机这类音响设备所发出噪声的那些电子信号，称为噪声。但是，一些非目的的电子信号对电子线路造成的后果并非都和声音有关，因而，后来人们逐步扩大了噪声概念。例如，把造成视屏幕有白班呀条纹的那些电子信号也称为噪声。可能以说，电路中除目的的信号以外的一切信号，不管它对电路是否造成影响，都可称为噪声。例如，电源电压中的纹波或自激振荡，可对电路造成不良影响，使音响装置发出交流声或导致电路误动作，但有时也许并不导致上述后果。对于这种纹波或振荡，都应称为电路的一种噪声。又有某一频率的无线电波信号，对需要接收这种信号的接收机来讲，它是正常的目的信号，而对另一接收机它就是一种非目的信号，即是噪声。在电子学中常使用干扰这个术语，有时会与噪声的概念相混淆，其实，是有区别的。噪声是一种电子信号，而干扰是指的某种效应，是由于噪声原因对电路造成的一种不良反应。而电路中存在着噪声，却不一定就有干扰。在数字电路中。往往可以用示波器观察到在正常的脉冲信号上混有一些小的尖峰脉冲是所不期望的，而是一种噪声。但由于电路特性关系，这些小尖峰脉冲还不致于使数字电路的逻辑受到影响而发生混乱，所以可以认为是没有干扰。 当一个噪声电压大到足以使电路受到干扰时，该噪声电压就称为干扰电压。而一个电路或一个器件，当它还能保持正常工作时所加的最大噪声电压，称为该电路或器件的抗干扰容限或抗扰度。一般说来，噪声很难消除，但可以设法降低噪声的强度或提高电路的抗扰度，以使噪声不致于形成干扰。 电子电路中噪声的产生？如何抑制 这个东西主要是由于电路中的数字电路和电源部分产生的。在数字电路中，普遍存在高频的数字电平，这些电平可以产生两种噪声：1、电磁辐射，就像电视的天线一样，通过发射电磁波来干扰旁边的电路，也就是你说的噪声。2、耦合噪声，指数字电路和旁边的电路存在

抗干扰措施

抗干扰技术 在电路设计当中，抗干扰占有一个特别重要的地位。在一切的电子技术当中，都是重点。（或许你会说你是玩单片机的，感觉没这方面的必要，其实是因为数字电路就两种信号，一个高电平，一个低电平，本身就有一定的抗干扰性能，而模拟信号是连续的，容易被干扰，这也是现在的产品都数字化的原因之一，但是玩单片机的就不玩模拟信号？加点抗干扰技术以防万一也没错吧！）举个例子来说，如果要放大一个微弱的信号，当电源不是很好，有较大的纹波，经常4.5V到6V之间跳，工频信号又很强，你的电路有没有什么防护措施，你想想，当这个信号到最后，还是你想要的信号吗？打个比方，如果唐僧身边没有那么多能干的徒弟，菩萨，神仙，他到得了西天吗？那些妖精就是干扰源，徒弟什么的就是抗干扰措施，当然唐僧自身也有一定的抗干扰能力。这就是我们要讲的抗干扰技术。（请各位懒人直接跳到最后的总结） 理论上来说，抗干扰分为3个方面：1、干扰源。2、传输途径。3、敏感原件。也就是我们需要下功夫的地方。按照优先考虑的顺序，也是如上的1、2、3。你要是能把干扰抑制在源头，扼杀在摇篮里，那就不用其他的措施了。但是干扰源来自四面八方，说不定自己后院还起火（比如运放的自激振荡），所以3个方面都是需要加强的。 一般来说，电源的干扰时最普遍的，所以电源做得好就是一切的基础，尽量降低电源的纹波系数，电容可以滤去交流信号，因此在一些用运放的地方电源和地端可以并联10uF、1uF、0.1uF的电容，以滤去不同频率的波。小电容通低频，大电容通高频，但注意电解电容不要正负极接反了，那样也会产生噪声。再就是布线时，电源线和地线要尽量粗点（减小导线的电阻），避免90°折线；模拟电路和数字电路用不同的电源，；数字电路与模拟电路避免使用公共地线；最多模拟地与数字地仅有一点相连，信号连接时，可用光电隔离，防止互相干扰。接地线越短越好，避免地线形成环路。 在传输途径上下功夫，各模块之间连接线尽量短，远离干扰；高频信号传输可使用同轴电缆或多芯屏蔽电缆，对可能的干扰源输出线进行滤波，产生噪声的导线与地线绞合，信号地线、其它可能造成干扰的电路的地线分开，敏感电路加屏蔽罩（屏蔽罩是要接地才有用的），把干扰源围闭在屏蔽罩内也是允许的。隔离也是常用的，隔离分变压器隔离，继电器隔离，光电隔离，光电隔离比较常用。 有的继承电路 而加强自身的抗干扰性能，大部分是靠原件本省的性质和所用的材料等等，我们自己难以决定。 总而言之，想要抗干扰，可采取以下措施： 1、提高电源的稳定性，减小纹波。各个模块的电源可以和地之间用不同的电容 相连。 2、在信号线容易受到干扰的地方，使用滤波电路。 3、各级模块相连的信号线尽量短，也可以用同轴电缆相连。 4、使用屏蔽盒屏蔽各个模块，或者干扰源。 5、模拟电路与数字电路使用不同的电源，信号之间使用光电隔离。 6、布线时，避免地线成环状，接线尽量短，但避免交叉、飞线。各种模块布局 时分开，模拟电路与数字电路分开。电源线与地线要尽量粗一点。原件排列

低噪声放大器设计 论文

低噪声放大器设计 摘要：微弱信号检测就是利用近代电子学和信号处理方法从噪声中提取有用信号，其关键在于抑制噪声。恢复、增加和提取有用信号。与普通放大器相比，低噪声放大器应具有低得多的噪声系数。欲使放大器获得良好的低噪声特性，除使用好的低噪声器件外，还要有周密的设计。本文将从低噪声放大器在通讯系统中的作用，低噪声放大器的主要技术指标以及低噪声放大器的设计方法来论述低噪声放大器，以获得最佳噪声性能的低噪声放大器。重点介绍了低噪声放大器的设计方法。 关键词：低噪声，微弱信号检测，噪声系数，放大器 0．引言 随着现代科学研究和技术的发展，人们越来越需要从强噪声中检测出有用的微弱信号，于是逐渐形成了微弱信号检测这门新兴的科学技术学科，其应用范围遍及光学、电学、磁学、声学、力学、医学、材料等领域。微弱信号检测技术是利用电子学、信息论、计算机及物理学的方法，分析噪声产生的原因和规律，研究被测信号的特点与相关性，检测被噪声淹没的微弱有用信号，或用一些新技术和新方法来提高检测系统输出信号的信噪比，从而提取有用信号。微弱信号检测所针对的检测对象，是用常规和传统方法不能检测到的微弱量。对它的研究是发展高新技术，探索及发现新的自然规则的重要手段，对推动相关领域的发展具有重要的应用价值。目前，微弱信号检测的原理、方法和设备已经成为很多领域中进行现代科学技术研究不可缺少的手段。显然，对微弱信号检测理论的研究，探索新的微弱信号检测方法，研制新的微弱信号检测设备是目前检测技术领域的一大热点。 1．低噪声放大器在通讯系统中的作用 随着通讯工业的飞速发展，人们对各种无线通讯工具的要求也越来越高，功率辐射小、作用距离远、覆盖范围大已成为各运营商乃至无线通讯设备制造商的

抗干扰措施

抗干扰措施的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。 1、抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。 抑制干扰源的常用措施如下： （1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。 （2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF），减小电火花影响。 （3）给电机加滤波电路，注意电容、电感引线要尽量短。 （4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。 （5）布线时避免90度折线，减少高频噪声发射。 （6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。 2、切断干扰传播路径的常用措施 （1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。 （2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。 （3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。此措施可解决许多疑难问题。 （4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。 （5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。 （7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。

低噪声放大器的设计

低噪声放大器的设计 参数： 低噪声放大器的中心频率选为2.4GHz，通带为8MHz 通带内增益达到11.5dB，波纹小于0.7dB 通带内的噪声系数小于3 通带内绝对稳定 通带内输入驻波比小于1.5 通带内的输出驻波比小于2 系统特性阻抗为50欧姆 微带线基板的厚度为0.8mm，基板的相对介电常数为4.3 步骤： 1.打开工程，命名为dzsamplifier。 2.新建设计，命名为dzsamplifier。设置框如下： 点击OK后，如下图。

模板为BJT_curve_traver，带有这个模板的原理图可以自动完成晶体管工作点扫描工作。 3.在ADS元件库中选取晶体管。单击原理图工具栏中的， 打开元件库，然后单击，在 搜索“32011”。其中sp开头的原件是S参数模型，可以用来作S参数仿真，但这种模型不能用来做直流工作点扫描。以pb开头的原件是封装原件，可以做直流工作点扫描，此处选择pb开头的。 4.按照下图进行连接

5.将参数扫描控制器中的 【Start】项修改为Start=0. 6.点击进行仿真，仿真结束后，数据显示窗自动弹出。 如下图： 7.晶体管S参数扫描。 （1）重新新建一个新的原理图S_Params，进行S参数扫描。如下图：

点击OK后，出现： （2）在ADS元件库中选取晶体管。单击原理图工具栏中 的，打开元件库，然后单击，在 搜索“32011”。此处选择sp 开头的。 （3）以如图的形式连接。 （4）双击S参数仿真空间SP，将仿真控件修改如下。

（5）点击仿真按钮，进行仿真。数据如下图所示： （6）双击S参数的仿真控件，选中其中的【Calculate Noise】，如图 执行后：

噪声干扰PCB布线与微小信号的放大

电路中干扰、噪声的应对与微弱信号的测量 摘要：微弱信号常常被混杂在大量的噪音中。噪声的来源多种多样，有来自电路之间的，有电子元器件本身所具有的，也有来自外部环境的。这其中，又分为了好多不同种类，比如电子元器件的噪声，有低频时的1/f噪声，有高频的热噪声等等。本文中分别对其进行介绍。为了消除这些噪声，从而获得正确的信号，就需要对电路采取一些措施。在PCB布局布线时，就有好多细节非常值得我们注意。当然，元器件的选择也是很有讲究的。当然，仅仅对噪声干扰进行抑制并不足以达到检测微弱信号的目的，为此，在设计检测微弱信号的电路时，又有很多重要的方法和注意点值得参考。只有做好这些，才能从噪声中得到可靠、稳定的信号。关键词：噪声；PCB布线；微弱信号检测 一、电路中的干扰与噪声 噪声是电路中相对于信号而言的一些干扰、无用的信号噪声干扰的产生原因有许多,如雷击、周边负载设备的开关机、发电机、无线电通讯等。在对微弱信号处理时，噪声的影响非常重要，必须对其采取措施，否则有用信号将淹没其中，而无法被检测到。具体到噪声来源、噪声特点等方面，噪声有许许多多的类别，下面分别简要对其进行介绍。 1.1低频噪声 低频噪声主要是由于内部的导电微粒不连续造成的。特别是碳膜电阻，其碳质材料内部存在许多微小颗粒，颗粒之间是不连续的，在电流流过时，会使电阻的导电率发生变化引起电流的变化，产生类似接触不良的闪爆电弧。另外，晶体管也可能产生相似的爆裂噪声和闪烁噪声，其产生机理与电阻中微粒的不连续性相近，也与晶体管的掺杂程度有关。 1.2半导体器件产生的散粒噪声 由于半导体PN结两端势垒区电压的变化引起累积在此区域的电荷数量改变，从而显现出电容效应。当外加正向电压升高时，N区的和P区的空穴向耗尽区运动，相当于对电容充电。当正向电压减小时，它又使电子和空穴远离耗尽区，相当于电容放电。当外加反向电压时，耗尽区的变化相反。当电流流经势垒区时，这种变化会引起流过势垒区的电流产生微小波动，从而产生电流噪声。其产生噪声的大小与温度、频带宽度△f成正比。 1.3高频热噪声 高频热噪声是由于导电体内部电子的无规则运动产生的。温度越高，电子运动就越激烈。导体内部电子的无规则运动会在其内部形成很多微小的电流波动，因其是无序运动，故它的

GPS低噪声放大器的设计

NF(dB)=10lg ? 一个微波管的射频绝对稳定条件是K>1,S 11<1-S12S21,S22<1-S12S21。 低噪声放大器的设计 姓名：####学号：################班级：1######## 一、设计要求 1.中心频率为1.45GHz，带宽为50MHz，即放大器工作在1.40GHz- 1.50GHz频率段； 2.放大器的噪声系数NF<0.8dB，S11<-10dB，S22<-15dB，增益 Gain>15dB。 二、低噪声放大器的主要技术指标 低噪声放大器的性能主要包括噪声系数、合理的增益和稳定性等。 1.噪声系数NF 放大器的噪声系数（用分贝表示）定义如下： ?S in N in? ?S out N out? 式中NF为射频/微波器件的噪声系数；S in ，N in 分别为输入端的信号功率和噪 声功率；S out ，N out 分别为输出端的信号功率和噪声功率。 噪声系数的物理含义是，信号通过放大器后，由于放大器产生噪声，使得信噪比变坏，信噪比下降的倍数就是噪声系数。 2.放大器的增益Gain 在微波设计中，增益通常被定义为传输给负载的平均功率与信号源的最大资用功率之比： Gain=P L P S 增益的值通常是在固定的频率点上测到的，低噪声放大器都是按照噪声最佳匹配进行设计的。噪声最佳匹配点并非最大增益点，因此增益Gain要下降。噪声最佳匹配情况下的增益称为相关增益。通常，相关增益比最大增益大概低2～4dB. 3.稳定性 22

只有当3个条件都满足时，才能保证放大器是绝对稳定的。 三、低噪声放大器的设计步骤 1.下载并安装晶体管的库文件 (1)由于ADS2008自带的元器件库里并没有ATF54143的元器件模型，所以 需要从Avago公司的网站上下载A TF54143.zap,并进入ADS主界面,点击【File】——【Unarchive Project】进行安装。 (2)新建工程A TF54143_LNA_1_prj,执行菜单命令【File】—— 【Include/Remove Projects】将A TF54143_prj添加到新建工程中，这样新建工程就能使用器件A TF54143了。 2.确定直流工作点 低噪声放大器的设计的第一步是设置晶体管的直流工作点。 (1)在ADS中执行菜单【File】——【New Design】，在弹出的对话框中的 Schematic Design Templates下拉列表中选择“DC_FET_T”模板，在Name文本框中输入DC_FET_T，单击【OK】，这样DC_FET控件就被 放置在原理图中了。 (2)在原理图中放置器件A TF54143,设置DC_FET控件的参数并连接原理图 如图1所示。 图1完整DC_FET_T原理图 (3)仿真得到A TF54143的直流特性图如图2所示。

模拟集成电路复习

1、 研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来 越快；（2）SOC 芯片发展的需求。 2、 模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多 种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。 3、 鲁棒性就是系统的健壮性。它是在异常和危险情况下系统生存的关键。所谓“鲁棒性”， 是指控制系统在一定的参数摄动下，维持某些性能的特性。 4、 版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC 分布参数提取 5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏 6、 沟道为夹断条件： ?GD GS DS T DS GS TH H V =V -≤V V V -V ≥V 7、 （1）截止区：Id=0；Vgs

高频电路中电源噪声分析及其干扰消除对策

高频电路中电源噪声分析及其干扰消除对策 一、电源噪声的分析 电源噪声是指由电源自身产生或受扰感应的噪声。其干扰表现在以下几个方面: 1)电源本身所固有的阻抗所导致的分布噪声。高频电路中，电源噪声对高频信 号影响较大。因此，首先需要有低噪声的电源。干净的地和干净的电源是同样重要的。电源特性如图1所示。 从图1可以看出，理想情况下的电源是没有阻抗的，因此其不存在噪声。但 是，实际情况下的电源是具有一定阻抗的，并且阻抗是分布在整个电源上的，因 此，噪声也会叠加在电源上。所以应该尽可能减小电源的阻抗，最好有专门的电源 层和接地层。在高频电路设计中，电源以层的形式设计一般比以总线的形式设计要好，这样回路总可以沿着阻抗最小的路径走。此外，电源板还得为PCB上所有产生 和接受的信号提供一个信号回路，这样可以最小化信号回路，从而减小噪声。 2)共模场干扰。指的是电源与接地之间的噪声，它是因为某个电源由被干扰电 路形成的环路和公共参考面上引起的共模电压而造成的干扰，其值要视电场和磁场 的相对的强弱来定。如图2。

在该通道上，Ic的下降会在串联的电流回路中引起共模电压，影响接收部分。如果磁场占主要地位，在串联地回路中产生的共模电压的值是: 式(1)中的ΔB为磁感应强度的变化量，Wb/m2;S为面积，m2。 如果是电磁场，已知它的电场值时，其感应电压为 式(2)一般适用于L=150/F以下，F为电磁波频率MHz。 如果超过这个限制的话，最大感应电压的计算可简化为: 3)差模场干扰。指电源与输入输出电源线间的干扰。在实际PCB设计中，笔者 发现其在电源噪声中所占的比重很小，因此这里可以不作讨论。 4)线间干扰。指电源线间的干扰。在两个不同的并联电路之间存在着互电容C 和互感M1-2时，如果干扰源电路中有电压VC和电流IC，则被干扰电路中将出现: a. 通过容性阻抗耦合的电压为 式(4)中RV是被干扰电路近端电阻和远端电阻的并联值。 b.通过感性耦合的串联电阻 如果干扰源中有共模噪声，则线间干扰一般表现为共模和差模两种形式。 5)电源线耦合。是指交流或直流电源线受到电磁干扰后，电源线又将这些干扰 传输到其他设备的现象。这是电源噪声间接地对高频电路的干扰。需要说明的是:

低噪声功率放大器设计

微波电子线路大作业 ——低噪声功率放大器设计 班级：021013班 学号：02011268 姓名：

低噪声放大器的设计 一、设计要求： 已知GaAs FET 在4 GHz 、50 Ω系统中的S 参数和噪声参量为 S11=0.6∠－60°，S21=1.9∠81°， S12=0.05∠26°，S22=0.5∠－60° Fmin=1.6 dB Γout=0.62∠100°RN=20 Ω 设计一个低噪声放大器，要求噪声系数为2 dB ，并计算相应的最大增益。 若按单向化进行设计，则计算GT 的最大误差。 二、低噪声放大器设计原理及思路 1.1低噪声放大器功能概述 低噪声放大器是射频／微波系统的一种必不可少的部件，它紧接接收机天线，放大天线从空中接收到的微弱信号。低噪声放大器在对微弱信号放大的同时还会产生附加于扰信号，因此它的设计目标是低噪声，足够的增益，线性动态范围宽。低噪声放大器影响整机的噪声系数和互调特性，分析如下 （1） 系统接收灵敏度： （2） 多个级连网络的总噪声系数 1.2 放大器工作组态分类 A 类放大器（导通角360度，最大理论效率50%）用于小信号、低噪声，通常是接收机前端放大器或功率放大器的前级放大。 B 类（导通角180度，最大理论效率78.5%）和 C 类（导通角小于180度，最大理论效率大于78.5% ）放大器电源效率高，愉出信号谐波成分高，需要有外部混合电路或滤波电路．由B 类和C 类放大器还可派生出 D 类、 E 类、P 类等放大器。 min 114(dBm/Hz)NF 10log BW(MHz)/(dB) S S N =-+++321112121 11n tot A A A A A An F F F F F G G G G G G ---=+ +++L L

浅谈低噪声放大器的设计

浅谈低噪声放大器的设计 摘要为提高低噪声放大器的增益，降低接收机系统的噪声系数，宜采用多级低噪声放大器。本文介绍了低噪声放大器的设计方法及单级低噪声放大器间的级连方式，详述了采用传输短接线方式进行级间匹配级连的过程，通过比较传输短接线和匹配网络两种级连方式的效果，建议电子设备应根据接收机系统对噪声和增益指标的要求来合理选择低噪声放大器间的级间方式，以达到经济实用设计功效。 关键词低噪声放大器;级连;匹配;S参数;增益平坦度 前言 随着电子科技工业的飞速发展，对雷达、通信、电子对抗、遥感测控等系统技术的要求也越来越高，功率辐射小，稳定性好，频带宽，作用距离远等技术已成为电子装备科研生产单位的普遍追求，这对系统的接收灵敏度也提出了更高的要求。 1 接收机系统灵敏度 接收机系统灵敏度即接收机系统可以接收到的并仍能正常工作的最低信号强度，为保持接收机正常工作的最小可接收信号强度，灵敏度可用功率来表示。我们知道，如果没有噪声，那无论多么微弱的信号，只要充分地加以放大，信號总是可以被检测出来的。但在实际应用中，噪声是不可避免存在的，它与微弱信号一起被放大或被衰减，影响着接收机对信号的辨别，噪声成为限制接收机灵敏度的主要因素，因此，接收机的低噪声设计就显得尤其重要。接收系统灵敏度的计算公式如下： P=kTOBNF（W）（1） 式中，k为波尔兹曼常数，K=1.38×10-23J/K，TO为接收机工作环境的绝对温度，TO=290k，B为系统带宽，NF为接收机噪声系数，P为最小可检测功率。 由公式（1）可知，在系统带宽确定、工作环境相对稳定的通信系统中，要提高系统灵敏度（最小可检测功率越小），关键就是降低接收机的噪声系数NF。接收机的噪声系数是由位于接收机最前端的放大器决定的，也即我们通常所说的低噪声放大器，低噪声放大器的主要作用是放大天线从空中接收来的微弱信号，降低噪声的干扰，使系统能解调出所需的信息数据[1]。 单级放大器的增益一般不能满足系统接收机的要求，通常需要采用多级放大器来达到系统接收机对增益要求。 对多级放大器而言，其噪声系数的计算公式为：

低噪声放大器设计指南

低噪声放大器设计指南 文件标识：基础知识 当前版本： 1.0 作者：刘明宇 日期：2006.12.2 审阅\修改： 修改日期： 文件存放： 版本历史 版本作者日期修改内容 盖受控章 除非加盖文件受控章，本文一经打印或复印即为非

1．低噪声放大器在通讯系统中的作用 随着通讯工业的飞速发展，人们对各种无线通讯工具的要求也越来越高，功率辐射小、作用距离远、覆盖范围大已成为各运营商乃至无线通讯设备制造商的普遍追求，这就对系统的接收灵敏度提出了更高的要求，我们知道，系统接收灵敏度的计算公式如下： S = -174+ NF+10㏒BW+S/N (1) min 由上式可见，在各种特定（带宽、解调S/N 已定）的无线通讯系统中，能有效提高灵敏度的关键因素就是降低接收机的噪声系数NF，而决定接收机的噪声系数的关键部件就是处于接收机最前端的低噪声放大器。 低噪声放大器的主要作用是放大天线从空中接收到的微弱信号，降低噪声干扰，以供系统解调出所需的信息数据，所以低噪声放大器的设计对整个接收机来说是至关重要的。 2． 低噪声放大器的主要技术指标： 2．1 噪声系数NF 噪声系数的定义为放大器输入信噪比与输出信噪比的比值，即： out out in in N S N S NF //= 对单级放大器而言，其噪声系数的计算为： 222min |1)||1(||4opt s opt s n R NF NF Γ?Γ?Γ?Γ+= 其中 F min 为晶体管最小噪声系数，是由放大器的管子本身决定的， Γopt 、Rn 和Γs分别为获得 F min 时的最佳源反射系数、晶体管等效噪声电阻、以及晶体管输入端的源反射系数。 对多级放大器而言，其噪声系数的计算为： NF=NF 1+(NF -1)/G 1+(NF 3-1)/G 1G + (4) 22其中NF n 为第n级放大器的噪声系数，G n 为第n级放大器的增益。 在某些噪声系数要求非常高的系统，由于噪声系数很小，用噪声系数表示很不方便，常常用噪声温度来表示，噪声温度与噪声系数的换算关系为： T e = T 0 ( NF – 1 ) （5） 其中T e 为放大器的噪声温度，T 0 =2900 K，NF为放大器的噪声系数。 NF(dB) = 10LgNF （6） 2． 2 放大器增益G： 放大器的增益定义为放大器输出功率与输入功率的比值： G=P out / P in （7） 从式（4）中可见，提高低噪声放大器的增益对降低整机的噪声系数非常有利，但低噪

电路噪声的产生以及抑制噪声的方法

电路噪声的产生以及抑制噪声的方法 电路噪声 对于电子线路中所标称的噪声，可以概括地认为，它是对目的信号以外的所有信号的一个总称。最初人们把造成收音机这类音响设备所发出噪声的那些电子信号，称为噪声。但是，一些非目的的电子信号对电子线路造成的后果并非都和声音有关，因而，后来人们逐步扩大了噪声概念。例如，把造成视屏幕有白班呀条纹的那些电子信号也称为噪声。可能以说，电路中除目的的信号以外的一切信号，不管它对电路是否造成影响，都可称为噪声。例如，电源电压中的纹波或自激振荡，可对电路造成不良影响，使音响装置发出交流声或导致电路误动作，但有时也许并不导致上述后果。对于这种纹波或振荡，都应称为电路的一种噪声。又有某一频率的无线电波信号，对需要接收这种信号的接收机来讲，它是正常的目的信号，而对另一接收机它就是一种非目的信号，即是噪声。在电子学中常使用干扰这个术语，有时会与噪声的概念相混淆，其实，是有区别的。噪声是一种电子信号，而干扰是指的某种效应，是由于噪声原因对电路造成的一种不良反应。而电路中存在着噪声，却不一定就有干扰。在数字电路中。往往可以用示波器观察到在正常的脉冲信号上混有一些小的尖峰脉冲是所不期望的，而是一种噪声。但由于电路特性关系，这些小尖峰脉冲还不致于使数字电路的逻辑受到影响而发生混乱，所以可以认为是没有干扰。 当一个噪声电压大到足以使电路受到干扰时，该噪声电压就称为干扰电压。而一个电路或一个器件，当它还能保持正常工作时所加的最大噪声电压，称为该电路或器件的抗干扰容限或抗扰度。一般说来，噪声很难消除，但可以设法降低噪声的强度或提高电路的抗扰度，以使噪声不致于形成干扰。电子电路中噪声的产生？如何抑制这个东西主要是由于电路中的数字电路和电源部分产生的。在数字电路中，普遍存在高频的数字电平，这些电平可以产生两种噪声：1、电磁辐射，就像电视的天线一样，通过发射电磁波来干扰旁边的电路，也就是你说的噪声。2、耦合噪声，指数字电路和旁边的电路存在一定的耦合，噪声可以直接在电器上直接影响其他的电路，这种噪声更厉害。电源上存在的噪声：如果是线性