JTAG与SWD引脚对比
JTAG与SWD引脚
对于仿真ARM，TKScope仿真器家庭的AK100/AK100Pro、K8/K9等仿真器提供标准的20PIN 调试接口。接口管脚定义如下。其中ARM芯片有两种调试模式，一种是JTAG，一种是SWD，二者在管脚上有复用。具体所用的型号是否支持，需要查看数据手册。
JTAG调试接口引脚
JTAG调试接口必须使用VCC、GND电源信号，以及TMS、TCK、TDI、TDO四根调试信号，可选TRST、RESET复位信号和RTCK(同步时钟)信号。
VRef ：目标板参考电压信号。用于检查目标板是否供电，直接与目标板VDD联，并不向外输出电压；
GND：公共地信号；
TRST：JTAG复位，连接到目标CPU的nTRST引脚，用于复位CPU调试接口的TAP控制器；目标板上应将此脚上拉到高电位，避免意外复位；
TDI：仿真器连接至目标CPU的数据输入信号，建议在目标板上将此脚上拉到Vdd；TMS：仿真器输出给目标CPU的JTAG模式设置信号。必须在目标板上将此脚上拉；TCK：仿真器输出给目标CPU的JTAG时钟信号，建议在目标板上将此脚上拉；
TDO：目标CPU返回给仿真器的数据信号；
RTCK：目标CPU提供给仿真器的时钟信号。有些目标要求JTAG的输入与其内部时钟同步。仿真器利用此引脚的输入可动态地控制自己的TCK速率。若不使z用此功能，在目标板上将此脚接地，有些芯片可能要求上拉；
RESET：仿真器输出至目标CPU的系统复位信号。’
虽然TRST、RESET是可选的信号；但一般都建议接上，使得仿真器能够在连接器件前对器件进行复位，以获得较理想的初始状态，便于后续仿真。
SWD接口引脚
SWD是ARM公司提出的另一种调试接口，相对于JTAG接口，使用更少的信号。四根信号如下：
VRef ：目标板参考电压信号。用于检查目标板是否供电，直接与目标板VDD联，并不向外输出电压；
GND：公共地信号；
SWDIO：串行数据输入输出，作为仿真信号的双向数据信号线，建议上拉；
SWCLK：串行时钟输入，作为仿真信号的时钟信号线，建议下拉；
SWO：串行数据输出引脚，CPU调试接口可通过SWO引脚输出一些调试信息。该引脚是可选的；
RESET：仿真器输出至目标CPU的系统复位信号。
４同样的，虽然RESET是可选的信号；但一般都建议接上，使得仿真器能够在连接器件前对器件进行复位，以获得较理想的初始状态，便于后续连接仿真。
串并口引脚定义图
串口引脚排列图 RS-232 — DB9孔式 Pin No. Signal 1 DCD 2 TxD 3 RxD 4 DSR 5 GND 6 DTR 7 CTS 8 RTS 9 --- RS-232 — DB9针式 Pin No. Signal 1 DCD 2 RxD 3 TxD 4 DTR 5 GND 6 DSR 7 RTS 8 CTS 9 --- RS-232 — DB25孔式 Pin No. Signal 2 RxD 3 TxD 4 CTS 5 RTS 6 DTR 7 GND 8 DCD 20 DSR
RS-232 — DB25针式 Pin No. Signal 2 TxD 3 RxD 4 RTS 5 CTS 6 DSR 7 GND 8 DCD 20 DTR RS-232 — RJ45(8 pin) Pin No. Signal 1 DSR 2 RTS 3 GND 4 TxD 5 RxD 6 DCD 7 CTS 8 DTR RS-232 — RJ45(10-pin) Pin No. Signal 1 DCD 2 DSR 3 RTS 4 GND 5 TxD 6 RxD 7 GND 8 CTS 9 DTR 10 ---- RS-422 — DB25孔式— for Opt8F/Z
Pin No. Signal 2 RxD+(B) 3 TxD+(B) 7 GND 14 RxD-(A) 16 TxD-(A) RS-422/485 — DB25孔式— for Opt8K Pin No. RS-422 signal RS-485 signal 2 RxD+(B) Data+ 3 TxD+(B) 7 GND 14 RxD-(A) Data- 16 TxD-(A) PC 并行接口引脚定义PC 并行接口外观是 25 针母插座： 引脚定义
Xilinx FPGA 引脚功能详细介绍
ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍 注：技术交流用，希望对大家有所帮助。 IO_LXXY_# 用户IO引脚 XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号 2.IO_LXXY_ZZZ_# 多功能引脚 ZZZ代表在用户IO的基本上添加一个或多个以下功能。 Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。 D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。 D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。 An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O口。 AW AKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚，AWAKE 是一个多功能引脚。除非SUSPEND模式被使能，AWAKE被用作用户I/O。 MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。 FCS_B：O，BPI flash 的片选信号。 FOE_B：O，BPI flash的输出使能信号 FWE_B：O，BPI flash 的写使用信号 LDC：O，BPI模式配置期间为低电平 HDC：O，BPI模式配置期间为高电平 CSO_B：O，在并口模式下，工具链片选信号。在SPI模式下，为SPI flsah片选信号。 IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCORE IP方式使用。 DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT 提供配置数据流。 RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。 HSW APEN：I，在配置之后和配置过程中，低电平使用上拉。 INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC 状态。 SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。 CMPMOSI，CMPMISO，CMPCLK：N/A，保留。 M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。 CCLK：I/O，配置时钟，主模式下输出，从模式下输入。 USERCCLK：I，主模式下，可行用户配置时钟。 GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。 VREF_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为
JTAG接口的定义及常见问题
JTAG接口的定义及常见问题 ARM系统的JTAG接口的设计不当往往使硬件系统无法调试，所以在设计ARM 系统前要先熟悉ARM系统的JTAG接口的定义和常见问题。 1．ARM系统的JTAG接口是如何定义的？每个PIN又是如何连接的？ 下图是JTAG接口的信号排列示意： 接口是一个20脚的IDC插座。下表给出了具体的信号说明： 表 1 JTAG引脚说明 序号信号名方向说明 1 Vref Input 接口电平参考电压，通常可直接接电源 2 Vsupply Input 电源 (设备提供) 3 nTRST Output (可选项) JTAG复位。在目标端应加适当的上拉电阻以防止误触发。 4 GND -- 接地 5 TDI Output Test Data In from Dragon-ICE to target. 6 GND -- 接地 7 TMS Output Test Mode Select 8 GND -- 接地 9 TCK Output Test Clock output from Dragon-ICE to the target 10 GND -- 接地 11 RTCK Input (可选项) Return Test Clock。由目标端反馈给Dragon-ICE的时钟信号，用来同步TCK信号的产生。不使用时可以直接接地。12 GND -- 接地
13 TDO Input Test Data Out from target to Dragon-ICE. 14 GND -- 接地 15 nSRST Input/Output (可选项) System Reset，与目标板上的系统复位信号相连。可以直接对目标系统复位，同时可以检测目标系统的复位情况。为了防止误触发，应在目标端加上适当的上拉电阻。 16 GND -- 接地 17 NC -- 保留 18 GND -- 接地 19 NC -- 保留 20 GND -- 接地 2．目标系统如何设计？ 目标板使用与Dragon-ICE一样的20脚针座，信号排列见表1。RTCK和 nTRST 这两个信号根据目标ASIC有否提供对应的引脚来选用。nSRST则根据目标系统的设计考虑来选择使用。下面是一个典型的连接关系图： 复位电路中可以根据不同的需要包含上电复位、手动复位等等功能。如果用户希望系统复位信号nSRST能同时触发JTAG口的复位信号nTRST，则可以使用一些简单的组合逻辑电路来达到要求。后面给出了一种电路方案的效果图。
串口并口通讯针脚功能一览表
并口针脚功能一览表 针脚功能针脚功能 1 选通端，低电平有效 10 确认，低电平有效 2 数据通道0 11 忙 3 数据通道1 12 缺纸 4 数据通道2 13 选择 5 数据通道3 14 自动换行，低电平有效 6 数据通道4 15 错误，低电平有效 7 数据通道5 16 初始化，低电平有效 8 数据通道6 17 选择输入，低电平有效 9 数据通道7 18到25 地线 25针串口功能一览表 针脚功能针脚功能 1 空 11 空 2 发送数据 12到17 空 3 接收数据 18 空 4 发送请求 19 空 5 发送清除 20 数据终端准备完成 6 数据准备完成 21 空 7 信号地线 22 振铃指示 8 载波检测 23到24 空 9 空 25 空 10 空 9针串口功能一览表 针脚功能针脚功能 1 载波检测 6 数据准备完成 2 接收数据 7 发送请求 3 发送数据 8 发送清除 4 数据终端准备完成 9 振铃指示 5 信号地线 联机线的连接方法 联机线主要用于直接把两台电脑连接，分为串口（com1,com2）联机线和并口（lpt1）联机线。比较早一点的AT架构的电脑的串口有为9针，和25针两种，现在的ATX架构的电脑两个串口全部是9针。打印机的接口也是25针的但功能、外观上与AT架构的25针串口不一样。于是联机线就分为4种（9针对9针串口联机线，9针对25针串口联机线，25针对25针串口联机线，25针对25针并口联机线）其中3种串口连接，一种并口连接。并口联机线和串口联机线最大的差别就是速度，前者明显快于后者。这些直接电缆连接线的两个头完全相同可以互换的连线方法如下表: 首先我们必须准备2个连接头，以及大约1.5米的联机线，联机线应该选用带屏蔽的多芯线，把多余未用的芯全部接在接头的金属壳（地线）作为屏蔽用。 串口连机线一览表
Jtag的各种引脚定义
Jtag的各种引脚定义 使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。 以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。 Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。正版的Jlink是卖的很贵的。大概是1000到2000RMB吧。不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。 除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。还有人制作了开源版本的JTAG仿真器——OpenJTAG。而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。还有飞思卡尔公司的USBDM和OSJTAG。他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。 今天我要说的是几种JTAG仿真器的引脚定义，首先我看看比较常见的JTAG 20-Pin的引脚接口如下:
PS2、USB、DB-9、网卡、串口、并口、VGA针脚定义及接口定义图
PS2、USB、DB-9、网卡、串口、并口、VGA针脚定义及接口定义图 以下为仅为主板各接口的针脚定义，外接出来的设备接口则应与主板对应接口针脚定义相反，如鼠标的主板接口定义为6——数据，4——VCC，3——GND，1——时钟，鼠标线的接口定义则与之相反为5——数据，3——VCC，4——GND，2——时钟；其他外接设备与此相同。 首先是ATX 20-Pin电源接口电源接口，根据下图你可方便判断和分辨。现在为提高CPU 的供电，从P4主板开始，都有个4P接口，单独为CPU供电，在此也已经标出。
鼠标和键盘绝大多数采用PS/2接口，鼠标和键盘的PS/2接口的物理外观完全相同，初学 者往往容易插错，以至于业界不得不在PC'99规范中用两种不同的颜色来将其区别开，而 事实上它们在工作原理上是完全相同的，从下面的PS/2接口针脚定义我们就可以看出来。
上图的分别为AT键盘（既常说的大口键盘），和PS2键盘（即小口键盘），如今市场上PS2键盘的数量越来越多了，而AT键盘已经要沦为昨日黄花了。因为键盘的定义相似， 所以两者有共同的地方，各针脚定义如下： 1、DATA 数据信号 2、空 3、GND 地端 4、＋5V 5、CLOCK 时钟 6 空（仅限PS2键盘） USB(Universal Serial Bus，通用串行总线)接口是由Compaq、IBM、Microsoft等多家公 司于1994年底联合提出的接口标准，其目的是用于取代逐渐不适应外设需求的传统串、 并口。1996年业界正式通过了USB1.0标准，但由于未获当时主流的Win95支持(直到 Win95 OSR2才通过外挂模块提供对USB1.0的支持)而未得到普及，直到1998年 USB1.1标准确立和Win98内核正式提供对USB接口的直接支持之后，USB才真正开始 普及，到今天已经发展到USB2.0标准。 USB接口的连接线有两种形式，通常我们将其与电脑接口连接的一端称为“A”连接头，而将连接外设的接头称为“B”连接头(通常的外设都是内建USB数据线而仅仅包含与电脑相 连的“A”连接头)。 USB接口是一种越来越流行的接口方式了，因为USB接口的特点很突出：速度快、兼容 性好、不占中断、可以串接、支持热插拨等等，所以如今有许多打印机、扫描仪、数字摄 像头、数码相机、MP3播放器、MODEM等都开始使用USB做为接口模式，USB接口定 义也很简单： 1 ＋5V 2 DATA－数据－ 3 DATA＋数据＋ 4 GND 地 主板一般都集成两个串口，可Windows却最多可提供8个串口资源供硬件设置使用(编号COM1到COM8)，虽然其I/O地址不相同，但是总共只占据两个IRQ(1、3、5、7共享 IRQ4，2、4、6、8共享IRQ3)，平常我们常用的是COM1～COM4这四个端口。我们经 常在使用中遇到这个问题——如果在COM1上安装了串口鼠标或其他外设，就不能在 COM3上安装如Modem之类的其它硬件，这就是因为IRQ设置冲突而无法工作。这时玩 家们可以将另外的外设安装在COM2或4。 标准的串口能够达到最高115Kbps的数据传输速度，而一些增强型串口如
PCIe 接口 引脚定义 一览表
针脚号定义（B）说明定义（A）说明1+12V +12V电压PRSNT1#热拔插存在检测2+12V +12V电压+12V +12V电压3RSVD 保留针脚+12V +12V电压4GND 地GND 地5 SMCLK 系统管理总线时钟JTAG2测试时钟/TCK 6 SMDAT 系统管理总线数据JTAG3测试数据输入/TDI 7 GND 地JTAG4测试数据输出/TDO 8 +3.3V +3.3V电压JTAG5测试模式选择/TMS 9 JTAG1测试复位/TRST +3.3V +3.3V电压10 3.3VAUX 3.3V辅助电源+3.3V +3.3V电压11 WAKE#链接激活信号PWRGD 电源准备好信号12 RSVD 保留针脚GND 地13 GND 地REFCLK+14 HSOp(0)REFCLK-15 HSOn(0)GND 地16 GND 地HSIp(0)17 PRSNT2#热拔插存在检测HSIn(0)18 GND 地GND 地19 HSOp(1)GND 20 HSOn(1)HSIp(1)21 GND HSIn(1)22 GNG GND 23 HSOp(2)GND 24 HSOn(2)GND 25 GND HSIp(2)26 GNG HSIn(2)27 HSOp(3)GND 28 HSOn(3)GND 29 GND HSIp(3)30 RSVD HSIn(3)31 PRSNT2#热拔插存在检测GND 32 GNG RSVD 33 HSOp(4)RSVD 34 HSOn(4)HSIp(4)35 GND HSIn(4)36 GND GND 37 HSOp(5)GND 38 HSOn(5)GND 39 GND HSIp(5)40 GND HSIn(5)41 HSOp(6)GND 42 HSOn(6)GND 43 GND HSIp(6)44 GND HSIn(6)45 HSOp(7)GND 46 HSOn(7)GND 47 GND HSIp(7)48 PRSNT2#热拔插存在检测HSIn(7)49GND GND 0号信道发送差分信号对0号信道接收差分信号对x1带宽模式x4带宽模式x8带宽模式x16带宽模式 差分信号对参考时钟
JTAG各类接口针脚定义及含义
JTAG各类接口针脚定义及含义 JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。 一、引脚定义 Test Clock Input (TCK) -----强制要求1 TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。 Test Mode Selection Input (TMS) -----强制要求2 TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。 Test Data Input (TDI) -----强制要求3 TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。 Test Data Output (TDO) -----强制要求4 TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。 Test Reset Input (TRST) ----可选项1 这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。 (VTREF) -----强制要求5 接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?） Return Test Clock ( RTCK) ----可选项2 可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。System Reset ( nSRST)----可选项3 可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。 USER IN 用户自定义输入。可以接到一个IO上，用来接受上位机的控制。 USER OUT 用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态 由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT一般都不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。
JTAG接口电路
JTAG接口电路 1 JTAG(Joint Test Action Group;联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Port;测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable�在线编程），对FLASH等器件进行编程。 JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程 具有JTAG口的芯片都有如下JTAG引脚定义： TCK——测试时钟输入； TDI——测试数据输入，数据通过TDI输入JTAG口； TDO——测试数据输出，数据通过TDO从JTAG口输出； TMS——测试模式选择，TMS用来设臵JTAG口处于某种特定的测试模式。 可选引脚TRST——测试复位，输入引脚，低电平有效。 含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。 JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。图1为TAP控制器的状态机框图。 2 JTAG芯片的边界扫描寄存器 JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。这个串联的BSC在IC内部构成JTAG回路，所有的BSR （Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活，平时这些引脚保持正常的IC功能。图2为具有JTAG口的IC内部BSR单元与引脚的关系。 3 JTAG在线写Flash的硬件电路设计和与PC的连接方式 以含JTAG接口的StrongARM SA1110为例，Flash为Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分别接PC并口的2、3、4、11线上，通过程序将对JTAG口的控制指令和目标代码从PC的并口写入JTAG的BSR中。在设计PCB时，必须将SA1110的数据线和地址线及控制线与Flash的地线线、数据线和控制线相连。因SA1110的数据线、地址线及
PC机串口、并口各个引脚功能定义(中文)
电脑串口及并口连接线大全
在电脑的使用中往往会遇到各种各样的连接线。这些连接线外观上好像都差不多，但内部结构完全不同并且不能混用。如果在使用中这些连接线坏了，往往很多使用者都不知道应该怎么办，下面就给出这些常见的连接线的连线方法以便于修理或查找故障。在介绍之前先对一些市场常用名词做出解释。现在所有的接头都可以分为公头和母头两大类。 公头：泛指所有针式的接头。 母头：泛指所有插槽式的接头。 所有接头的针脚有统一规定，在接头上都印好了的，连接时要注意查看。 在接线时没有提及的针脚都悬空不管。 下面给出串口，并口各针脚功能表以供高级用户维护电缆或接头时使用。
联机线的连接方法 联机线主要用于直接把两台电脑连接，分为串口（com1,com2）联机线和并口（lpt1）联机线。比较早一点的AT架构的电脑的串口有为9针，和25针两种，现在的ATX架构的电脑两个串口全部是9针。打印机的接口也是25针的但功能、外观上与AT架构的25针串口不一样。于是联机线就分为4种（9针对9针串口联机线，9针对25针串口联机线，25针对25针串口联机线，25针对25针并口联机线）其中3种串口连接，一种并口连接。并口联机线和串口联机线最大的差别就是速度，前者明显快于后者。这些直接电缆连接线的两个头完全相同可以互换的连线方法如下表: 首先我们必须准备2个连接头，以及大约1.5米的联机线，联机线应该选用带屏蔽的多芯线，把多余未用的芯全部接在接头的金属壳（地线）作为屏蔽用。
打印机连接线的 现在使用的打印机连接线端口是25针公头的，和并口联机线使用的接头针脚数一样，但打印机连接线的两个头是不一样的,分别接电脑和打印机不能互换。 首先准备一个25针接头，和一个36线打印口接头。并且先将25针接头的18-25针脚连接在一起。把36线打印口接头的19-30脚连接在一起。然后使用一根芯把这两组连接在一起。其余线的线方法如下表：
WRT54g刷固件及失败拯救方法
前几天在淘宝上卖JTAG线时，有个朋友发信息说路由器坏了，想买线修复，于是把一些注意事项告诉他，后来这位朋友问我可以不可以帮他修复，可以的话就邮过来给我。我问了下故障情况，开机所有灯自检正常，电源灯狂闪，DMZ灯慢闪，LAN和WAN接口接设备时会亮。基本心里有数之后觉得应该没问题，于是答应下来。 过了两天拿到路由器，很熟悉，和自己的WAP54G V2非常相似，拆开之后板子要大不少，也多了一片内存。不管那么多，先找到JTAG口，把插座插上（我自己用的插针是旧电脑主板上拆下来的，上面带有点焊锡，所以比普通的针粗一点，插到JTAG孔里刚好很结实），一开始认不出CPU，后来把插针仔细插了下，可以正常认出来了。事实证明有些情况下，JTAG认不出CPU很可能是插针接触不良造成的。 然后，很简单，先把所有的包括cfe，nvram都备份了一下，然后清空nvram，没反应，还是和一开始一样，重启之后可以ping通192.168.1.1，但是TTL=100.工厂模式。没关系，这个很熟悉，以前刷WAP54G时也遇到过，重新TFTP固件，最多再清空下NVRAM就好了，于是如此操作。但是没反应，不自动重启，5分钟后手动重启，完了还是那样，TTL=100。郁闷，自以为容易帮人修路由，谁知道栽了。丢人啊，说什么也要修好。于是，接下来的36小时，不停的上网找资料，下不同版本的cfe，固件以及工具，但是都不奏效，完了之后还是一样TTL=100.快崩溃了。 忘了说一句，我不大想端接FLASH，因为看高手们说端接FLASH也是为了清空里面的配置，然后可以ping通路由，但是我这个一直可以ping通，所以就一直没有进行这个操作。直到今天中午，在崩溃的边缘，同事说了句，端接FLASH把，死马当活马医。当我把板子拿过来仔细看的时候差点呆住了。自己真傻，早看也许早就解决了。因为FLASH15，16针脚也许是已经给路由主人端接了很多次，针脚都连栽一起了，也就是短路了。我晕，估计这就是为什么一直ping的ttl=100的原因吧，于是找到一个小号美工刀，小心的在每个端个短路栽一起的针脚之间划了两刀，使之断开。然后接上电源。还是狂闪，TTL=100，不管了，于是JTAG清NVRAM，TFTP原厂固件。就当我做完这些，以为没有什么效果，和同事聊天时，我发现突然无线灯亮了一下（之前一直都不亮），然后所有灯亮了下又灭了，然后电源灯又亮，但是是持续的亮了。哈哈，好了！进路由WEB界面看了下，也没问题。现在就是用这个路由器接的静态路由接到公司的局域网上进行测试并发帖的。目前一切正常。 经过4小时的奋战,终于将LinkSYS WRT54G路由器的固件还原了回去,觉得在更新一下会锦上添花,于是下载了DD-WRT V24的VPN试验了一下,感觉还可以,把修复与更新的心得放上来与大家分享一下. 本想从官网下载固件升级,结果下载的时候理解错误,把WRT54G V1.0 WRT54G V2.0 WRT54G V3.0......后面的Vx.0理解为了固件版本(其实这里的Vx.0是路由器的硬件版本号)，结果升级后提示失败，Power灯不停的闪烁，无法登陆Web界面进行设置，将设置恢复为出厂设置后，Power灯是不闪了，但还是无法进入Web界面。 突然想到Ping一下，竟然可以Ping通，突然想到以前学CCNA时候IOS 被删除后可以通过TFTP的方式读取IOS，或者通过Xmodem的方式恢复IOS，于是便开始上网寻找资料，这一找不要紧哪，还真让我找到了，不过说得都非常笼统或者是英文版的，我就在这里将较详细的过程写下来跟大家分享一下。
串口和并口及引脚定义(精)
串口和并口的区别悬赏分：0 - 解决时间：2006-10-19 10:01 电脑25针和9针的口哪个是串口哪个是并口有什么区别啊提问者： gr_honey - 三级最佳答案RS-232串行接口定义计算机侧为25针公插: 设备侧为25针母插: 引脚定义 Pin Name ITU-T Dir Description 1 GND 101 Shield Ground 2 TXD 103 Transmit Data 3 RXD 104 Receive Data 4 RTS 105 Request to Send 5 CTS 106 Clear to Send 6 DSR 107 Data Set Ready 7 GND 102 System Ground 8 CD 109 Carrier Detect 9 - - RESERVED 10 - - RESERVED 11 STF 126 Select Transmit Channel 12 S.CD ? Secondary Carrier Detect 13 S.CTS ? Secondary Clear to Send 14 S.TXD ? Secondary Transmit Data 15 TCK 114 Transmission Signal Element Timing 16 S.RXD ? Secondary Receive Data 17 RCK 115 Receiver Signal Element Timing 18 LL 141 Local Loop Control 19 S.RTS ? Secondary Request to Send 20 DTR 108 Data Terminal Ready 21 RL 140 Remote Loop Control 22 RI 125 Ring Indicator 23 DSR 111 Data Signal Rate Selector 24 XCK 113 Transmit Signal Element Timing 25 TI 142 Test Indicator PC/AT 机上的串行口是 9 针公插座，引脚定义为： Pin Name Dir Description 1 CD Carrier Detect 2 RXD Receive Data 3 TXD Transmit Data 4 DTR Data Terminal Ready 5 GND System Ground 6 DSR Data Set Ready 7 RTS Request to Send 8 CTS Clear to Send 9 RI Ring Indicator PC/XT 机上的串行口是 25 针公插座，引脚定义为： Pin Name Dir Description 1 SHIELD - Shield Ground 2 TXD Transmit Data 3 RXD Receive Data 4 RTS Request to Send 5 CTS Clear to Send 6 DSR Data Set Ready 7 GND - System Ground 8 CD Carrier Detect 9 n/c - 10 n/c - 11 n/c - 12 n/c - 13 n/c - 14 n/c - 15 n/c - 16 n/c - 17 n/c - 18 n/c - 19 n/c - 20 DTR Data Terminal Ready 21 n/c - 22 RI Ring Indicator 23 n/c - 24 n/c - 25 n/c - PC 并行接口定义 PC 并行接口外观是 25 针母插座： Pin Name Dir Description 1 /STROBE Strobe 2 D0 Data Bit 0 3 D1 Data Bit 1 4 D2 Data Bit 2 5 D3 Data Bit 3 6 D4 Data Bit 4 7 D5 Data Bit 5 8 D6 Data Bit 6 9 D7 Data Bit 7 10 /ACK Acknowledge 11 BUSY Busy 12 PE Paper End 13 SEL Select 14 /AUTOFD Autofeed 15 /ERROR Error 16 /INIT Initialize 17 /SELIN Select In 18 GND Signal Ground 19 GND Signal Ground 20 GND Signal Ground 21 GND Signal Ground 22 GND Signal Ground 23 GND Signal
ADS下适用简易JTAG
ADS的调试全部是通过AXD来调试，一种是使用模拟器在本机运行，但这一般只能用于ARM指令的测试。并不能控制外设。并通过外设反应来验证程序正确。跟真正的ARM设备进行在线调试了，则需要外部设备 AXD为了与各种不同ARM设备互联，制定一个RDI（Remote Debug Interface）标准接口，通过标准接口.去调用一个特定还需通过一个调试代理软件(Debug Agent)来进行访问设备。这样可以让AXD无需了解各种硬件的细节.不论如是用并口,还是USB的接口,都可以通过统一的RDI接口与Debug Agent 相连.这样结构比较灵活. 常用的Debug Agent软件有BANYANG ,ARM7,H-jtag.这一些软件都通过一定标准JTAG口与ARM设备进行通讯。 与QQ2440通讯都是采用H-Jtag这个免费的代理软件。并且需要PC机上有并口。这个方案的特点是硬件极为简单。代理软件也是免费使用，因此有成本低的优点。但缺点下载速度慢，超过几十K的程序下载极为缓慢. 但现在很多PC机都取消并口，特别是笔记本，基本都没有并口。因此可以有如下代替方案。 PCMIA转并口 现在大量的机器，特别是笔记本已经取消串口和并口。市面上还有支持USB转JTAG的产品—U-Link.但这一只能用在Keil for ARM上，ADS无法使用。并价格比较贵。 我们在市场上发现了一种PCI-Express卡能比较好解决没有并口和串口的问题,如果是笔记本并有PCMIA接口（一般这是标准接口）。可以使用PCI Express转并/串口.以下是在笔记本成功使用并口的转接卡。
它可以通过不同的转换线，转换成串口或并口。并且我们已经成功用H-Jtag 进行调试。在安装额外的驱动后。在WINDOWS下会显示.而且市面上常见的USB转并口线只合适于并口打印机，并不能进行调试。而且这个转换卡价格不贵。因此是嵌入式开发人员首选的转换设备 JTAG接口 JTAG(Joint Test Action Group )是1985年制定的检测PCB和IC芯片的一个标准,是芯片厂商是用于在线芯片检测的接口. JTAG的基本原理是在器件内部定义一个TAP（Test Access Port;测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。 1990年被修改后成为IEEE的一个标准，即IEEE1149.1-1990。通过这个标准，可对具有JTAG接口的芯片的硬件电路进行边界扫描和故障检测。 他早期的目的是为了IC的生产线上对IC作自动检测。后来才发展一个调试接口。 JTAG引脚的定义为:TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG 接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。 JTAG现在变成CPU的标准的接口,除了用于芯片检测外, JTAG接口还常用于实现ISP（In-System Programmable�在线编程），对FLASH等器件进行编程。,即常说的在线调试和在线烧录Flash JTAG在HOST端通常用并口与之相连.也有与USB接口相连的(如U-Link 产品),我们教学是采用并口与开发板上的JTAG相连.
JTAG接口总结
并口与连接 1．并行口基地址： 0x0378 新系统通用，通常是LPT1，也可以是LPT2，通常使用中断IRQ7 0x0278 通常是LPT2，也可以是LPT1，LPT3（只能用此基地址），通常使用中断IRQ5 2．寄存器定义 3．状态寄存器（379）和控制寄存器（37A）的定义：
5．连接方式 a)hybus255与并口的连接是通过74CH541与并口连接 LPT D0 Pin 2 and TCK J10 Pin 4 LPT D1 Pin 3 and TDI J10 Pin 11 LPT D2 Pin 4 and TMS J10 Pin 9 LPT Busy Pin 11 and TDO J10 Pin 13 b)2410以及44b0连接图 TCK---------------->DATA0 TDI---------------->DATA1 TMS---------------->DATA2 TDO---------------->STATUS7
6．寄存器的读写 a)先对控制寄存器（Control）初始化 如果禁止中断用out（37A，0x80）,如果使用中断用out（37A，0x90） b)写一个寄存器的两条基本指令： out（37B,addr）；// 将addr写入用户设备地址寄存器 写：out（37C,data）；// 将数据data写入addr指向的用户设备空间单元 读：in（37C）；// 从addr指向的用户设备空间单元中读取数据 JTAG接口信息 1．TCK：输入移位时钟TMS和TDI的数据在TCK的上升沿被采样数据在时钟的下降沿输出到TDO 2．TMS：输入方式选择TMS用于控制TAP状态机 3．TDI：输入。输入到指令寄存器IR或数据寄存器DR的数据出现在TDI输入端在TCK的上升沿被采样 4．TDO：TDO输出来自指令寄存器或数据寄存器的数据在时钟的下降沿被移出到TDO
ALTERA USB Blaster引脚定义
一、ALTERA USB Blaster下载电缆性能特点 1．支持2.5V、3.3V 和5.0V 应用系统 2．支持SignalTap II 嵌入式逻辑分析仪功能 3．支持ALTERA 公司全系列器件 CPLD：MAX3000、MAX7000、MAX9000 和MAX II 等 FPGA：Stratix、Stratix II、Cyclone、Cyclone II、ACEX 1K、APEX 20K 和FLEX 10K等 主动串行配置器件：EPCS1、EPCS4、EPCS16等 增强配置器件：EPC1、EPC4 等。 4．支持三种下载模式(AS、PS和JTAG)，具有Verify 和 Blank check功能！ JTAG 下载模式：Cyclone、Cyclone II、Stratix II、Flex10K、Acex1K、Max7000 和Max3000测试时采用 主动串行（AS）模式：EPCS1 和EPCS4、EPCS16 被动串行（PS）模式：Stratix 和Stratix GX测试时采用 5．支持与Nios II 嵌入式软核处理器的通信和在系统调试 6．速度快 下载FPGA 配置程序是ByteblasterII 的6 倍。在一些速度要求高的应用场合下仍可使用SignalTap II 嵌入式逻辑分析仪进行实时分析。调试Nios II处理器时同样可以处理一些实时应用。 当使用ByteblasterII电缆调试SignalTap II嵌入式逻辑分析仪和Nios II 嵌入式软核处理器时，如果数据交换的速率太快，都不可避免地出现死机。此时使用USB Blaster则可有效地避免死机现象发生。 7．使用方便 只有要USB 口的计算机都能使用USB Blaster。不象ByteblasterII 那样要求计算机带有并口。
Jtag的各种引脚定义
使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。 以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。 Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。正版的Jlink是卖的很贵的。大概是1000到2000RMB吧。不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。 除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。还有人制作了开源版本的JTAG仿真器——OpenJTAG。而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。还有飞思卡尔公司的USBDM和OSJTAG。他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。 今天我要说的是几种JTAG仿真器的引脚定义，首先我看看比较常见的JTAG 20-Pin的引脚接口如下:
JTAG接口连接方法
我的JLINK终于用上了，哈哈，好开心，终于不用考虑是不是要借用别人的PC 机了，昨天到城隍庙电子市场忙活了一下午，终于算是满载而归，呵呵，好了，下面说一下接法，其实根本不需要什么转接板什么的，直接把相应的几根线对接就可以用了，所以要参考电路图，上面为TQ2440开发板的JTAG电路图，下面为JLINK的20针电路图，下面的JLINKV7电路图是标准接口，网上到处都能找到 10针JTAG针序20针JTAG针序信号 1,21VTref -2NC 33nTRST -4GND 55TDI -6GND 77TMS 88GND 99TCK 1010GND -11RTCK -12GND 613TDO -14GND 415RESET -16GND -17DBGRQ -18GND
-195V-Supply -20GND 实际上只需要接4跟线，4号是自连回路，不需要接，1，2接的都是1管脚，而8，10接的是GND，也可以不接 ARM系统的JTAG接口的设计不当往往使硬件系统无法调试，所以在设计ARM系统前要先熟悉ARM系统的JTAG接口的定义和常见问题。 1．ARM系统的JTAG接口是如何定义的？每个PIN又是如何连接的？ 下图是JTAG接口的信号排列示意： 接口是一个20脚的IDC插座。下表给出了具体的信号说明： 表 1 JTAG引脚说明 序号信号名方向说明 1 Vref Input 接口电平参考电压，通常可直接接电源 2 Vsupply Input 电源 3 nTRST Output (可选项) JTAG复位。在目标端应加适当的上拉电阻以防止误触发。 4 GND -- 接地 5 TDI Output Test Data In from Dragon-ICE to target. 6 GND -- 接地 7 TMS Output Test Mode Select 8 GND -- 接地 9 TCK Output Test Clock output from Dragon-ICE to the target