基于单片机控制多功能频率计的CPLD实现

2004年1月内蒙古大学学报(自然科学版)Jan.2004

第35卷第1期Acta Scientiar um Naturalium U nivers itatis NeiM ongol Vol.35No.1

文章编号:1000-1638(2004)01-0083-05

基于单片机控制多功能频率计的CPLD实现X

郭改枝,李树华,王志慧

(内蒙古大学理工学院电子工程系,呼和浩特010021)

摘要:介绍了利用A L T ERA公司M A X7000系列CPL D芯片实现单片机控制的多功能等精

度频率计,CP LD芯片逻辑采用V HDL语言设计,给出了系统的功能、结构和设计方法.

关键词:CP LD;单片机;频率计

中图分类号:T N702 文献标识码:A

CPLD(Com plex Pr ogram mable Lo gic Dev ice)是一种复杂的用户可编程逻辑器件,由于用连续连接结构,易于预测延时,从而使电路仿真更加准确.CPLD是标准的大规模集成电路产品,可用于各种数字逻辑系统的设计.同时以单片机为核心器件构成的综合电子系统的应用领域仍然十分宽阔.如果将单片机灵活的控制功能以及良好的人机对话功能与CPLD高速、高可靠性、可编程相结合,必将有效地突破传统的电子系统中由来已久的设计瓶颈,使这些系统的性能有大幅度的提高.本文用AL-TERA公司的EPM7160S芯片,实现了AT89C51单片机控制的多功能等精度频率计设计.CPLD芯片的各种测试功能采用V HDL语言编程,该系统既可以实现等精度频率、脉宽、占空比等测量,同时还具有频率发生器功能.实践证明,该系统具有低功耗、低成本、多功能、稳定、可靠等优点.

1　等精度测频工作原理

传统的频率计测量精度将随被测信号频率的下降而降低,而等精度频率计在整个频率区域保持恒定测试精度,实现方式可以简化为图1〔2,3〕.图1中门控信号是宽度为Tpr的一个脉冲,CNl和CN2是两个可控计数器,标准频率信号Fs从CN1的时钟输入端CLK输入,经整形后的被测信号从CN2的时钟输入端CLK输人

,

图1　测频模型

F ig.1　F requency test model

设其实际频率为Fxe,测量频率为Fx.当门控信号为高电平时,被测信号的上沿通过D触发器的Q 端同时启动计数器CNl和CN2.对被测信号Fx和标准频率信号Fs同时计数.当门控信号为低电平时,随后而至的被测信号的上沿将使这两个计数器同时关闭.设在一次门控时间T pr中对被测信号计数值为Nx.对标准频率信号的计数值为Ns,则

Fx/N x=Fs/Ns

得

Fx=(Fs/Ns)?Nx.

X收稿日期:2003-02-24

基金项目:内蒙古教育厅资助项目

作者简介:郭改枝(1968～),女(蒙古族),内蒙古呼和浩特人,硕士.

设所测频率值为Fx ,其真实值为Fxe,标准频率为Fs.在一次测量中,由于Fx 计数的起停时间都是由该信号的上跳沿触发的,在Tpr 时间内Px 的计数Nx 无误差;此时内的计数Ns 最多相差一个脉冲,即?△et ?≤1则:

Fx /Nx =Fs/Ns

Fx e/Nx =Fs/(N s+△et)

由此推得:

Fx =(Fs /Ns )?Nx

Fx e=[Fs/(Ns+△et)].N x .

根据相对误差公式有:

△Fxe/Fx e=?Fx e-Fx ?/Fx e

可以得:

△Fex/Fex=?△et ?/Nx

∵?△et ?≤1∴?△et ?/Nx ≤1/Nx

即?D ?=△Fx e/Fx e ≤1/Nx

Ns =Tpr ?Fs

由此可知:

1)相对测量误差与频率无关;

2)增大T pr 或提高Fs,可以增大Ns,减少测量误差,提高测量精度.

3)标准频率误差为△Fs/Fs,由于晶体的稳定度很高,标准频率误差可以进行校准.

4)等精度测频方法测量精度与预置门宽度和标准频率有关,与被测信号的频率无关.

在预置门时间和常规测频闸门时间相同而被测信号频率不同的情况下,等精度测量法的测量精度不变.而常规的直接测频法精度随着被测信号频率下降而下降.为了恒定测频精度,可采用高频率稳定度和高精度的恒温可微调的晶体振荡器作标准频率发生器.

2　用V HDL 语言实现的测频模块功能

图2中的各模块用VHDL 语言编写,经M AX-PLU S11编译后形成的宏,组成顶层原理图.被测信号从CONTRL 模块的FIN 端输人,标准频率信号从CONT RL 的FSD 端输入,CONTRL 的CLR 是此模块电路的工作初始化信号输入端.在进行频率测量时,步骤如下

:

图2　CPL D 测频模块图

F ig.2　Cir cuit of fr equency test

1)令T F =O ,选择等精度测频,然后在CONTRL 的CLR 端加一正脉冲信号以完成测试电路状态的初始化.2)由门控信号将CONTRL 的START 端置高电平,预置门开始定时,此时由被测信号的上沿打84内蒙古大学学报(自然科学版)2004年

开计数器CONT 进行计数,同时使标准频率信号进入计数器CONT 1.CONT /CONT 1是32位二进制计数器,输出8位数据总线,单片机可分4次将32位数据全部读出.

3)预置门定时结束信号把CONT RL 的START 端置为低电平(由单片机来完成),在被测信号的下一个脉冲的上沿到来时,CON T 停止计数,同时关断CONT 1对Fs 的计数.

4)计数结束后,CONTRL 的EEND 端将输出低电平来指示测量计数结束,单片机得到此信号后,即可利用A 、B 分别读回CONT 和CONT 1的计数值,并根据等精度测量公式进行运算,计算出被测信号的频率.

3　脉冲宽度测量和占空比测量模块设计

在图2中,CONT RL2模块图.被测信号的上沿和下沿信号对应于未经处理时的被测信号的50%幅度时上沿和下沿信号.从FIN 端输入,CLR 为初始化信号,ST ART 为工作使能信号(高电平测正脉冲,低电平测负脉冲),PU L 端与GAT E 的输入端PU L 相连.其测量脉冲宽度的工作步骤是:

1)向CON TRL 2的CLR 端送一个脉冲以便进行电路的工作状态初始化.

2)将GATE 的CNL 端置高电平,表示开始脉冲宽度测量,这时CONT 1的输人信号为FSD.

3)在被测脉冲的上沿到来时,CONTRL2的PU L 端输出高电平,标准频率信号进入计数器CON T 1.

4)在被测脉冲的下沿到来时,CONT RL2的PU L 端输出低电平,关计数器CONT 1.

5)由单片机读出计数器CONT 1的结果,并通过上述测量原理公式计算出脉冲宽度.

6)正、负脉冲宽度测量后可计算出占空比.

4　主系统整体结构实现

图3〔3〕

所示,由AT89C51单片机完成整个测量电路的测试控制、数据处理和显示输出,一片EPM 7160S 完成各种测试功能.AT 89C 51从EPM 7160S 读回计数数据进行运算,并向显示电路输出测量结果.在标准信号频率为60M Hz 的情况下,其测量精度可达1.1X 10,即能够显示近8位有效数字.5　串行接口LED 显示与键盘电路

图3是以串行方式进行数据传送的LED 显示与键盘接口电路.其中,8个共阳极LED 数码管和10片串行输入、并行输出74H Cl64构成8位数字显示电路(其中U8、U 9用于传送频率发生器初值).74HCl 64由AT 89C 51的P 3.0、P 3.1进行控制,AT 89C 51工作于移位方式,P 3.0为数据输出线,P 3.1为时钟线.一片并行输入、串行输出移位寄存器74HCl 65构成8位键盘与8位I /O 数据输入.74HCl65的数据读入由A T89C51的P3.3、P3.2和P3.0控制,P3.3为时钟信号输出,P3.2为数据输入(对AT89C51而言为入),P3.0兼作数据封锁信号.当P3.1维持在高电平时,P3.0变化对74HCl 65数据无影响,因此可兼作165的控制.对于74HC 165,当P 3.0控制的PL =1时,其门是打开的,内部寄存器的数据随引线数据的变化而变化;当PL=0时,并行输入引线的数据锁存到内部寄存器中,其数据不再随引线电平变化,以便通过串行移位方式读出,系统设置8个键:下调、上调、时间、自校、占空比、脉宽、周期、频率,其中“时间”键选定后可通过“下调”和“上调”键对预置门时间进行调节.

图3中,每片164驱动一位LED 数字显示.通常情况下每位数字8段(含小数点)需8个限流电阻,8位数字共需64个电阻,电阻价格虽然不高,但要占用电路板面积,增加焊接工作量.本电路通过一片电压可调稳压模块LM 317供电,降低显示器供电电压达到限流目的,从而可省去限流电阻.图中通过改变R8、R9的比值可调节LM 317输出电压,改变LED 的亮度,应用中可根据实际需要加以调节.R9增加或R8减小,LM 317输出电压变高;反之,输出电压变低.

85第1期郭改枝等　基于单片机控制多功能频率计的CPLD 实现

图3中的键盘读入用P3.2和P3.3控制,由软件产生移位脉冲依次读入各位数据,因为输入数据对速度要求不高,这样处理能够满足要求

.

图3　系统整体电图

Fig .3　Sy st em circuit

6　频率发生器功能设计

图3中当S1接到F2时,60M HZ 晶振信号从FIN 输入,此时,CONT 计数器计数,16位初值由U 8、U 9送入,溢出信号从CAO 输出(见图2),作为频率发生器的输出信号.AT 89C51根据初值计算出频率发生器的频率后送数码管显示.

7　功能使用说明

1)TF=0时等精度测频,T F=1时测脉宽.

2)CLR:当T F=0时系统全清零功能,当TF=1.时CLR 的上跳沿将启动CONT1,进行脉宽测试计数.

3)END:脉宽计数结束状态信号,END=1计数结束.

4)CHOICE:自校/测量频选择,CHOICE=1测频,CHOICE=0自校.

5)ST ART :当T F =0时,作为预置门闸,门宽可通过键盘由单片机控制,ST ART =1时预置门打开;当T F =1时,START 有第二功能,此时,当ST ART =0时测负脉宽,当ST ART =1时测正脉宽.利用此功能可分别获得脉宽和占空比数据.6)EEND:等精度测频计数结束状态信号,EEND=0时计数结束.

7)A,B:计数选通控制.若令AD=[A,B],则当AD=0、1、2、3时可从P0和P2口由低8位至高86内蒙古大学学报(自然科学版)2004年

8位分别读出两组4个8位计数值.

8)LD :置频率发生器功能时的16位初值送入使能端.

9)FST D 为测频标准频率60M Hz 信号输人端.

10)FIN 为被施密特触发器整形后的被测信号.待测信号由“FIN ”输入.

11)CHKF 为自校频率输入端,信号取自AT 89C 51晶振输出.

参考文献:

[1]　潘松,王国栋.V HDL 实用教程[M ].成都:电子科技大学出版社.2000.

[2]　公茂发,马保甫.单片机人机接口实例集[M ].北京:北京航空航天大学出版社.1998.

Design and Implementation

o f M ulti-function Cymom eters Controlled by CPLD

GU O Gai-zhi ,LI Shu-hua ,WANG Zhi-hui

(Dep ar tment of Electronics Engineering ,

College of S ciences and T echnology ,N eiM ongol Univer sity ,H ohhot 010021,P RC )

Abstract :The design and implementatio n of cym ometers based on CPLD (Complex Pro -gram mable Lo gic Device )o f M AX 7000by ALTERA ar e introduced .T he log ic of CPLD is desig ned by VHDL.T he function,structure and desig n metho d of the system are g iven.

Key words :CPLD;micro controller ;cy mom eter 87第1期郭改枝等　基于单片机控制多功能频率计的CPLD 实现

单片机简易频率计课程设计

前言 (3) 一、总体设计 (4) 二、硬件设计 (6) AT89C51单片机及其引脚说明： (6) 显示原理 (8) 技术参数 (10) 电参数表 (10) 时序特性表 (11) 模块引脚功能表 (12) 三、软件设计 (12) 四、调试说明 (15) 五、使用说明 (17) 结论 (17) 参考文献 (18)

附录 (19) Ⅰ、系统电路图 (19) Ⅱ、程序清单 (20)

前言 单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置,飞机上各种仪表的控制,计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能IC卡，民用豪华轿车的安全保障系统，录像机、摄像机、全自动洗衣机的控制,以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械以及各种智能机械了。因此，单片机的学习、开发与应用在生活中至关重要。 随着电子信息产业的不断发展,信号频率的测量在科技研究和实际应用中的作用日益重要。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行缓慢，而且测量频率的范围比较小.考虑到上述问题，本论文设计一个基于单片机技术的数字频率计。首先，我们把待测信号经过放大整形;然后把信号送入单片机的定时计数器里进行计数,获得频率值；最后把测得的频率数值送入显示电路里进行显示。本文从频率计的原理出发，介绍了基于单片机的数字频率计的设计方案，选择了实现系统得各种电路元器件，并对硬件电路进行了仿真。

一、总体设计 用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量. 所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率f x。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s,则门控电路的输出信号持续时间亦准确地等于1s.闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭,计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。 本系统采用测量频率法,可将频率脉冲直接连接到AT89C51的T0端，将T/C1用做定时器。T/C0用做计数器。在T/C1定时的时间里，对频率脉冲进行计数。在1S定时内所计脉冲数即是该脉冲的频率。见图1: 图1测量时序图 由于T0并不与T1同步,并且有可能造成脉冲丢失，所以对计数器T0做一定的延时，以矫正误差。具体延时时间根据具体实验确定。 根据频率的定义，频率是单位时间内信号波的个数，因此采用上述各种方案

基于51单片机的数字频率计_毕业设计

毕业论文声明 本人郑重声明： 1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。本人完全意识到本声明的法律结果由本人承担。 2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。 3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。 4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。 学位论文作者（签名）： 年月

关于毕业论文使用授权的声明 本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。本人完全了解大学有关保存，使用毕业论文的规定。同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入学校有关数据 库和收录到《中国学位论文全文数据库》进行信息服务。在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。 论文作者签名：日期： 指导教师签名：日期：

基于单片机的频率计的设计

摘要 本方案主要以单片机为核心，主要分为时基电路，逻辑控制电路，放大整形电路，闸门电路，计数电路，锁存电路，译码显示电路七大部分，设计以单片机为核心，被测信号先进入信号放大电路进行放大，再被送到波形整形电路整形，把被测的正弦波或者三角波整形为方波。利用单片机的计数器和定时器的功能对被测信号进行计数。编写相应的程序可以使单片机自动调节测量的量程，并把测出的频率数据送到显示电路显示。 本设计以89C51单片机为核心，应用单片机的算术运算和控制功能并采用LED数码显示管将所测频率显示出来。系统简单可靠、操作简易，能基本满足一般情况下的需要。既保证了系统的测频精度，又使系统具有较好的实时性。本频率计设计简洁，便于携带，扩展能力强，适用范围广。 关键词：单片机，运算，频率计，LED数码管

Abstract The program mainly microcontroller as the core, are divided into time-base circuit, the logic control circuit, amplifier shaping circuit, the gate circuit, the counting circuit, latch circuit, decoding circuit most of the seven shows, design a microcontroller as the core, the measured signal the first amplifier to amplify the incoming signal, and then was sent to the waveform shaping circuit surgery, the measured sine wave or triangle wave shaping as a square wave. Counter and timer microchip features of the signal count. Write the corresponding program can automatically adjust the measurement range of SCM, and the frequency of the measured data to the display circuit displays. The design of the 89C51 microcontroller core, microcontroller applications and control functions and arithmetic operations with LED digital display tube to the measured frequency is displayed. System is simple, reliable, easy to operate and can basically meet the general needs. Both to ensure the accuracy of the system frequency measurement, but also the system has good real-time. The frequency meter design is simple and easy to carry, expansion capability, wide application. Key words：microcontroller, operation, frequency meter, LED digital tube

高精度单片机频率计的设计

《综合课程设计》 一．数字频率计的设计 姓名：万咬春学号2005142135 一、课程设计的目的 通过本课程设计使学生进一步巩固光纤通信、单片机原理与技术的基本概念、基本理论、分析问题的基本方法；增强学生的软件编程实现能力和解决实际问题的能力，使学生能有效地将理论和实际紧密结合，拓展学生在工程实践方面的专业知识和相关技能。 二、课程设计的内容和要求 1．课程设计内容 （硬件类）频率测量仪的设计 2．课程设计要求 频率测量仪的设计 要求学生能够熟练地用单片机中定时/计数、中断等技术，针对周期性信号的特点，采用不同的算法，编程实现对信号频率的测量，将测量的结果显示在LCD 1602 上，并运用Proteus软件绘制电路原理图，进行仿真验证。 三．实验原理 可用两种方法测待测信号的频率 方法一：（定时1s测信号脉冲次数） 用一个定时计数器做定时中断，定时1s，另一定时计数器仅做计数器使用，初始化完毕后同时开启两个定时计数器，直到产生1s中断，产生1s中断后立即关闭T0和T1（起保护程序和数据的作用）取出计数器寄存器内的值就是1s内待测信号的下跳沿次数即待测信号的频率。用相关函数显示完毕后再开启T0和T1这样即可进入下一轮测量。 原理示意图如下：

实验原理分析： 1．根据该实验原理待测信号的频率不应该大于计数器的最大值65535，也就是说待测信号应小于65535Hz。 2．实验的误差应当是均与的与待测信号的频率无关。 方法二（测信号正半周期） 对于1：1占空比的方波，仅用一个定时计数器做计数器，外部中断引脚作待测信号输入口，置计数器为外部中断引脚控制（外部中断引脚为“1”切TRx=1计数器开始计数）。单片机初始化完毕后程序等待半个正半周期（以便准确打开TRx）打开TRx，这时只要INTx （外部中断引脚）为高电平计数器即不断计数，低电平则不计数，待信号从高电平后计数器终止计数，关闭TRx保护计数器寄存器的值，该值即为待测信号一个正半周期的单片机机器周期数，即可求出待测信号的周期：待测信号周期T=2*cnt/(12/fsoc) cnt为测得待测信号的一个正半周期机器周期数；fsoc为单片机的晶振。所以待测信号的频率f=1/T。 原理示意图如下： 实验原理分析： 1．根据该实验原理该方法只适用于1：1占空比的方波信号，要测非1：1占空比的方波信号 2．由于有执行f=1/（2*cnt/(12/fsoc)）的浮点运算，而数据类型转换时未用LCD 浮点显示，故测得的频率将会被取整，如1234.893Hz理论显示为1234Hz，测 得结果会有一定程度的偏小。也就是说测量结果与信号频率的奇偶有一定关 系。 3．由于计数器的寄存器取值在1~65535之间，用该原理时，待测信号的频率小于单片机周期的1/12时，单片机方可较标准的测得待测信号的正半周期。故用 该原理测得信号的最高频率理论应为fsoc/12 如12MHZ的单片机为1MHz。 而最小频率为f=1/（2*65535/(12/fsoc)）如12MHZ的单片机为8Hz。 四．实验内容及步骤 1. 仿真模型的构建 数字方波频率计的设计总体可分为两个模块。一是信号频率测量，二是将测得的频率数据显示在1602液晶显示模块上。因此可搭建单片机最小系统构建构建频率计的仿真模型。原理图，仿真模型的总原理图如下：

基于单片机的数字频率计设计

江阴职业技术学院 毕业论文 课题：基于单片机的数字频率计的设计 专业电子信息工程 学生姓名冯海洋 班级０８电子信息工程（1)班 学号２008０３05107 指导教师张文洁 完成日期

目录 摘要?错误!未定义书签。 前言................................................................................................... 错误!未定义书签。第一章绪论............................................................................................... 错误!未定义书签。 1.1课题背景?错误!未定义书签。 1.2 课题研究的目的和意义 ................................................................. 错误!未定义书签。 １．4数字频率计设计的任务与要求?错误!未定义书签。 第二章数字频率计总体方案设计............................................................... 错误!未定义书签。 １.1方案比较 .......................................................................................... 错误!未定义书签。 1．2方案论证......................................................................................... 错误!未定义书签。 1．3方案选择......................................................................................... 错误!未定义书签。 第三章数字频率计的硬件系统设计........................................................... 错误!未定义书签。 ３.１数字频率计的硬件系统框架...................................................... 错误!未定义书签。 3.2 数字频率计的主机电路设计?错误!未定义书签。 ３.3数字频率计的信号输入电路设计................................................... 错误!未定义书签。 3.４数字频率计显示电路的设计 ........................................................... 错误!未定义书签。 ３.５数字频率计的计数电路的设计?错误!未定义书签。 3.６数字频率计电源模块的设计?错误!未定义书签。 第四章数字频率计软件系统设计?错误!未定义书签。 4.1 软件设计规划................................................................................. 错误!未定义书签。 4.１．1信号处理............................................................................ 错误!未定义书签。 4.1.2中断控制................................................................................. 错误!未定义书签。 4.2.１定时器/计数器?错误!未定义书签。 4.2.２定时工作方式0..................................................................... 错误!未定义书签。 4.3程序流程图设计................................................................................ 错误!未定义书签。

基于CPLD技术的频率计设计及制作

昆明冶金高等专科学校 毕业论文 学院电气学院 系部电子系 专业班级应用电子技术 学号 0700001813 姓名黄智翔 指导教师李瑞锋钟思佳

昆明冶金高等专科学校电气学院 毕业设计（论文）任务书 系：电子系专业：应用电子技术 学生姓名：赖龙芳班级：电子0707 班 学号： 0700001813 毕业设计（论文）题目：基于CPLD技术的频率计设计及制作 毕业设计（论文）主要内容： 数字频率计实际上是一个脉冲计数器，即在单位时间内计脉冲个数就可以得到信号频率。本课题主要研究的是基于CPLD技术的频率设计及制作。本课题主要通过单片机的一个最小系统和CPLD器件相结合的研究。当按下复位键的时候给单片机一个信号，从而通过单片机给CPLD器件一个信号，此时CPLD器件纠结收到一个信号，并且接收一个频率，然后与固定频率相比较，从而得到的结果传给单片机，给单片机一个信号，然后通过单片机的最小系统处理，最后在传给数码显示管，通过数码显示管显示刚刚接收到的频率的大小。然后通过按下复位键，以相同的过程来显示所接收到的频率的大小。 毕业设计（论文）预期目标： 根据设计题目和开题报告查阅搜集相关资料并做好电路板并编写好程序，下载调试好，得到所需要的的结果。在老师的组织下进行模拟答辩，找出问题并解决问题。做好所有的准备并完成正式答辩。 毕业设计（论文）指导教师：李瑞锋钟思佳 系主任（教研室主任）：金瑞 学院院长：龙志文

2010 年 06 月 13 日 摘要 本毕业设计项目根据毕业设计任务书指定和我校高职高专特点的要求，体现毕业生的实践动手能力、创新思维、解决问题的能力和对所学知识的综合运用能力，研究的问题设计一个六位数字频率计，频率测量结果在六位LED数码管上显示，显示时间可设定为2秒左右延迟，一次测试完毕后将所有计数器复位即清零，并采集显示下一次被测信号的频率。复位清零时间可设定为1秒左右。此延迟信号及复位信号均由闸门控制电路产生并采用原理图输入。可实现如下功能： 1．详细论述了利用 VHDL硬件描述语言设计。 2．用大规模可编程逻辑器件，实现数字频率计的设计原理及相关程序。 3．无论底层还是顶层文件均用 VI-IDL语言编写，避免了用电路图形式设计时所引起的毛刺现象。 4．改变了以往数字电路小规模多器件组合的设计方法，整个频率计设计在一块CPLD芯片上。 5．采用数字显示，外形美观、大方，显示醒目、直观。 6．体积小，性能更可靠。 关键词：数字频率计；电子设计自动化；大规模可编程逻辑器；

单片机频率计课程设计

贵州大学课程设计 任务要求 运用所学单片机原理、、模拟和数字电路等方面的知识，设计出一个数字频率计。数字频率计要求如下： 1）能对0~50kHz的信号频率进行计数； 2）频率测量结果通过4位数码管显示（十进制）。 二、课程设计应完成的工作 1）硬件部分包括微处理器（MCU）最小系统（供电、晶振、复位）、频率测量和数码管显示部分； 2）软件部分包括初始化、频率计算、显示等； 3）用PROTEUS软件仿真实现； 4）画出系统的硬件电路结构图和软件程序框图； 内容摘要 1.数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。 2.采用12 MHz的晶体振荡器的情况下，一秒的定时已超过了定时器可提供的最大定时值。为了实现一秒的定时，采用定时和计数相结合的方法实现。选用定时／计数器TO作定时器，工作于方式1产生50 ms的定时，再用软件计数方式对它计数20次，就可得到一秒的定时。

贵州大学课程设计 第1节引言 本应用系统设计的目的是通过在“单片机原理及应用”课堂上学习的知识，以及查阅资料，培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。 1.1数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 1.2任务分析与设计思路 频率的测量实际上就是在1s时间内对信号进行计数，计数值就是信号频率。在本次设计使用的AT89C51单片机，本身自带有定时器和计数器，单片机的T0、T1两个定时/计数器，一个用来定时，另一个用来计数，定时/计数器的工作由相应的运行控制位 TR 控制 ,当 TR 置 1 ,定时/ 计数器开始计数 ;当 TR 清 0 ,停止计数。在定时1s里，计数器计的脉冲数就是频率数，但是由于1s超过了A T89C51的最大定时，因此我们采用50ms定时，在50ms 内的脉冲数在乘以14就得到了频率数，在转换为十进制输出就可。

基于5单片机的数字频率计设计

基于5单片机的数字频率计设计

毕业论文基于51单片机的数字频率计 基于51单片机的数字频率计 目录 第1节引言 (2) 1.1数字频率计概 述…………………………………………… (2) 1.2频率测量仪的设计思路与频率的计 算…………………………………………… (2) 1.3基本设计原 理…………………………………………… (3) 第2节数字频率计（低频）的硬件结构设计 (4) 2.1系统硬件的构成 (4) 2.2系统工作原理图 (4) 2.3AT89C51单片机及其引脚说明…………………………………………………

(5) 2.4信号调理及放大整形模块 (7) 2.5时基信号产生电路 (7) 2.6显示模块 (8) 第3节软件设计 (12) 3.1 定时计数 (12) 3.2 量程转换 (12) 3.3 BCD转换 (12) 3.4 LCD显示…………………………………………………

(12) 第4节结束语 (13) 参考文献 (14) 附录汇编源程序代码 (15) 基于51单片机的数字频率计 第1节引言 本应用系统设计的目的是通过在“单片机原理及应用”课堂上学习的知识，以及查阅资料，培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。 1.1数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量范围从1Hz—10kHz的正弦波、方波、三角波，时基

(完整版)基于FPGA的等精度频率计的设计与实现毕业设计

第一章课题研究概述 1.1课题研究的目的和意义 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。目前常用的测频方案有三种： 方案一：完全按定义式Ｆ＝ＮＴ进行测量。被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。用时基TR开闸门，累计时标ГX 的个数，则有公式可得Ｆx=1ГX=NTR。此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。 方案二：对被信号的周期进行测量，再利用Ｆ＝１Ｔ（频率＝１周期）可得频率。测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。闸门输出的计数脉冲Ｎ＝ГXTR，则TX=NГX。但当被测信号的周期较短时，会使精度大大下降。 方案三：等精度测频，按定义式Ｆ＝ＮＴ进行测量，但闸门时间随被测信号的频率变化而变化。如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。本次实验设计中采用的是第三种测频方案。 等精度频率计是数字电路中的一个典型应用，其总体设计方案有两

种： 方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。 方案二：采用可编程逻辑器件（CPLD）制作。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。，利用EDA软件编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，并且可应用EDA软件仿真，调试，每个设计人员可以充分利用软件代码，提高开发效率，缩短研发周期，降低研发成本。易于进行功能扩展，可以利用频率计的核心技术，改造成其它产品。实现方法灵活，调试方便，修改容易。 总体方案比较:比较以上两种方案，易见采用后者更优。因为采用FPGA 现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在MAX+PLUSII仿真平台上编译、仿真、调试，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。 现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC 产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设计在其中快速发展。 1.2 基于FPGA的等精度频率计的发展现状 在信息技术高度发展的今天，电子系统数字化已成为有目共睹的趋

基于51单片机的数字频率计毕业论文

基于51单片机的数字频率计 目录 第1节引言 (2) 1.1数字频率计概述 (2) 1.2频率测量仪的设计思路与频率的计算 (2) 1.3基本设计原理 (3) 第2节数字频率计（低频）的硬件结构设计 (4) 2.1系统硬件的构成 (4) 2.2系统工作原理图 (4) 2.3AT89C51单片机及其引脚说明 (5) 2.4信号调理及放大整形模块 (7) 2.5时基信号产生电路 (7) 2.6显示模块 (8) 第3节软件设计 (12) 3.1 定时计数 (12) 3.2 量程转换 (12) 3.3 BCD转换 (12) 3.4 LCD显示 (12) 第4节结束语 (13) 参考文献 (14) 附录汇编源程序代码 (15)

基于51单片机的数字频率计 第1节引言 本应用系统设计的目的是通过在“单片机原理及应用”课堂上学习的知识，以及查阅资料，培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。 1.1数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量围从1Hz—10kHz的正弦波、方波、三角波，时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。 1.2频率测量仪的设计思路与频率的计算 频率测量仪的设计思路主要是：对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期个数，进而测量出该信号频率的大小，其原理如右图1所示。 1 图可知： T=NT o 为标准信号的周期，所以T为分频后信号的周期，则可以算出被测量信（注：T o

基于AT89C52单片机的简易频率计设计说明书

单片机系统开发与应用工程实习报告 选题名称:基于AT89C52单片机的简易频率计设计 系（院）: 专业:计） 班级: 姓名:学号: 指导教师: 学年学期: 2009 ~ 2010 学年第 2 学期 2010 年 5 月 30 日

摘要： 在电子技术中，频率是一个经常用到的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。本项目主要阐述了以AT89C52单片机作为核心器件，采用模块化布局，设计一个简易数字频率计，以达到测量频率并进行显示的目的。本项目利用单片机的内部定时器溢出产生中断来实现定时，把单片机内部的定时/计数器0作为定时器，实现2.5ms定时。外部待测脉冲从单片机的TI（第15引脚）输入，以定时/计数器1作为计数器，利用中断方式来达到间接测量的目的。最后采用四位数码管显示。本设计采用C语言进行软件编程，用keil软件进行调试。最后把调试成功后的程序固化到AT89C52单片机中，接到预先焊好的电路板上，接上待测脉冲，通电运行，数码管成功显示待测脉冲频率。 关键词：单片机；频率计；AT89C52

目录 1 项目综述 (1) 1．1 设计要求 (1) 1．2 系统设计 (1) 2硬件设计 (2) 2.1 电路原理图 (2) 2.2 元件清单 (2) 2.3 主要芯片引脚说明 (3) 3 软件设计 (4) 3.1 程序流程图 (4) 3.2 软件设计简述 (5) 3.3 程序清单 (6) 4 系统仿真及调试 (10) 4.1 硬件调试 (10) 4.2 软件调试 (10) 5 结果分析 (10) 总结 (11) 参考文献 (12)

简述基于QuartusⅡ设计的频率计

重庆师范大学 期末考核提交材料 课程名称： EDA原理及应用 院系：物理与电子工程学院 时间： 2012—2013学年度第2学期 专业：电子信息科学与技术（职教师资）年级： 2011级 培养层次：本科 学生姓名： 学号： 成绩：

基于QuartusⅡ设计的频率计 摘要：计数器在数字电路中有着广泛的应用，现提出一种计数器设计穿插在电 子电路设计的教学方法，使学生能够快速地根据现有的数字电路知识转化到EDA 的应用。 关键词频率计；电子设计自动化；Verilog 0 引言：随着EDA技术的发展和应用领域的扩大，EDA技术在电子信息、通信、 自动控制及计算机应用等领域的重要性日益突出。同时，随着技术市场对EDA技术需求的不断提高，产品的市场效率和技术要求也必然会反映到数学和科研领域中来。以最近的十届全国大学生电子设计竞赛为例，涉及EDA技术的赛题从未缺席过。对诸如斯坦福大学、麻省理工学院等美国一些著名院校的电子与计算机实验室建设情况的调研表明，其EDA技术的教学与实践的内容也十分密集；在其本科和研究生教学中有两个明显的特点：其一，各专业中EDA教学实验课程的普及率和渗透率极高；其二，几乎所有实验项目都部分或全部地融入了EDA技术，其中包括数字电路、计算机组成与设计、计算机接口技术、数字通信技术、嵌入式系统、DSP等实验内容，并且更多地注重创新性实验。这显然是科技发展和市场需求双重影响下自然产生的结果。 1．QuartusⅡ简介：QuartusⅡ是Altera提供的FPGA/CPLD开发集成环境， Altera是世界最大的可编程逻辑器件供应商之一。QuartusⅡ在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plusⅡ的更新换代产品，其界面友好，使用便捷。 2.计数器设计 这里首先设计测频用的、含时钟使能控制的2位十进制计数器。 2.1：设计电路原理图。频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。为此这里用一个双十进制计数器74390和其他一些辅助元件来完成。首先建立图像编辑环境，再在原理图编辑窗口分别键入74390、AND4、AND2、NOT、INPUT和OUTPUT元件名，调出这些元件，并按照图1链接好电路原理图。图中，74390连成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的计数器“1”端的时钟输入端1CLKA。与门的另一端由计数使能信号enb 控制：当enb=1时允许计数；enb=0时禁止计数。计数器1的4 位输出去q[3]、q[2]、q[1]和q[0]并成总线表达方式，即q[ 3..0]（注意原理图中的总线表示方法，如Q[3..0],与VHDL不同），由图1左下角的OUTPUT输出端口向外输出计数值。同时由一个4输入与门和两个反相器构成进位信号，进位信号进入第二个计数器的时钟输入端2CLKA。第二个计数器的4位计数输出是q[7]、q[6]、q[5]、q[4],总线输出信号是q[7..4]。这两个计数器的总的进位信号，可由一个6输入与门和两个反相器产生，由cout输出。Clr是计数器的清零信号。

基于51单片机的数字频率计的设计

1 前言 频率测量是电子学测量中最为基本的测量之一。由于频率信号抗干扰性强，易于传输，因此可以获得较高的测量精度。随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，测频原理和测频方法的研究正受到越来越多的关注。 1.1频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号、方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。传统的频率计采用测频法测量频率，通常由组合电路和时序电路等大量的硬件电路组成，产品不但体积大，运行速度慢而且测量低频信号不准确。本次采用单片机技术设计一种数字显示的频率计，测量准确度高，响应速度快，体积小等优点。 1.2频率计发展与应用 在我国，单片机已不是一个陌生的名词，它的出现是近代计算机技术的里程碑事件。单片机作为最为典型的嵌入式系统，它的成功应用推动了嵌入式系统的发展。单片机已成为电子系统的中最普遍的应用。单片机作为微型计算机的一个重要分支，其应用范围很广，发展也很快，它已成为在现代电子技术、计算机应用、网络、通信、自动控制与计量测试、数据采集与信号处理等技术中日益普及的一项新兴技术，应用范围十分广泛。其中以AT89S52为内核的单片机系列目前在世界上生产量最大，派生产品最多，基本可以满足大多数用户的需要。

2 系统总体设计 2.1测频的原理 测频的原理归结成一句话，就是“在单位时间内对被测信号进行计数”。被测信号， 通过输入通道的放大器放大后，进入整形器加以整形变为矩形波，并送入主门的输入端。由晶体振荡器产生的基频，按十进制分频得出的分频脉冲，经过基选通门去触发主控电路，再通过主控电路以适当的编码逻辑便得到相应的控制指令，用以控制主门电路选通被测信号所产生的矩形波，至十进制计数电路进行直接计数和显示。若在一定的时间间隔T内累 计周期性的重复变化次数N，则频率的表达式为式： N fx= T 频率计数器严格地按照 N f= T 公式进行测频。由于数字测量的离散性，被测频率在计数 器中所记进的脉冲数可有正一个或负一个脉冲的1 ±量化误差，在不计其他误差影响的情况下，测量精度将为： 1 () fA N δ= 应当指出，测量频率时所产生的误差是由N和T俩个参数所决定的，一方面是单位时间内计数脉冲个数越多时，精度越高，另一方面T越稳定时，精度越高。为了增加单位时间内计数脉冲的个数，一方面可在输入端将被测信号倍频，另一方面可增加T来满足，为了增加T的稳定度，只需提高晶体振荡器的稳定度和分频电路的可靠性就能达到。 上述表明，在频率测量时，被测信号频率越高，测量精度越高。 2.2总体思路 频率计是我们经常会用到的实验仪器之一，频率的测量实际上就是在单位时间内对信号进行计数,计数值就是信号频率。本文介绍了一种基于单片机AT89S52 制作的频率计的设计方法,所制作的频率计测量比较高的频率采用外部十分频，测量较低频率值时采用单片机直接计数，不进行外部分频。该频率计实现10HZ~2MHZ的频率测量,而且可以实现量程自动切换功能，四位共阳极动态显示测量结果，可以测量正弦波、三角波及方波等各种波形的频率值。 2.3具体模块 根据上述系统分析，频率计系统设计共包括五大模块：单片机控制模块、电源模块、放大整形模块、分频模块及显示模块。各模块作用如下：

基于单片机频率计的设计

1 前言 单片机是20世纪中期发展起来的一种面向控制的大规模集成电路模块，具有功能强、体积小、可靠性高、价格低廉等特点，在工业控制、数据采集、智能仪表、机电一体化、家用电器等领域得到了广泛的应用，极大的提高了这些领域的技术水平和自动化程度。 51系列单片机是国内目前应用最广泛的一种8位单片机之一，随着嵌入式系统、片上系统等概念的提出和普遍接受及应用。51系列及其衍生单片机还会在继后很长一段时间占据嵌入式系统产品的低端市场，因此，作为新世纪的大学生，在信息产业高速发展的今天，掌握单片机的基本结构、原理和使用是非常重要的。 本次课程设计的内容是使用89C51RC单片机最小系统设计频率计系统，系统以单片机为主控单元，主要用于对方波频率的测量。 2频率计原理 频率的测量实际上就是在1s时间内对信号进行计数，计数值就是信号频率。用单片机设计频率计通常采用两种办法，第一种方法是使用单片机自带的计数器对输入脉冲进行计数；第二种方法是单片机外部使用计数器对脉冲信号进行计数，计数值再由单片机读取。第一种方法的好处是设计出的频率计系统结构和程序编写简单，成本低廉，不需要外部计数器，直接利用所给的单片机最小系统就可以实现。这种方法的缺陷是受限于单片机计数的晶振频率，输入的时钟频率通常是单片机晶振频率的几分之一甚至是几十分之一，在本次设计使用的98C51单片机，由于检测一个由“1”到“0”的跳变需要两个机器周期，前一个机器周期测出“1”，后一个周期测出“0”。故输入时钟信号的最高频率不得超过单片机晶振频率的二十四分之一。第二种方法的好处是输入的时钟信号频率可以不受单片机晶振频率的限制，可以对相对较高频率进行测量，但缺点是成本比第一种方法高，设计出来的系统结构和程序也比较复杂。由于成本有限，本次设计中采用第一种方法，因此输入的时钟信号最高频率不得高于24=。对外部脉冲的占空比无特殊要求。 根据频率检测的原理，很容易想到利用51单片机的T0、T1两个定时/计数器，一个用来定时，另一个用来计数，两者均应该工作在中断方式，一个中断用于1s时间的中断处理，一个中断用于对频率脉冲的计数溢出处理，(对另一个计数单元加一)，此方法可以弥补计数器最多只能计数65536的不足。 3 设计思想

基于CPLD的频率计设计

山东理工大学 毕业设计（论文） 题目：基于CPLD的频率计设计 学院：电气与电子工程学院 专业：电子信息工程 学生姓名： 学号: 指导教师： 毕业设计（论文）时间：二О一三年 2月 20日～ 6 月8日共 16 周 I

摘要 频率检测是电子领域里最基本的测量，也是最重要的测量。由于频率信号抗干扰能力强、易于传输，可以得到相对较高的测量精度，因此频率测量方法的研究也受到越来越多的关注。基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，本次设计中共提出了四种设计方案，通过论证最终决定用等精度的测量方法来完成本次频率计的设计。 在本次设计中选择AT89C51单片机和CPLD的结合来实现。其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD主要完成频率测量功能，频率的测量范围在1HZ—1MHZ之间，其中测量误差在1HZ;键盘信号由AT89C51单片机进行处理，它从CPLD读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用5段LED动态显示，由1个74HC138译码器和74HC573锁存器驱动5个数码管。 关键词: 频率计，EDA技术，CPLD，单片机，等精度测量 I

Abstract Frequency detection is the most basic in the electronics field measurement, which is the most important measurement. Due to frequency signal transmission, strong anti-jamming capability, easy can get relatively high measurement precision, so frequency measurement methods of research have also been more and more attention. Based on the traditional principle of frequency meter frequency measurement accuracy will be along with the decline of the measured signal frequency is reduced, the design of the communist party of China puts forward four kinds of design scheme, through the argument finally decided to use equal precision measurement method to complete the design of frequency meter. In this design choose the combination of the AT89C51 single-chip microcomputer and CPLD to implement. The single-chip microcomputer control, the entire measurement circuit test data processing and display output; CPLD main complete frequency measurement function, frequency of measurement range between 1 hz to 1 MHZ, which measurement error in 1 hz; Keyboard signals are processed using single-chip computer AT89C51, it read back from CPLD count data and calculation, the measurement results to display circuit output; 5 LED dynamic display, display circuit used by 1, 74 hc138 decoder and 74 hc573 latch drive five digital tube. Key Words: frequency meter, EDA technologythe, CPLD and single chip microcomputer, such as precision measurement II