计算机系统结构论文
计算机系统结构中多处理机技术
摘要：多处理机通过共享的主存或输入/输出子系统或高速通信网络进行通信。利用多台处理机进行多任务处理，协同求解一个大而复杂的问题来提高速度，或者依靠冗余的处理机及其重组能力来提高系统的可靠性、适应性和可用行。该文介绍了微处理器的发展、多处理机的总线以及处理机系统中通信和存储技术的发展和两种特殊的多处理机系统结构。
关键词：多处理机；体系结构；总线
微电子技术和封装技术的进步，使得高性能的VLSI 微处理器得以大批量生产，性能价格比不断合理，这为并行多处理机的发展奠定了重要的物质基础。
计算机系统性能增长的根本因素有两个：一是微电子技术，另一个是计算机体系结构技术。五十年代以来，人们先后采用了先行控制技术、流水线技术、增加功能部件甚至多机技术、存储寻址和管理能力的扩充、功能分布的强化、各种互联网络的拓扑结构以及支持多道、多任务的软件技术等一系列并行处理技术，提高计算机处理速度，增强系统性能。多处理机体系结构是计算机体系结构发展中的一个重要内容，已成为并行计算机发展中人们最关注的结构。
1 微处理器的发展
20 世纪80 年代中期，RISC 精简指令集计算机，用20%指令的组合实现了CISC 计算机指令系统不常用的80%指令的功能。在提高性能方面，RISC 采用了超级流水线、超级标量、超长指令字并行处理结构；多级指令Cache；编译优化等技术，充分利用RISC 的内部资源，发挥其内部操作的并行性，从而提高流水线的执行效率。20 世纪80 年代后期，RISC 处理机的性能指标几乎以每年翻一番的速度发展，它对于提高计算机系统的性能和应用水平起着巨大的作用。
目前，由Intel 和HP 两家公司联合开发的基于IA—64 架构的Merced 芯片，并由其共同定义的显式并行指令计算技术EPIC(Explicitly Parallel Instruction Computing )，将为微处理器技术的发展带来突破性进展。EPIC 技术主要指编译器在微处理器执行指令之前就对整个程序的代码作出优化安排，编译器分析指令间的依赖关系，将没有依赖关系的指令(最多3 个)组成一“组”，由Merced内置的执行单元读入被分成组的指令群并执行。从理论上讲，EPIC 可以并行执行3 倍于执行单元数的指令。64 位体系结构的Merced 芯片还采用了指令预测、数据预装等技术，可以显著地减少实际执行程序的长度，同时增强语句执行的并行性，经过代码的重组，程序的执行时间比基于传统体系结构的微处理器几乎减少了一半；更加不同凡响的是，可以消除分支预测错误的三分之二。
IA—64 微处理器具有128 个通用寄存器以及128 个浮点寄存器，而目前基于RISC 的微处理器通常只有32 个寄存器。它还具有更
为丰富的与大量寄存器相连的附属功能部件，使得其应用更为广泛，同时内部各功能部件之间的可伸缩性扩展了机器的“宽度”，提高了系统的性能。容量更大的Cache 以及更多的读写端口，使得基于IA—64 微处理器的速度不再受到存储延迟的限制。EPIC 设计的Merced 芯片可并行处理十几个运算，而当今最优秀的芯片也只能并行处理4 个运算操作。EPIC 芯片用并行方式执行任务而不用顺序执行，这将使其速度比现在的CISC 和RISC 芯片至少快两倍。只有0.18 微米微小距离的迹线间宽度也使芯片时钟能够达到900MHZ。使用EPIC 设计的Merced 是第一个被分为三部分的芯片：一部分运行CISC，另一部分运行RISC，第三部分运行EPIC。把三种体系结合于一块芯片意味着现存的应用程序将仍然可以运行在基于新芯片的服务器上。
2 多处理机的总线
目前，在多处理机系统中有两种主要的连接方式：一种是共享存贮器的的多处理机系统，另一种是消息传递的分布式多处理机系统。由于专用信号处理系统一般要求结构紧凑，在满足实时性要求的前提下，对系统资源的利用率要求放在比较次要的位置上，故其操作系统简单实用，不具备消息传递的多处理机系统中的复杂的消息寻径能力；另外，由于信号处理场合的大计算量要求，系统内处理机比较多，单纯的共享总线结构效率不高。因此，共享总线结构和分布式结构相结合是一种发展趋势。
大多数多处理机系统的互连结构可归结为共享总线系统结构，共享总线系统结构为传统多处理系统的互连形式，由于没有通信口，处
理机之间交换数据必须通过共享存贮器，其处理效率随着处理机数目增加而下降。
3 通信的发展
由于通信通常在芯片的外部实现，其速度远低于芯片内部的计算速度，因而通信往往成为并行多处理机系统发展的瓶颈。
通信网络中，总线结构最简单，节点机数目较大时，总线上的通信趋于饱和，成为并行机发展的瓶颈。采用开关网络来取代总线可以增加通信通路的数目，消除通信瓶颈。交叉开关可以提供任意源节点到任一目的节点的通路，但硬件成本高。N 个部件互联需要O(N2)交叉点的开关，当N>100 时，成本之高是惊人的。折衷的办法是采用多级开关，适当减少互连通路以降低成本，但通信性能也会随之下降。
消息传递是一种有效的通信方法。消息格式的改进使多计算机的寻径由存储转发方式演进为虫蚀方式。第一台多计算机系统采用的是存储转发(store and forword)寻径方式。在存储转发网络中，包是信息流的基本单位，每个节点有一个包缓冲区，包从源节点经过一系列中间节点到达目的节点。包交换的寻径方式以其较高的传输带宽和较低的平均传输时延，更适合于具有动态和突发特性的MMP 系统的数据传送。
目前的一些多计算机系统多采用虚拟直通的寻径方式。其思想是：为了减少时延，没有必要等到整个消息全部缓冲后再作路由选择，只要接受到用作寻径的消息头部即可判断。其通信时延与节点无关，这对于存储转发的寻径方式来说是一个非常大的改进。然而，当出现
寻径阻塞时，虚拟直通方式只有将整个消息全部存储在寻径节点中，直到寻径通道不阻塞时才能将消息发出，这就需要每个寻径节点都有足够的缓冲区来存储可能出现的最大的信息包，在这一点上，虚拟直通方式与存储转发的寻径方式是一样的，同样不利于VLSI 的实现。因此，虚拟直通方式在最坏的情况下与存储转发方式的通信时延是一样的。
新型的多计算机系统采用的是虫蚀寻径方式，它克服了上述的缺点。包被进一步分成更小的片，每个片相当于虫的一个节，“蠕动”是以节为单位顺序地向前爬行。只有头片知道包发往何处，所有数据片必须跟着头片。不同的包可交替地传送，但不同包的片不能交叉，否则它们可能被送到错误的目的地。每个消息中的片以流水方式在网络中向前“蠕动”。当消息的头片到达一个节点A 的寻径器后，寻径器根据头片的寻径消息立即作出路由选择。可以看出，虫蚀寻径有以下优点：每个节点的缓冲区较小，易于VLSI 实现；较低的网络传输时延，所有的片以流水方式向前传输，采用了时间并行性，网络时延正比于消息包的长度，传输距离对于它的影响很小；通道共享性好，利用率高，对通道的预约和释放是结合在一起的一个完整的过程，有一段新的通道后立即放弃用过的一段旧通道；易于实现选播广播通信方式等。虫蚀寻径通信技术作为一种新型的消息通信方式，具有很好的应用前景。
4 存储技术的发展
与古典的冯·诺依曼计算机以运算器为中心不同，现代计算机系
统以存储器为中心。存储技术的发展在很大程度上影响着多处理机系统结构的发展。Cache、主存、磁盘这三个存储器可以分别构成“Cache —主存”和“主存—磁盘”两个存储系统，也可以构成一个“Cache —主存—磁盘”存储系统。
“Cache—主存”和“主存—磁盘”组成的两个存储系统组织方式是指：当CPU 要访问存储器时，给出一个虚拟地址，由存储管理部件MMU(Memory Management Unit)中的地址部件把CPU 发出的虚拟地址变换成主存物理地址，然后用主存物理地址访问Cache。如果要访问的数据和指令在Cache 中被找到，则Cache 命中，否则发出Cache 块失效，用这个物理地址访问主存储器，取出一块数据和指令装入Cache，也把CPU 所需要的数据和指令送往CPU。“ache—主存—磁盘”组成的存储系统组织方式是指：当CPU 要访问存储器时，把虚拟地址直接送往存储管理部件Cache。Cache能直接接受虚拟地址的访问，把CPU 所需的数据和指令找出来。如果Cache 发生块失效，则用经过MMU 变换得到的主存物理地址访问主存储器，把读出的一块数据和指令装入Cache，同时也把CPU 所需的数据和指令送入CPU。
全Cache 存储系统是一种新型系统，就是不用主存，只用Cache 和辅存两种存储器构成“Cache—辅存”存储系统。这种系统的等效访问周期与Cache 很接近，等效存储容量就是虚拟地址空间的容量。
5 大规模并行处理机系统MPP和群机并行系统
MPP 是一种由成百上千乃至上万个微处理器所组成的、基于分布式存储的大规模并行处理系统。其体系结构发展特点是：节点机型选
用通用高性能RISC 微处理器芯片，它具有VLSI 硅片、坤化镓技术、高密度组装和光技术。一般均在节点上设计一个功能较强的通信处理机构，尽量减轻处理器的通信开销，有的甚至在节点上增设一个处理器作为通信处理机。
MPP 系统采用分布式存储方式使系统容易扩充，但由于每个处理机不能直接访问非本地存储器而采用消息传递方式来解决这一问题，这使得编程困难且通信开销增大，因而广泛使用虚拟共享存储技术。这是在基于分布存储器的多处理机上，实现物理上分布但逻辑上共享的存储系统。其思想是：将物理上分散的各个处理机使用的局部存储器，在逻辑上加以统一编址，形成一个统一的虚拟地址空间来实现存储器的共享。每个处理机可以访问全局存储器的任一位置，用户可以把它当成全局共享存储系统。虚拟共享存储系统的优点有：编程容易，系统结构灵活，可扩充性好，有较好的软件移植性等。
MPP 系统采用高速互联网的拓扑结构由初期的超立方体转向三维网、多级互联网和交叉开关。近几年来，随着通信网络技术的飞速发展，使分布式计算机专用互联网有逐渐转向标准通信网络的趋势。ATM 技术是适合于B-ISDN 的标准通信协议，利用ATM网可将各种类型的计算机连接成分布式并行计算机系统。
群机系统是利用高速通信网络将一组工作站、服务器、小型机甚至巨型机或MMP 系统连接起来，在并行程序设计及可视化人机交互集成环境(如PVM、EXPRESS 等)支持下，统一调度，协调处理，实现高效并行处理的系统。从结构和节点间的通信方式来看，群机系统也属
于分布式存储系统，主要利用消息传递方式实现各节点间的通信。目前已实现和正在研究中的群机系统大多采用现有商用工作站/PC 和通用LAN 网络，而且大多数群机系统的并行编程环境也建立在一般的UNIX 操作系统之上，这样系统开发的重点在通信和并行编程环境上，既不用重新研制计算机节点，又不用重新设计操作系统和编译系统，可以缩短开发周期、减少系统的开发与维护费用，还可以利用最新的微处理器技术，使得节点机性能保持与处理器发展的同步，而且节点机系统管理相对容易，可靠性高。网络技术的进步使得松耦合系统的通信瓶颈逐步得到缓解。网络传输速度的提高，有效地提高了应用程序间的通信带宽，使得许多高速局域网与MPP 中专用互联网络的性能相当。
群机系统扩展容易，对大多数中、粗粒度的并行应用都有较高的效率，而价格相对于传统巨型机或MPP 系统的价格要低。但与MPP 系统相比，主要的缺点是：群机系统的通信延迟大，并行处理的粒度大。
6 小结
由于微处理器新体系结构的发展，将会出现在一片芯片上集成多个处理器的微处理器，因此，多处理机系统的节点本身将成为一个紧耦合多处理系统，然后再通过某种互联网络实现松耦合的MPP 系统或群机系统。网络技术的进步使得松散耦合系统的通信瓶颈逐步得到缓解，开关技术的发展则大幅度的降低了传输延迟。互连技术，新的器件和算法，特别是光互连技术在并行系统中的应用，将使并行系统中的通信开销非常小，以至在设计并行程序时不必考虑节点空间的距离
和系统的拓扑结构。随着人们进一步开发新的微处理器芯片，探索更加灵活、能适应更多应用的互联网络，发展新的存储方式，使I/O 性能与整个计算机能力保持平衡，MPP、群机及SMP 等多处理机体系结构的界限也会越来越模糊。并行计算机体系结构将朝着3T 目标迅速发展。
参考文献：
[1] 郑纬民.计算机系统结构[M].2 版.北京:清华大学出版社,1998.
[2] 康继昌.现代并行计算机原理[M].西安:西北工业大学出版社,1997.
[3] 李学干,徐甲同.并行处理技术[M].北京:北京理工大学出版社,1994.
[4] 新一代微处理器体系结构[J].中国计算机用户,1998.
[5] 张亮.毫米波导引头目标识别与实时处理研究[D].长沙:国防科技大学,1997.
[6] 徐甲同,李学干.并行处理技术[M].西安:西安电子科技大学出版社,1999.
北邮高级计算机系统结构实验二三四五
实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。
图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。
图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }
计算机系统结构三四章作业及答案
3.1 简述流水线技术的特点。（1） 流水线把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。（2） 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。（3） 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。（4） 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。（5） 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。 3.2 解决流水线瓶颈问题有哪两种常用方法？答：细分瓶颈段与重复设置瓶颈段 3.3 有一条指令流水线如下所示： （1 用两给出条指 （1） （24? 变八级流水线（细分） ? 重复设置部件 )(ns 85 1 T n TP 1pipeline -== 3.4 有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需的时间都是△t ，问： （1）当在流水线的输入端连续地每△t 时间输入一个任务时，该流水线会发生什么情况？ （2）此流水线的最大吞吐率为多少？如果每2△t 输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？ （3）当每段时间不变时，如何提高流水线的吞吐率？人连续处理10个任务时，其吞吐率提高多少？ 解：（1）会发生流水线阻塞情况。
（2） （3）重复设置部件 吞吐率提高倍数＝ t t ??2310 75 ＝1.64 3.5 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算 ∏=+4 1 )(i i i B A ，画出时空图，并计算其吞吐率、加速比和效率。 ＋B 4；再计算由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为： 如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为： 该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得： 3.6 在一个5段流水线处理机上,各段执行时间均为△t,需经9△t 才能完成一个任务,其预约表如下所示。 段23 时间 入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A × B C ×D
计算机系统结构模拟试题(5)
计算机组成原理模拟试题（2） 一、填空题:04分，每题02分 1、X=-0.1001 ［X］原=_____________ [X］补=_____________［-X］补=_____________ Y=0.0101 ［Y］原=_____________ ［Y］补=_____________ [-Y］补=_____________ ［X+Y］补=_____________ 2、对西文输出的字符设备，在计算机的内存储器中存储的是字符数据的每个字符的_____________码，输出(包括显示或打印)的则是每个字符的_____________，设备中的字符发生器的主要功能是解决从字符的_____________码和字符的_____________间的对应关系。 二、单选题:20分，每题02分 3、32 x 32点阵汉字的机内编码需要。 A: 16个字节 B: 32个字节 C: 32×2个字节 D: 32×4个字节 4、某机字长32位，采用原码定点整数表示，符号位为1位，数值位为31位，则可表示的最大正整数为，最小负整数为。 A: B: C: D: 5、在定点二进制运算器中，减法运算一般通过来实现。 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 6、在浮点数运算中产生溢出的原因是。 A: 运算过程中最高位产生了进位或借位 B: 参加运算的操作数超出了机器的表示范围 C: 运算的结果的阶码超出了机器的表示范围 D: 寄存器的位数太少，不得不舍弃最低有效位 7、无论如何划分计算机的功能部件，控制器部件中至少含有。 A: PC、IP B: PC、IR C: IR、IP D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 B: 地址线为32根，数据线为16根
计算机体系结构实验报告二
实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。
计算机系统结构网上作业
计算机系统结构作业参考答案 一、 1、试述现代计算机系统的多级层次结构。 计算机系统具有层次性，它由多级层次结构组成。从功能上计算机系统可分为五个层次级别：第一级是设计级。这是一个硬件级，它由机器硬件直接执行。 第二级是一般机器级，也称为机器语言级。它由微程序解释系统.这一级是硬件级。 第三级是操作系统级，它由操作系统程序实现。这些操作系统由机器指令和广义指令组成，这些广义指令是操作系统定义和解释的软件指令。这一级也称混合级。 第四级是汇编语言级。它给程序人员提供一种符号形式的语言，以减少程序编写的复杂性。这一级由汇编程序支持执行。 第五级是高级语言级。这是面向用户为编写应用程序而设置的。这一级由各种高级语言支持。 2、试述RISC设计的基本原则和采用的技术。 答：一般原则： (1)确定指令系统时，只选择使用频度很高的指令及少量有效支持操作系统，高级语言及其它功能 的指令，大大减少指令条数，一般使之不超过100条； (2)减少寻址方式种类，一般不超过两种； (3)让所有指令在一个机器周期内完成； (4)扩大通用寄存器个数，一般不少于32个，尽量减少访存次数； (5)大多数指令用硬联实现，少数用微程序实现； (6)优化编译程序，简单有效地支持高级语言实现。
基本技术： (1)按RISC一般原则设计，即确定指令系统时，选最常用基本指令，附以少数对操作系统等支持最有用的指令，使指令精简。编码规整，寻址方式种类减少到1、2种。 (2)逻辑实现用硬联和微程序相结合。即大多数简单指令用硬联方式实现，功能复杂的指令用微程序实现。 (3)用重叠寄存器窗口。即：为了减少访存，减化寻址方式和指令格式，简有效地支持高级语言中的过程调用，在RISC机器中设有大量寄存嚣，井让各过程的寄存器窗口部分重叠。 (4)用流水和延迟转移实现指令，即可让本条指令执行与下条指令预取在时间上重叠。另外，将转移指令与其前面的一条指令对换位置，让成功转移总是在紧跟的指令执行之后发生，使预取指令不作废，节省一个机器周期。 (5)优化设计编译系统。即尽力优化寄存器分配，减少访存次数。不仅要利用常规手段优化编译，还可调整指令执行顺序，以尽量减少机器周期等。 3、试述全相联映像与直接映像的含义及区别 （1）全相连映像 主存中任何一个块均可以映像装入到Cache中的任何一个块的位置上。主存地址分为块号和块内地址两部分，Cache地址也分为块号和块内地址。Cache的块内地址部分直接取自主存地址的块内地址段。主存块号和Cache块号不相同，Cache块号根据主存块号从块表中查找。Cache保存的各数据块互不相关，Cache必须对每个块和块自身的地址加以存储。当请求数据时，Cache控制器要把请求地址同所有的地址加以比较，进行确认。 （2）直接映像 把主存分成若干区，每区与Cache大小相同。区内分块，主存每个区中块的大小和Cache 中块的大小相等，主存中每个区包含的块的个数与Cache中块的个数相等。任意一个主存块只能映像到Cache中唯一指定的块中，即相同块号的位置。主存地址分为三部分：区号、块号和块内地址，Cache地址分为：块号和块内地址。直接映像方式下，数据块只能映像到Cache中唯一指定的位置，故不存在替换算法的问题。它不同于全相连Cache，地址仅需比较一次。 （3）区别： 全相连映像比较灵活，块冲突率低，只有在Cache中的块全部装满后才会出现冲突，Cache 利用率高。但地址变换机构复杂，地址变换速度慢，成本高。 直接映像的地址变换简单、速度快，可直接由主存地址提取出Cache地址。但不灵活，块冲突率较高，Cache空间得不到充分利用。 4. 画出冯?诺依曼机的结构组成？
计算机系统结构模拟试题5
计算机组成原理模拟试题（2）一、填空题:04分，每题02分 =_____________ [X］补=_____________补-X］［1、 X=-0.1001 ［X］原 =_____________ =_____________ =_____________ [-Y］补Y］原=_____________ ［］补 Y=0.0101 ［Y ］补=_____________ ［X+Y对西文输出的字符设备，在计算机的内存储器中存储的是 字符数据的每个字符的、 2，设备中的字符_____________(包括显示或打印)的则是每个字 符的码，输出_____________间的对应关_____________发生器的主要功能是解决从字符的 _____________码和字符的系。分二、单选题:20分，每题02 。3、 32 x 32点阵汉 字的机内编码需要 A: 16个字节 B: 32个字节 2个字节 C: 32×个字节 D: 32×4位，则可表示位，数值位为314、某机字长32位，采 用原码定点整数表示，符号位为1 。，最小负整数为的最大正整数为 A: B: C: D: 来实现。 5、在定点二进制运算器中，减法运算一般通过 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 。 6、在浮点数运算中产生溢出的原因是运算过程中最高位产生了进位或借位 A: 参加运算的操作数超出了机器的表示范围B: C: 运算的结果的阶码超出了机器的表示范围寄存器的位数太少，不得不舍弃最低有效位 D: 。 7、无论如何划分计算机的功能部件，控制器部件中至少含有 IP A: PC、 IR B: PC、、IP C: IR D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 根16根，数据线为32地址线为B: C: 地址线为15根，数据线为16根 D: 地址线为15根，数据线为32根 9、在统一编址方式下，存储单元和I/O设备是靠指令中的来区分的。
华科专升本计算机系统结构-作业全
第一章作业 简答题 1、简述什么是计算机系统结构。 2、答：计算机系统结构是程序员所看到的计算机属性，即概念性结构与功能性结构。 3、 4、计算机系统的层次从下到上包括哪些？ 5、答：计算机系统的层次从上到下包括微程序机器级、机器语言、操作系统虚拟机、汇编 语言虚拟机、高级语言虚拟机、应用语言虚拟机。 6、 7、Flynn分类法是以什么对计算机系统进行分类分成哪几类？ 8、答：Flynn分类法是以指令流和数据流的多倍性对计算机系统进行分类。Flynn分类法 把计算机系统的结构分为以下4类：单指令流单数据流、单指令多数据流、多指令流单数据流、多指令流多数据流。 9、 10、简述Amdahl定律及加速比计算公式。 答：Amdahl定律指出加快某部件执行速度所能获取得系统性加速比，受限于该部件的执行时间占系统中总执行时间的百分比。 加速比计算公式=系统性能（改进后）/系统性能（改进前）=总执行时间（改进前）/总执行时间（改进后） 计算题 5、如果某一些计算任务用向量方式求解比用标量方式求解快20倍。为达到加速比2，可用向量方式求解所花费时间占总的时间的百分比为多少 解：由题可知，系统加速比=2，部件加速比=20，通过向量方式求解可改进比例未知，可设为X。 根据Amdahl定律可知 系统加速比=1/[(1-X)+X/20]=2 求解得X=10/19 由此可得，可用向量方式求解所花费时间占总的时间的百分比魏53% 第二章作业 1、简述指令集结构设计的基本原则。 完整性、规整性、高效性和兼容性 2、简述RISC结构的设计原则。 1）选取使用频率最高的指令，并补充一些最有用的指令； 2）每条指令的功能应尽可能简单，并在一个机器周期内完成； 3）所有指令长度均相同； 4）只有Load和Store操作指令才访问存储器，其它指令操作均在寄存器之间进行； 5）以简单有效的方式支持高级语言。 3
计算机系统结构模拟题
《计算机系统结构》模拟题 一．判断是非题,对的打√，错的打× 1.系列机是指由一个厂家生产的具有相同组成，但具有不同系统结构和实现的一系列不同型号的机器。 （ × ） 2.Cray 1向量处理机中，由于每个向量寄存器的长度为64，当实际需要处理的向量长度大于64时，它就不能够处理了。 （ × ） 3.按照Flynn 分类法，Illiac IV 阵列处理机是MIMD 计算机。 （ × ） 4.多级混洗交换网络是阻塞网络。 （ √ ） 二．填空题 1．多机系统的互连网络的通信模式可分为4种，其中，一对一的通信模式称为____单播_____模式，一对全体的通信模式为_____广播____模式，多对多的通信模式为____会议_____模式。 2．SIMD 计算机和流水线向量处理机都可以执行向量指令，前者采用___资源重复______并行性，后者采用___时间重叠______并行性。 3．系列机软件兼容必须做到___向后_____兼容，力争做到___向上_____兼容。 4．流水线消除瓶颈段的方法有____细分_____和____重复设置瓶颈段（可交换次序）_____2种方法。 5．设通道数据传送过程中，选择一次设备的时间为 s T ，传送一个字节的时间为D T ，则字 节多路通道最大流量等于____ D s T T 1 _____。 6．Illiac IV 8×8阵列中，网络直径为____7_____。 7．对堆栈型替换算法，增大分配给程序的___主存页面______，对第一级存储器的命中率就会单调____上升_____。 8．从网络的任何结点看，若网络拓扑结构都是相同的，则称这样的网络是___对称______网络。 三．单项选择题 1.在计算机系统层次结构中，从下层到上层，各层相对顺序正确的是（ B ）。 A.汇编语言机器级－操作系统机器级－高级语言机器级 B.微程序机器级－传统机器语言机器级－汇编语言机器级 C.传统机器语言机器级－高级语言机器级－汇编语言机器级 D.汇编语言机器级－应用语言机器级－高级语言机器级 2．Illiac IV 阵列处理机中，PE 之间所用的互连函数是（ A ）。
吉大14秋学期《计算机系统结构》在线作业二答案
吉大14秋学期《计算机系统结构》在线作业二 单选题判断题 一、单选题（共15 道试题，共60 分。） 1. 关于非专用总线三种控制方式中，下列叙述错误的是（）。 A. 集中式定时查询，所有部件共用同一条“总线忙”线 B. 集中式定时查询，所有部件都用同一条“总线请求”线 C. 集中式独立请求，所有部件都用同一条“总线请求”线 D. 集中式串行链接，所有部件都用同一条“总线请求”线 -----------------选择：C 2. 汇编语言源程序变换成机器语言目标程序是经( ) 来实现的。 A. 编译程序解释 B. 汇编程序解释 C. 编译程序翻译 D. 汇编程序翻译 -----------------选择：D 3. 计算机使用的语言是( )。 A. 专属软件范畴，与计算机体系结构无关 B. 分属于计算机系统各个层次 C. 属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 -----------------选择：B 4. 多端口存储器适合于连接（）。 A. 紧耦合多处理机 B. 松耦合多处理机 C. 机数很多的处理机 D. 机数可变的多处理机 -----------------选择：A 5. 在系统结构设计中，提高软件功能实现的比例会( )。 A. 提高解题速度 B. 减少需要的存贮容量 C. 提高系统的灵活性 D. 提高系统的性能价格比 -----------------选择：C 6. 用户高级语言源程序中出现的读写(I/O) 语句，到读写操作全部完成，需要通过( )共同完成。 A. 编译系统和操作系统 B. I/O 总线、设备控制器和设备 C. 操作系统和I/O 设备硬件 D. 编译系统、操作系统软件和I/O 总线，设备控制器、设备硬件等 -----------------选择：D
计算机系统结构第一章自考练习题答案
第一章计算机系统结构的基本概念 历年真题精选 1. 下列对系统程序员不透明的是（）。 A. 乘法器 B. 先行进位链 C. 指令缓冲器 D. 条件码寄存器2．“从中间开始”设计的“中间”目前多数是在（ D ）。 A. 微程序机器级与汇编语言机器级之间 B. 操作系统机器级与汇编语言机器级之间 C. 传统机器语言机器级与微程序机器级之间 D. 传统机器语言机器级与操作系统机器级之间 3. 开发计算机系统结构并行性的主要技术途径有时间重叠、（资源重复）和（资源 共享）。 4. 计算机系统弗林分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数 据流（SIMD）、（多指令流单数据流（MISD））和（多指令流多数据流（MIMD））四大类。 5. 设计指令系统时，以乘法运算为例，简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题。（ P4） 6. 实现软件移植的途径有哪些各受什么限制（ P14） 同步强化练习 一．单项选择题。 1. 实现汇编语言源程序变换成机器语言目标程序是由（ C ）。 A. 编译程序翻译 B. 编译程序解释 C. 汇编程序翻译 D. 汇编程序解释 2. 系列机软件应做到（ B ） A. 向前兼容，并向下兼容 B. 向后兼容，力争向上兼容 C. 向前兼容，并向上兼容 D. 向后兼容，力争向下兼容 3. 在计算机系统多级层次结构中，机器级由低到高，相对顺序正确的应当是（ B ）。 A. 传统机器语言、汇编语言、操作系统 B. 微程序、传统机器语言、高级语言 C. 高级语言、汇编语言、传统机器语言 D. 传统机器语言、应用语言、高级语言 4. 可以直接执行微指令的是（ C ）。 A. 编译程序 B. 微程序 C. 硬件 D. 汇编程序 5. 计算机系统结构不包括（ A ）。 A. 主存速度 B. 数据表示 C. 机器工作状态 D. 信息保护 6. 对计算机系统结构透明的是（）。 A. 是否使用通道型I/0处理机 B. 虚拟存储器 C. 字符行运算指令 D. VLSI技术 7. 在主存设计上，属计算机系统结构考虑的应是（ C ）。 A. 频宽的确定 B. 多体交叉还是单体 C. 容量和编址单位 D. 用MOS还是TTL 8. 计算机组成设计不考虑（ B ）。 A. 缓冲技术 B. 功能部件的集成度 C. 专用部件设置 D. 控制机构的组成
北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器
北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)
目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。
计算机系统结构三四章作业及答案
简述流水线技术的特点。（1） 流水线把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。因此，流水线实际上是把一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率。（2） 流水线中各段的时间应尽可能相等，否则将引起流水线堵塞和断流。（3） 流水线每一个功能部件的前面都要有一个缓冲寄存器，称为流水寄存器。（4） 流水技术适合于大量重复的时序过程，只有在输入端不断地提供任务，才能充分发挥流水线的效率。（5） 流水线需要有通过时间和排空时间。在这两个时间段中，流水线都不是满负荷工作。 解决流水线瓶颈问题有哪两种常用方法？答：细分瓶颈段与重复设置瓶颈段 有一条指令流水线如下所示： （1 （? ? TP = 有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。如果每段经过一次所需的时间都是△t ，问： （1）当在流水线的输入端连续地每△t 时间输入一个任务时，该流水线会发生什么情况？ （2）此流水线的最大吞吐率为多少？如果每2△t 输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？ （3）当每段时间不变时，如何提高流水线的吞吐率？人连续处理10个任务时，其吞吐率提高多少？ 解：（1）会发生流水线阻塞情况。 （2）
（3）重复设置部件 吞吐率提高倍数＝ t t ??2310 75 有一条动态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第2段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。现在该流水线上计算 ∏=+4 1 )(i i i B A ，画出时空图，并计算其吞吐率、加速比和效率。 4＋B 4；再计算(A 由图可见，它在18个△t 时间中，给出了7个结果。所以吞吐率为： 如果不用流水线，由于一次求积需3△t ，一次求和需5△t ，则产生上述7个结果共需（4×5+3×3）△t =29△t 。所以加速比为： 该流水线的效率可由阴影区的面积和5个段总时空区的面积的比值求得： △t,需经9△t 才能完成一个任务,其预约表如下所示。 （1）画出流水线任务调度的状态转移图。 时间 入 A 1 B 1 A 2 B 2 A 3 B 3 A 4 B 4 A B C D A × B C ×D
计算机系统结构模拟题
《计算机系统结构》模拟题（补）一．单项选择题 1. SIMD是指（）。 A、单指令流单数据流 B、单指令流多数据流 C、多指令流单数据流 D、多指令流多数据流 2. 磁盘外部设备适合于连接到（）。 A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 3. 下列（）存储设备不需要编址。 A. 通用寄存器 B. 主存储器 C. 输入输出设备 D. 堆栈 4.多处理机的各自独立型操作系统( )。 A.要求管理程序不必是可再入的 B.适合于紧耦合多处理机 C.工作负荷较平衡 D.有较高的可靠性 5.输入输出系统硬件的功能对( )是透明的。 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 6. 实现汇编语言源程序变换成机器语言目标程序是由（）。 A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 7.全相联地址映象是指( )。 A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组任何虚页可以装入任何实页位置 D.组间可任意装入，组是固定装入 8.( )属于MIMD系统结构。 A.各处理单元同时受同一个控制单元的管理 B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机
9.设16个处理器编号分别为0，1，2，…，15用Cube3互联函数时，第10号处理机与第( ) 号处理机相联。 A.11 B.8 C.14 D.2 10.若输入流水线的指令既无局部性相关，也不存在全局性相关，则( )。 A.可获得高的吞吐率和效率 B.流水线的效率和吞吐率恶化 C.出现瓶颈 D.可靠性提高 11．流水线的技术指标不包括( )。 A.响应比 B.吞吐率 C.加速比 D.效率 12．指令优化编码方法，就编码的效率来讲，方法最好是（）。 A. 固定长度编码 B. 扩展编码法 C. Huffman编码法 D. 以上编码都不是 13．RISC 计算机的指令系统集类型是 ( ) 。 A. 堆栈型 B. 累加器型 C. 寄存器—寄存器型 D. 寄存器 - 存储器型 14．相联存储器的访问方式是( )。 A．先进先出顺序访问B．按地址访问 C．无地址访问D．按容访问 15．存储器读写速率越高，每位的成本也越高，存储容量也小。解决这一问题的主要方法是采用( )。 A．多级存储体系结构B．并行存储器 C． Cache D．缓冲技术 16．计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）。 A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级语言机器级---汇编语言机器级 D. 汇编语言机器级---应用语言机器级---高级语言机器级 17．对系统程序员不透明的是（）。 A.Cache 存储器 B.系列几各档不同的数据通路宽度 C.指令缓冲寄存器 D.虚拟存储器 18．在计算机系统设计中，比较好的方法是（）。
计算机系统结构作业答案第三章(张晨曦)
3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）
计算机系统结构实验报告
计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果
计算机系统结构模拟试题(3)
计算机系统结构模拟试题（3） 一、单选题:15分，每题03分 1、一台模型机共有7条指令，各指令的使用的频率分别为45％,30％,15％,5％,3％,1％,1％。要求操作码的平均长度最短，那么该值应该是： A: 2 B: 1.87 C: 2.1 D: 1.97 2、设a为一个计算机系统中n台处理机可以同时执行的程序代码的百分比，其余代码必须用单处理机顺序执行。而单个节点机的处理效率是4MIPS,那么在a=0.8的条件下，要让系统的效率达到20MIPS,则至少需要多少台节点机？ A: 8 B: 16 C: 32 D: 以上均错误 3、一条流水线的可分为k段，各段的执行时间都是，共向该流水线输入n个任务，求该流水线实际吞吐率为： A: B: C: D: 4、一条4段的流水线可以由以下时空图来表示，求该流水线的实际吞吐率（假设n=100） A: B: C: D: 5、在超标量，超流水线，超标量超流水线等不同结构的指令级并行处理机上运行矩阵乘法C＝A×B（假设A是m×n阶的矩阵，B是n×l阶的矩阵），最少需要进行多少次乘法
和多少次加法？ A: mn, nl B: mnl, ml(n-1) C: mnl, mn(l-1) D: mnl, mnl 二、多选题:04分，每题04分 6、下列功能，那些一般由硬件实现？ A : 第一次关CPU中断 B : 返回中断点 C : 第一次开CPU中断 D : 保存中断点 三、填空选择题:04分，每题04分 7、星形网络的网络直径和链路数分别为（）和（）。 选项 1 : N-1 N/2 2 N(N-1)/2 选项 2 : N-1 N/2 2 N(N-1)/2 四、大型计算题:10分，每题10分 8、假设我们考虑条件分支指令的两种不同设计方法如下： CPU1：通过比较指令设置条件码，然后测试条件码进行分支。 CPU2：在分支指令中包括比较过程。 在两种CPU中，条件分支指令都占用2个时钟周期而所有其他指令占用1个时钟周期，对于CPU1，执行的指令中分支指令占20％；由于每个分支指令之前都需要有比较指令，因此比较指令也占20％。由于CPU1在分支时不需要比较，因此假设它的时钟周期时间比CPU2快1.25倍。哪一个CPU更快？如果CPU1的时钟周期时间仅仅比CPU2快1.1倍，哪一个CPU更快？ 五、中型计算题:16分，每题08分 9、在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元／NB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元／MB，Cache的命中率为0．98。 计算这个Cache存储系统的等效访问周期、存储容量和单位价格。 10、超标量机、超流水线机、超标量超流水线机都能开发指令级的并行性。假设这3种机器的流水线都为4段，每段均为1个时钟周期。还假设超标量处理机每个时钟周期可同时启动3条指令，超流水线机每隔1/3个时钟周期启动一条指令，超标量超流水线机每次启动3条指令，每隔1/3个时钟周期启动一次指令。现有9条指令的代码序列，问这3种机器各需要多少个时钟周期才能执行完毕，求各流水线的效率。画出时空图。