时钟电路基本原理
数字时钟设计原理
数字时钟设计——原理图一．实验目的 设计一个多功能数字中电路，基本功能为：①准确计时，以数字形式显示分、秒的时间；②分和秒的计时要求为60进位；③校正时间。 二．设计框图和工作原理 由振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准（系统时钟），再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位，分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。 三．设计方案
1.振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 在这里我们选用由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，输出振荡频率v0＝1KHz的脉冲，电路参数如下图所示。 2.分频器的设计 选用3片中规模集成电路计数器74LS90可以完成分频功能。因为每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q3端输出频率为100HZ，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。分频电路如下图所示：
3.分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为：00-01-… -58-59-00…选74LS92作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。分秒计数电路如下： 74LS90的原理图如下： 74LS92的原理图如下： 4.校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使
主板时钟电路工作原理
时钟电路工作原理：3.3v电源经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。晶体两脚常生的频率总和是14.318M。 总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间，总频时钟波形幅度一定要大于2V电平。如果开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。 没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明晶体和分频器基本上正常，主要是晶体的振荡电路已经完全正常， 反之就不正常。 当总频产生后，分频器开始分频，R2将分频器分过来的频率送到南桥，在南桥处理过后送到P CI槽B8和ISA的B20脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V，这两脚的阻值在450---700欧之间，由南桥提供。 在主板上RESET和CLK者是南桥处理的，在总频正常下，如果RESET和CLK都没有，在南桥电源正常情况下，为南桥坏。主板不开机，RESET不正常，先查总频。在主板上，时钟线 比AD线要粗一些，并带有弯曲。 二、主板时钟芯片电路及时序关系讲解 1、概述 主板时钟芯片电路提供给CPU，主板芯片组和各级总线（CPU总线，AGP总线，PCI总线，ISA总线等）和主板各个接口部分基本工作频率，有了它，电脑才能在CPU控制下，按步就班，协调地完成各项功能工作： 2、石英晶体多谐振荡器 a、解释说明，主板时钟芯片即分频器的原始工作振荡频率，由石英晶体多谐振荡器的谐振频率来产生，提供给分频率一个基准的14.318MHZ的振荡频率，它是一个多谐振荡器的正反馈环电路，也就是说它把输入作为输出，把输出作为输入的反馈频率，象这样一个永无休止的循环自激过程。 b、基本电路部分： c、分频器（时钟芯片）电路部分：分频器基本工作条件；石英晶体多谐振荡器提供14.318MHZ基准频率.；VCC(3.3V)工作电压(依具体时钟芯片而定)；V SS接地线(~)；滤波电容(对分频器产生的各级频率进行标正微调；分频器产生的各级总线时钟；CPU外部总线时钟频率(CPU CLOCK):66MHZ.100MHZ.133MHZ内存控制管理器总线时钟频率(DIMM):66MHZ.100.133MHZ；AGP总线时钟频率:66MH Z；PCI总线时钟频率:33MHZ；ISA总线时钟频率:8MHZ。 d、基本时序关系： CPU 66、100、133 PCI（33MHZ） ISA（8MHZ） 三、图解 频率发生器芯片
单片机时钟电路的设计
单片机时钟电路的设计 单片机内部虽有振荡电路，但要形成时钟必须在外总附加电路。 MCS-51单片机的时钟产生方法有如下两种。 1内部时钟方式 利用芯片内部的振荡电路，在XTAL1和XTAL2引脚上外接定时元件，内部振荡电路便产生自激振荡，用示波器可以观察到XTAL2输出时的时钟信号。 最常用的内部时钟方式是采用外接晶体（在频率稳定性要求不高而希望尽可能廉价时，可选用陶瓷谐振器）和电容组成的并联谐振回路，HMOS型和CHMOS型单片机和并联，谐振回路及参数相同。 振荡晶体可在1. 2MHz~12MHz之间。电容值无严格要求，但电容取值对振荡频率输出的稳定性、大小和振荡电路起振速度有少许影响，CX1和CX2可在20p~100pF间取值，但在60PF~70PF时振荡器有较高的频率稳定性。 在设计PCB板时，晶体或陶瓷谐振器和电容应尽可能靠近单片机芯片安装，以减少寄生电容，更好的保护振荡电路稳定可靠的工作。为了提高温度稳定性，采用NPO电容。2外部时钟方式 外部时钟方式是利用外部振荡信号源直接接入XRAL1或XTAL2。由于HMOS和CHMOS单片机内部时钟进入的引脚不同（CHMOS型单片同由XTAL1进入，HMOS 型单片机由XTAL2进入），其外部振荡信号源的接入方法也不同。HMOS型单片机的外部振荡信号接至XTAL2，而内部的反相放大器的输入端XTAL1应接地。由于XTAL2端的逻辑电平不是TTL的，故建议外接一个上拉电阻。而XTAL2不可以接地。 在CMOS电路中，因内部时钟引入端取自反相放大器的输入端（即与非门的输入端），故采用外部振荡信号源时接线方式与HNOS型有所不同，外部信号接至XTAL1，而XTAL2不可以接地。外部振荡信号通过去一个2分频的触发器而成为一个时钟信号。故对外部信号的占空比没什么要求，但高电平持续时间和低电平持续时间应大于20ns.
时钟电路基本原理
1时钟供电组成 时钟电路主要由时钟发生器（时钟芯片）、、、和等组成。 ● 时钟芯片时钟芯片主要有S. Winbond、 PhaseLink. C-Medi a、IC. IMI等几个品牌，主板上见得最多的是ICS和Winbond两种，如图6-1、图6-2所示。 ● 晶振 时钟芯片通常使用的晶振，如图6-3所示。 晶振与组成一个谐振回路，从晶振的两脚之问产生的输入到时钟芯片，如图6-4所示。 判断品振是否工作，可以用测量晶振两脚分别对地是否有（以上），这是晶振工作的前提条件，再用示波器测量晶振任意一脚是否有与标称频率相同的振荡正弦波输出（这是最准确的方法）。在没有示波器的情况下，可以直接更换新的晶振和谐振电容，用替换法来排除故障。 2 时钟电路工作原理 时钟电路的1=作原理图，如图6-5所示。 时钟芯片有电压输入后（有的时钟芯片还有一组电压），再有一个好信号，表示主板各部位所有的供电止常，于是时钟芯片开始工作。 晶振两脚产生的基本频率输入到时钟芯片内部的，从振荡器出来的基本频率经过“频率扩展锁相网路”进行频率扩展后输入到各个，
最后得到不同频率的时钟输出。 初始默认输出频率由频率选择锁存器输入引脚FS（4:0）设置，之后可以通过IIC总线再进行设置。 多数时钟芯片都支持IIC总线控制，通过一根双向的数据线（SD ATA）和一根时钟线（ SCLK）对芯片的时钟输出频率进行设置。 图6-5中： 48MHz USB与48MHz DOT为固定48MHz时钟输出；3V66（3：1）共3组为的66MHz时钟输出： CPUCLKT （2:0）共3组为CPU时钟输出；CPUCLKC （2:0）共3组为CPU时钟输出，与CPUCLKT互为；CLK （6:0）共7组为 33MHz 的PCI时钟输出，输出到PCI插槽，有多少个PCI插槽就使用多少组。 主板的时钟分布如图6-6所示，内存总线时钟由北桥供给，部分主板电路设计有独立的内存时钟发生器，如图中虚线所示。 外频进入CPU后，乘以CPU的就是CPU实际的运行频率。例如外频是200MHz，CPU的倍频是14，那么CPU的实际运行频率是：200MHz ×14=。前端总线的频率是外频的整倍数。例如外频足133MHz，CPU 需要使用的前端总线频率是533MHz，那么就必须将133MHz外频4倍扩展，即133MHz×4=532MHz≈533MHz。 3 时钟电路故障检测 时钟电路故障通常足：全部无时钟，部分无时钟，时钟信号幅值（最高点电压）偏低。 其表现是开机无显示或不能开机。 诊断卡只能诊断PCI插槽或插槽有无时钟信号，并不代表主板其他部分的时钟就正常。最好使用示波器测量各个插槽的时钟输入脚或时钟芯片的各个时钟输出脚，看其频率和幅值是否符合，这是最准确的方法。 现在的CPU外频都已达到200MHz或更高，所以要测量CPU外频，要求示波器的带宽应在200MHz以上。
数字钟电路pcb设计
￥ 摘要 本设计针对数字钟PCB板设计较为复杂的问题，利用国内知名度较高、应用最广泛的电路辅助设计软件protel99se进行了电路板的设计。本设计介绍了各部分电路的构成及准确完成了数字钟PCB电路板的设计。本设计数字钟原理图分析入手，说明了在平台中完成原理图设计，电气检测，网络表生成，PCB设计的基本操作程序。数字钟的主要电路是由电源电路、显示电路、校时电路、晶体振荡电路组成。PCB是电子元器件的支撑体，是电子元器件电气连接的提供者。PCB的设计是以电路原理图为根据，实现电路设计者所需要的功能。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。 关键词：数字钟；PCB；原理图；芯片 — 【
目录 前言 (1) 第一章@ 第二章绪论 (2) 数字钟的研究背景和意义 (2) 数字钟的发展和趋势 (2) 第二章系统电路的绘制 (3) 电路组成方框图 (3) 电路原理图制作 (3) 原理图环境设置 (4) 绘制原理图 (5) $ 电气规则检查及网络表输出 (7) 原理图分析 (10) 晶体振荡器 (10) 分频器 (11) 计数器电路 (12) 显示和译码电路 (12) 电源电路 (13) 第三章电路板PCB设计 (14) , PCB设计规范 (14) PCB设计流程 (17) 输出光绘文件 (21) PCB制件作 (23)
心得体会 (25) 参考文献 (26) 附图 (27) 附表 (28) "
前言 PCB（Printed Circuit Board），中文名称为印制线路板，简称印制板，是电子工业的重要部件之一。几乎每种电子设备，小到电子手表、计算器，大到计算机，通讯电子设备，军用武器系统，只要有集成电路等电子元器件，为了它们之间的电气互连，都要使用印制板。在较大型的电子产品研究过程中，最基本的成功因素是该产品的印制板的设计、文件编制和制造。印制板的设计和制造质量直接影响到整个产品的质量和成本，甚至导致商业竞争的成败。 Protel系列电子设计软件是在EDA行业中，特别是在PCB设计领域具有多年发展历史的设计界软件，由于其功能强大，操作简单实用，近年来成为国内发展最快。 Protel 99已不是单纯的PCB（印制电路板）设计工具，而是由多个模块组成的系统工具，分别是SCH（原理图）设计、SCH（原理图）仿真、PCB（印制电路板）设计、Auto Router（自动布线器）和FPGA设计等，覆盖了以PCB为核心的整个物理设计。该软件将项目管理方式、原理图和PCB图的双向同步技术、多通道设计、拓朴自动布线以及电路仿真等技术结合在一起，为电路设计提供了强大的支持。 随着计算机事业的发展，在信息化时代，电路设计中的很多工作都可以用计算机来完成。这样就大大减轻了设计人员的体力劳动强度，并且保证了设计的规范性准确性。而Protel99SE技术已越来越为人们所关注,人们利用protel99SE绘制各种原理图，进而制作出各种各样的科技产品已经成为当今世界的一个不可或缺的组成部分，所以说Protel99SE技术已越来越显得重要。
手机供电电路与工作原理
手机供电电路结构和工作原理 一、电池脚的结构和功能。 目前手机电池脚有四脚和三脚两种：（如下图） 正温类负正温负 极度型极极度极 脚脚脚 （图一）（图二） 1、电池正极（VBATT）负责供电。 2、TEMP：电池温度检测该脚检测电池温度；有些机还参与开机，当用电池能开机，夹正负极不能开机时，应把该脚与负极相接。 3、电池类型检测脚（BSI）该脚检测电池是氢电或锂电，有些手机只 认一种电池就是因为该电路，但目前手机电池多为锂电，因此，该脚省去便为三脚。 4、电池负极（GND）即手机公共地。 二、开关机键: 开机触发电压约为2.8-3V(如下图)。 内圆接电池正极外圆接地;电压为0V。 电压为2.8-3V。 触发方式 ①高电平触发：开机键一端接VBAT，另一端接电源触发 脚。 （常用于：展讯、英飞凌、科胜讯芯片平台） ①低电平触发：开机键一端接地，另一端接电源触发脚。 （除以上三种芯片平台以外，基本上都采用低电平触发。如：MTK、AD、TI、飞利浦、杰尔等。） 三星、诺基亚、moto、索爱等都采用低电平触发。
三、手机由电池直接供电的电路。 电池电压一般直接供到电源集成块、充电集成块、功放、背光灯、振铃、振动等电路。在电池线上会并接有滤波电容、电感等元件。该电路常引起发射关机和漏电故障。 四、手机电源供电结构和工作原理。 目前市场上手机电源供电电路结构模式有三种； 1、 使用电源集成块（电源管理器）供电；（目前大部分手机都使用该电路供电） 2、 使用电源集成块（电源管理器）供电电路结构和工作原理：（如下图） 电池电压 逻辑电压(VDD) 复位信号(RST) 射频电压(VREF) VTCXO 26M 13M ON/OFF AFC 开机维持 关机检测 （电源管理器供电开机方框图） 1）该电路特点： 低电平触发电源集成块工作； 把若干个稳压器集为一个整体，使电路更加简单； 把音频集成块和电源集成块为一体。 2）该电路掌握重点: 电 源 管 理 器 CPU 26M 中频 分频 字库 暂存
单片机实时时钟电路的原理及应用
单片机实时时钟电路的原理及应用 1 引言现在流行的串行时钟电路很多，如DS1302、DS1307、PCF8485 等。这些电路的接口简单、价格低廉、使用方便，被广泛地采用。本文介绍的 实时时钟电路DS1302 是DALLAS 公司的一种具有涓细电流充电能力的电路， 主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并 且可以关闭充电功能。采用普通32.768kHz 晶振。 2 DS1302 的结构及工作原理DS1302 是美国DALLAS 公司推出的一种高性能、低功耗、带RAM 的实 时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补 偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU 进行同步通信，并可 采用突发方式一次传送多个字节的时钟信号或RAM 数据。DS1302 内部有一个31×8的用于临时性存放数据的RAM 寄存器。DS1302 是DS1202 的升级产品，与DS1202 兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电 源进行涓细电流充电的能力。 2.1 引脚功能及结构图1 示出DS1302 的引脚排列,其中Vcc1 为后备电源，VCC2 为主电源。在主电源关闭的情况下，也能 保持时钟的连续运行。DS1302 由Vcc1 或Vcc2 两者中的较大者供电。当Vcc2 大于Vcc1＋0.2V 时，Vcc2 给DS1302 供电。当Vcc2 小于Vcc1 时，DS1302 由Vcc1 供电。X1 和X2 是振荡源，外接32.768kHz 晶振。RST 是复位/片选线，通过把RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST 提供终止单字节或多字节数据的传送手段。当RST 为高电平时，所有的数据传 送被初始化，允许对DS1302 进行操作。如果在传送过程中RST 置为低电平， 则会终止此次数据传送，I/O 引脚变为高阻态。上电运行时，在Vcc≥2.5V之前，RST 必须保持低电平。只有在SCLK 为低电平时，才能将RST 置为高电平。
台式机时钟电路的工作原理浅析
台式机时钟电路的工作原理浅析： DC3。5V电源给过二极管和L1（L1可以用0欧电阻代替）进入分频器后，分频器开始工作。，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450-700之间。在它的两脚各有1V左右的电压，由分频器提供。晶体产生的频率总和是14。318M。总频OSC在分频器出来后送到PCI的B16脚和ISA的B30脚，这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC的线上还有电容，总频线的对地阻值在450-700欧之间。总频的时钟波形幅度一定要大于2V。如果开机数码卡上的OSC灯不亮，先查晶体两的电压和波形。有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常的情况下，为分频器坏；有电压无波形为晶体坏。没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，南、北桥、内存、CPU、CACHE、I/O上不一定有频率。总频一旦正常，分频器开始分频，R2将分频器分过来的频率送到南桥，在面桥处理过后送到PCI的B39脚（PCICLK）和ISA的B20脚（SYSCLK），这两脚叫系统时钟测试脚。这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1。5V，这两脚的阻值在450-700欧之间，由南桥提供。在主板上，RST和CLK都是由南桥处理的，在总频正常，如果RST和CLK都没有，在南桥电源正常的情况下，为南桥坏。 主板不开，RST不正常，是先查总频。在数码卡上有OSC灯和RST灯，没有CLK灯的故障：先查R3输出的分频有没有，没有，在线路正常的情况下，分频器坏。CLK的波形幅度不够：查R3输出的幅度够不够，不够，分频器坏。够，查南桥的电压够不够，够南桥坏；不够，查电源电路。R1将分频器分过来的频率送给CPU的第六脚（在CPU上RST脚旁边，见图纸），这个脚为CPU 时钟脚。CPU如果没有时钟，是绝对不会工作的，CPU的时钟有可能是由北桥提供。如果南桥上有CLK信号而CPU上没有，就可能是分频器或南桥坏。R4为I/O提供频率。 在主板上，时钟线比AD线要粗一些，并带有弯曲。频率发生偏移，是晶体电容所导致的，它的现象是，刚一开机就会死机，运行98出错。分频器本身坏了，会导致频率上不上去。和晶体无关。CPU 的两边为控制处（位置见图），控制南桥和分频器，当频率发生偏移，会自动调整。 说明：此文选自江湖郎中主板维修，看后大有受益，推荐文友浏览。绝无剽窃之意。
多功能数字钟电路设计
多功能数字钟电路设计 一、数字电子钟设计摘要 (2) 二、数字电子钟方案框图 (2) 三、单元电路设计及相关元器件的选择 (3) 1.6进制计数器电路的设计 (3) 2.10进制计数器电路的设计 (4) 3.60进制计数器电路的设计 (4) 4.时间计数器电路的设计 (5) 5.校正电路的设计 (6) 6.时钟电路的设计 (7) 7.整点报时电路设计 (8) 8. 译码驱动及单元显示电路 (9) 四、系统电路总图及原理 (9) 五、经验体会 (10) 六、参考文献 (10) 附录A:系统电路原理图 附录B:元器件清单
一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、数字电子钟方案框图 图1 数字电子钟方案框图
三、单元电路设计和元器件的选择 1. 6进制计数器电路的设计 现要设计一个6进制的计数器，采用一片中规模集成电路74LS90N芯片，先接成十进制，再转换成6进制，利用“反馈清零”的方法即可实现6进制计数，如图2所示。 图2
2. 10进制电路设计 图3 3. 60 进数器电路的设计 “秒”计数器与“分”计数器都是六十进制，它由一级十进制计数器和一级六进制计数器连接而成，如图4所示，采用两片中规模集成电路74LS90N串接起来构成“秒”“分”计数器。
60s计时器的设计与实现
电子系统设计创新实验 报告 题目60s计时器的设计与实现 学生姓名高权黄盼徐传武易孟华 学生学号016321232404 07 14 15 专业名称电子信息工程 指导教师肖永军 2016年11月17 日
设计要求： 1、利用单片机定时器/计数器T0中断设计秒表。 2、实现基本的0-60秒计时。 3、以数码管作为显示器件，用单片机进行控制。
摘要 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字秒表，用AT89C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件晶振电路，复位电路，数码管显示电路来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 关键字：AT89C51 单片机数码管
一、系统总体设计 系统总体设计框图如图1所示，该系统共由时钟电路模块、复位电路模块、AT89C51单片机及数码管显示电路组成。其中主控制器用于系统控制，可以控制电路的开关的功能，系统中AT89C51单片机作为主控元件，计数器显示电路由数码管和驱动电路组成。 图1 系统总体设计框图 二、系统硬件设计 （1）复位电路 采用上电+按键复位电路，上电后，由于电容充电，使RST持续一段高电平时间。当单片机已在运行之中时，按下复位键也能使用使RST 持续一段时间的高电平，从而实现上电加开关复位的操作。这不仅能使单片机复位，而且还能使单片机的外围芯片也同时复位。当程序出现错误时，可以随时使电路复位。 复位电路如图2所示：
电路组成与工作原理
X1226具有时钟和日历的功能，时钟依赖时、分、秒寄存器来跟踪，日历依赖日期、星期、月和年寄存器来跟踪，日历可正确显示至2099年，并具有自动闰年修正功能。拥有强大的双报警功能，能够被设置到任何时钟/日历值上，精确度可到1秒。可用软件设置1Hz、4096Hz或32768Hz中任意一个频率输出。 X1226提供一个备份电源输入脚VBACK，允许器件用电池或大容量电容进行备份供电。采用电容供电时，用一个硅或肖特基二极管连接到Vcc和充电电容的两端，充电电容连接到Vback管脚，注意不能使用二极管对电池充电(特别是锂离子电池)。切换到电池供电的条件是Vcc=Vback-0.1V，正常操作期间，供电电压Vcc必须高于电池电压，否则电池电量将逐步耗尽。振荡器采用外接32.768kH的晶体，产生的振荡误差可通过软件对数字微调寄存器、模拟微调寄存器的数值进行调节加以修正，避免了外接电阻和电容的离散性对精度的影响。4Kb的EEPROM可用于存储户数据。 电路组成及工作原理 X1226可与各种类型的的微控制器或微处理器接口，接口方式为串行的I2C接口。其中数据总线SDA是一个双向引脚，用于输入或输出数据。其漏极开路输出在使用过程中需要添加4.7～10kΩ的上拉电阻。本文介绍89C51单片机与X1226的接口方法，由于89C51单片机没有标准的I2C接口，只能用软件进行模拟。 图1 为了更直观地看到时间的变化，采用8位LED数码管显示年、月、日或时、分、秒，用PS7219A驱动LED数码管，数码管选择0.5英寸共阴极红色或绿色LED数码管。由于PS7219A器件含IMP810单片机监
控器件，复位输出高电平有效，因此在使用51系统时，无须添加监控器件，使用PS7219A的复位输出给51单片机复位即可，监控电压为4.63V。硬件设计原理图如图1所示。 在硬件通电调试过程中，不能用手去触摸X1226的晶体振荡器，否则可能会导致振荡器停振，恢复振荡器起振的方法是关闭电源(包括备份电源)后重新上电。另外需要说明的是，测量振荡器时，不要用示波器的探头去测量X2的振荡输出，应该用探头测量PHZ/IRQ的振荡输出，以确定是否起振和振荡频率是否准确，测量时建议在该脚加一个5.1kΩ的上拉电阻。 软件设计 X1226含实时时钟寄存器(RTC)、状态寄存器(SR)、控制寄存器(CONTROL)、报警寄存器(Alarm0、Alarm1)和客户存储数据的存储器。由于实时时钟寄存器和状态寄存器需要进行频繁的写操作，因此其存储结构为易失性SRAM结构。其他寄存器均为EEPROM结构，写操作次数通常在10万次以上。X1226初始化程序框图如图2所示，子程序YS4的作用是延时4μs。 图2
主板时钟电路工作原理
主板时钟电路工作原理 时钟电路工作原理： DC3.5V电源经过二极管和L1（L1可以用０Ω电阻代替）进入分频器后，分频器开始工作，和晶体一起产生振荡。在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450－700Ω之间。在它的两脚各有１V左右的电压，由分频器提供。晶体两脚产生的频率总和是14.318M。 总频OSC在分频器出来后送到PCI槽的B16脚和ISA槽的B30脚（这两个脚叫OSC 测试脚）。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC的线上还有电容，总频线的对地电阻在450－700Ω之间。总频的时钟波形幅度一定要大于２V。 如果开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形。有电压有波形，在总频线路正常的情况下，为分频器坏。若无电压无波形，在分频器电源正常的情况下，为分频器坏；有电压无波形，为晶体坏。 没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率，有了总频，南、北桥、内存、CPU、CACHE、I/O上不一定有频率。总频一旦正常，可以说明晶体和分频器基本正常，主要是晶体的振荡电路已经完全正常，反之就不正常。 当分频产生后，分频器开始分频，R2经分频器过来的频率送到南桥，在南桥处理过后送到PCI槽的B39脚（PCICLK）和ISA槽的B20脚（SYSCLK），这两脚叫系统时钟测试脚。这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V。 在主板上，RST和CLK都是由南桥处理的。若总频正常，如果RST和CLK都没有，在南桥电源正常的情况下，为南桥坏。 主板不开机，RST灯不正常，要先查总频。如果在数码卡上有OSC灯和RST灯，没有CLK灯的话，先查R3输出的分频有没有。若没有，在线路正常的情况下，一般是分频器坏。如果CLK的波形幅度不够，那得先查R3输出的幅度够不够。若不够，一般为分频器坏。若够，查南桥的电压够不够。若够，南桥坏；不够，查电源电路。 R1将分频器分过来的频率送给CPU的第６脚（在CPU上RST较旁边，见图纸），这
四路抢答器电路组成及工作原理(含电路图)
电路组成及工作原理 四路竞赛抢答器总电路原理图如图1所示。 图1 四路竞赛抢答器原理图 1．抢答器电路原理： 如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢 答，假设IO1抢答成功，通过四D触发器输出Q 1=1，Q 1 ’=0，而 Q 2’=Q 3 ’=Q 4 ’=1,通过四输入与非门后，输出高电平，再经过反相器输 出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。此时LED1发光并且蜂鸣器发出响声。其他抢答按钮同理。
图2 抢答器部分电路图 2.计时电路原理： 计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。两片的四个输入端均接低电平，两片的输出端分别接七段译码管 直接显示数字，高位的74LS160芯片的Q 1Q 2 接到一个二输入的与非门 （U8A）输出到计数器的LD端、三输入与非门端、反相器端。输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非
门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。 图3 计时器电路 3.555函数发生器： 输出高电平时间：T1=(R1+R2)Cln2 输出低电平时间：T2=R2Cln2 振荡周期：T=(R1+2R2)Cln2
12小时数字钟电路设计
沈阳航空航天大学 课程设计报告 课程设计名称：计算机组成原理课程设计 课程设计题目：12小时数字钟电路设计与实现 院（系）：计算机学院 专业：计算机科学与技术 班级：34010104 学号：2013040101164 姓名： 指导教师：胡光元 完成日期：2016 年 1月 13 日
沈阳航空航天大学课程设计报告 目录 第1章总体设计方案 (2) 1.1设计原理 (2) 1.2设计思路 (2) 1.3设计环境 (2) 第2章详细设计方案 (2) 2.1算法与程序的设计与实现 (3) 2.2流程图的设计与实现 (4) 第3章程序调试与结果测试 (7) 3.1程序调试 (7) 列举出调试过程中存在的问题 (7) 3.2程序测试及结果分析 (7) 参考文献 (9) 附录（源代码） (10)
第1章总体设计方案 1.1设计原理 通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口。采用自上而下的方法，顶层设计采用原理图设计输入的方式。 1.2设计思路 1.实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。 2.手动校准。按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。 1.3设计环境 （1）硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由……… ?COP2000集成调试软件 COP2000集成开发环境是为…………. （2）EDA环境 ?Xilinx foundation f3.1设计软件 Xilinx foundation f3.1是Xilinx公司的可编程期间………….
电子钟四位数码管电路原理图
程序： #include
} /*void clock() { for(a=0;a<=50;a++) { beep=1; delay_1ms(200); beep=0; delay_1ms(200); } }*/ void timer () interrupt 1 { TH0=(65536-50000)/256; TL0=(65536-50000)%256; t++; if(t==20) { s++;t=0; if(s==60) { m++;s=0; if(m==60) { h++;m=0; if(h==24) h=0; } } } } void display(uchar h,uchar m,uchar s) { qian=h/10; bai=h%10; shi=m/10; ge=m%10; P0=num[qian]; P2=0xef; delay_1ms(2); P0=0xff; P0=num[bai];
1602电子时钟电路_原理图_PCB图
XXXXX学院 电 子 线 路 课 程 设 计 【带LCD显示的电子时钟】 班级：XX 姓名：XX 学号：XX 指导老师：XX XX年XX月XX 日
摘要 在当代繁忙的学习与生活中，数字钟已成为人们日常生活中必不可少的必需品，被广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。数字电路采用数字电路，实现对时、分、秒时钟显示的计时装置，具有走时准确、性能稳定、携带方便等优点 它还用于计时、自动报时及自动控制等各个领域。 单片机具有体积小、功能强可靠性高、价格低廉等一系列优点 基于单片机的定时器功能完成的数字钟电路的设计，结构简单，便于携带。也利于我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路、写程序、调试电路的能力。研究数字钟以及扩大其应用，具有非常现实的意义。 此设计中的数字钟不仅可以显示普通的年、月、日、时、分、秒外，还可加入蜂鸣器、按键复位等功能。 关键字：LCD1602 单片机电子时钟定时复位
一．任务要求 设计一个时钟电路。以单片机为核心模块，LCD1602为显示模块，通过控制使1602显示时间、字符。 1.1基本要求 1).第一行显示自己的名字 2).第二行显示时间 1.2发挥部分 1).加入按键，实现调时功能 2).加入蜂鸣器，实现闹钟功能
二．系统分析 2.1 系统总体方框图 2.2 系统总体分析 本设计由ST89C51单片机、复位电路、晶振电路、外部中断和显示电路5个模块组成。其中以单片机模块为核心模块，主导其余四个模块工作，1602显示模块用来显示秒、分、时计数单位中的值。利用AT89c51单片机内部的定时/计数器进行中断定时，配合软件延时，实现电路的总体功能。 ST89C51 复位电路 晶振电路 显示电路 外部中断
多功能数字钟电路的设计与制作
多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。 方案设计与论证 1．数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的1Hz 的方波，作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。用4个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显示部分。 2．总体结构框图如下： 图14 总体框图 单元电路设计与参数计算 3．脉冲产生电路 图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。图16是由555定时器构成的1HZ 的自激振荡器，其原理是： 第一暂态2、6端电位为Vcc 3 1 ，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。当上升至大于 Vcc 3 2 时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至 Vcc 3 1 时，输出高电平，以此循环。根据公式C R R f )2(43.121+≈得，此时频率为0.991。 图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图 4．时间计数电路 图19 74LS161引脚图 74LS161功能表 O
时钟电路原理图
AT89C2051组成的时钟电路原理图 2010-04-09 15:42:37 来源:21ic 关键字：AT89C2051 时钟定时器 我们以一个实际的时钟电路来说明定时器的软件编程方法，时钟就是我们最为常见的显示时、分、秒为单位的计时工具，它是典型的应用代表。 时钟的最小计时单位是秒，但使用单片机定时器来进行计时，若使用6.0MHz的晶振，即使按工作方式1工作，最大的计时时间也只能到131ms，所以我们可把每个定时时间取125ms，这样定时器溢出8次（125ms╳8=1000ms）就得到最小的计时单位秒。而要实现8次计数用软件方法实现是轻而易举的。 我们使用定时器1，以工作方式1工作，定时器进行125ms定时。采用中断方法进行溢出次数的累计，当计满8次即得到1秒的计时。 一个时钟的计时累加，要实现分、时的进位，要用到多种进制，秒、分、时中的进位是十进制，秒向分进位和分想时进位却是六十进制，而每天又有十二小时制或二十四小时制，它们分别又是十二进制和二十四进制。从秒到分和从分到小时可以通过软件累加和数值比较方法实现。 在单片机的内部RAM中，需要设置显示缓冲区，显示的时、分、秒值是从显示缓冲区中取出的，在RAM中设置四个单元作为显示缓冲区，分别是7AH、7BH、7CH。为使电路和原理叙述方便，我们这里不显示秒值，秒的进位我们通过闪烁分值实现。这样我们一共有四位LED分别显示时和分值。同时时钟都需要校准的。在程序中还需设置显示码表，要显示的数值通过查表指令将显示用的真正码值送到LED上。我们用单片机A T89C2051的PP3.4和P3.5两个I/O口外接微动开关来实现时和分的校正，每按一次小时或分值加1，连续按下数值累计下去，实现时钟的校准。 在电路中我们还设置了一个蜂鸣器，用作简单报时用，如可设早上7:30分起床，中午1点30分再有起床报时，每次响时1分钟，响1秒，停2秒的方式，而不是连续响铃。这个程序我们采用12小时制，为此，要在程序中设置相应的标志，以利于主程序识别。同样计时程序中还会有几个相关的标志，主要是控制程序流的转向。程序中我们都作了较详细的注释，这里不再赘述。 硬件电路，我们还是以低价的AT89C2051单片机为微处理单元，这个芯片兼容C51指令系统，在C51上编写的程序，无需任何修改即可方便地移植到这个芯片上来。我们以P0口作为LED的字段位驱动输出，秒的“进位”采用分值闪烁提示，亮0.5秒，熄0.5秒。，P3.1—P3.3用于位驱动，使用动态扫描方式显示，每位LED的显示时间10—25ms之间均可，扫描频率不能太高，否则每位LED显示的时间过短，亮度太低，不易于观看，以肉眼不感觉到LED闪烁为宜。为了直观，我们的驱动输出没有采用集成电路，而是使用了分立元件—三极管，但工作原理却是一致的。 这个电路结构决定LED采用共阳极的数码管，可以采用LQ5101BS普通的发光二极管，驱动三极管可采用易得的2SA1015和2SC1815等型号，当然也可使用象S9012,S9013,S9014,2N5401,2N5555等小功率三极管，其它器件没有特殊要求。为便于实验，单片机AT89C2051可采用DIP20P插座，程序编制好后，调试无错，即可烧写到AT89C2051中，值得一提的是，A T89C2051是Flash程序存储器，程序可反复擦写，对于做实验是非常方便的。 (本文转自电子工程世界：https://www.wendangku.net/doc/c517405050.html,/mcu/2010/0409/article_1946.html)
时钟电路的设计
一、概述 本次设计以AT89C51单片机芯片为核心，辅以必要的外围电路，设计了一个简易的电子时钟并且利用单片机自身的定时计数器，使LED 按照一定的时间间隔闪烁，闪烁时间间隔不小于1秒。在硬件方面，除了CPU 外，使用七段数码管来进行动态扫描。通过数码管能够比较准确显示时，分，LED 一闪一灭显示秒，设计方面采用C 语言编程，整个电子时钟能完成时间的显示，手动复位等功能。本系统是基于AT89C51单片机设计的一个具有显示的数字实时时钟的发光二极管，该系统同事具有硬件设计简单，工作稳定性高，价格低廉等优点。数字单片机的技术进步反应在内部结构，功率消耗，外部电压等级以及制造工艺上。 二、方案论证 利用单片机自身的定时计数器，使LED 发光二极管按照一定的时间间隔闪烁，闪烁时间间隔不小于1秒。 方案一： 采用AT89C51单片机来做LED 时间闪烁电路，其方案原理框图如下图1所示。 图1 打片机控制设计时钟电路的原理框图 方案二： 采用电子电路装置安装，其原理框图如下图2所示。 图2 电子电路控制设计时钟电路原理图 时钟电路 A T89C51 单片机 复位电路 按键控制电路 LED 显示电路 直流5V 电源电路 振荡电路 控制电路 计数器 译码器 LED 显示电路
本设计采用的是方案一，AT89C51单片机构成的数码管显示时钟，硬件设计简单，工作稳定性高，性价比高比较合适。 三、电路设计 1.程序流程图 程序总体结构示意流程图如下图3所示。程序从开始运行，设计要求为1秒的闪烁间隔，内容包括了开关中断子程序，以及总体流程。 Y N N Y 图3 程序总体结构示意图 2.复位电路 AT89C51的复位方式可以是自动复位，也可以是手动复位，复位电路主要是确定 开始 开关中断 Countor1++（自加1） Counror1==20 D1=~D1（按位取反操作） TH0=(65536-50000)/256（重新赋初值） P1~0口状态改变