电子工程师笔试题

单片机开发工程师（只允许30分钟完成）

1.请列举出你所知道的单片机品牌？你使用过其中多少种？

2.用你熟悉的单片机写一段10MS软件件延时程序？

3.已知一个数组int a[N-1]里面存放的N个数是0,1,2....N这个自然数序列N+1个数里面的N个，请用最简单的算法找出缺少的是哪个数？（只要求写思路，不用写具体代码）

4.请绘图说明如何使用单片机的I/O口实现9个按键信号的输入，请简述工作原理和实现所需要注意的问题。（无需写代码）

5.请简要绘图说明NPN型三极管的IB，IC，VCE的关系，并指出截止区和饱和区。同时说明NPN 型三极管饱和导通的条件？

6.如何使用数字电路实现4兆到1兆的分频？

7.你在布印制板的线路时最常用的走线宽度是多少？线宽和电流关系如何，例如需要1A电流需要多宽的走线？

8.请说明以下电路中，当L+端分别为0V，+5V，+24V时，A端和B端的输出电平。（假设三极管的直流放大倍数为200倍）

9.请简短地介绍你在以前的开发工作中所解决的一个技术问题。（要求包含以下要素：应用环境，功能需求，问题现象，解决思路，解决方法）

硬件工程师面试试题

模拟电路

1、基尔霍夫定理的内容是什么？

基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.

2、平板电容公式(C=εS/4πkd)。

3、最基本的如三极管曲线特性。

4、描述反馈电路的概念，列举他们的应用。

反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。

电压负反馈的特点：电路的输出电压趋向于维持恒定。

电流负反馈的特点：电路的输出电流趋向于维持恒定。

5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；

负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频模拟电路）

6、放大电路的频率补偿的目的是什么，有哪些方法？

设计得当的放大电路中的频率补偿用于相位失真，可以用杨氏电阻，或自己设计的反馈电路进行补偿设计不得体的电路频率补偿用于频率校正。

7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。

输入端频率除以输出端的频率结果等于1，这个电路就是稳定的。

可以使用滤波器改变频响曲线。滤波器种类很多很杂。

8、给出一个差分运放，如何相位补偿，并画补偿后的波型图。

没有给图，但不难看出就是一个反馈电路的添加。只要找到反馈点，和适当的反馈值就可以了

9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。

10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。

无图，但是把共模分量和差模分量的意思弄明白，这个题目就解决了。简单点说，就是叠加瞬间电压和相减的瞬间电压值。

11、画差放的两个输入管。

12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。

13、用运算放大器组成一个10倍的放大器。

用3个三级管和几个电阻可以完成，不需要运算放大器

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间

15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱。当RC<

16、有源滤波器和无源滤波器的原理及区别?

有源滤波器和无源滤波器的原理及区别就在于一个“源”上，就是一个核心频率发生器。

无源滤波器：这种电路主要有无源元件R、L和C组成

有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。

17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。

这个题目没有出完全，低通、带通、高通是需要截止频率和导通频率的。

18、选择电阻时要考虑什么？

功率，电阻精度。

19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？

用P管，不会影像精度

20、给出多个mos管组成的电路求5个点的电压。

21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。

电压源、电流源指的是反馈类型。

22、画电流偏置的产生电路，并解释。

23、史密斯特电路,求回差电压。

24、晶体振荡器,给出振荡频率让你求周期(应该是单片机的,12分之一周期....)

25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。

考比兹基本振荡电路

26、VCO是什么,什么参数(压控振荡器)

27、锁相环有哪几部分组成？

PD LF VCO 以及频率反馈构成

28、锁相环电路组成，振荡器（比如用D触发器如何搭）。

29、求锁相环的输出频率，给了一个锁相环的结构图。

30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。

31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。

这个问题是忽悠问题，请看题目提示：考虑传输线无损耗。

32、微波电路的匹配电阻。

33、DAC和ADC的实现各有哪些方法？

1，请别人实现。2，用集成块实现。3，用电阻，电压比较器实现.

34、A/D电路组成、工作原理。

35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细。数字电路

1、同步电路和异步电路的区别是什么？

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

2、什么是同步逻辑和异步逻辑？

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

4、什么是Setup 和Holdup时间？

Setup 翻译开始Holdup 翻译保持

5、setup和holdup时间,区别.

6、解释setup time和hold time的定义和在时钟信号延迟时的变化。

hold time 随着setup time 的延迟而延迟。

7、解释setup和hold time violation，画图说明，并说明解决办法。

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器.建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。

9、什么是竞争与冒险现象？怎样判断？如何消除？

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

不能，常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V 之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS 需要在输出端口加一上拉电阻接到5V或者12V。

11、如何解决亚稳态。

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

12、IC设计中同步复位与异步复位的区别。

硬复位和软复位

13、MOORE 与MEELEY状态机的特征。

14、多时域设计中,如何处理信号跨时域。

合理使用流水线和中断

15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。

Delay < period - setup ? hold

16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。

还是华为出的题目最为详细. D2 > T1max T3>T2max 慢点比错好！

17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）

18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）

19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA 2003.11.06 上海笔试试题）

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）

22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）

23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）

24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）

25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?

26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）

27、用mos管搭出一个二输入与非门。（扬智电子笔试）

28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）

29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试）

30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）

32、画出Y=A*B+C的cmos电路图。（科广试题）

33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）

34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）

35、利用4选1实现F(x,y,z)=xz+yz?。（未知）

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。

37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）

38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）

39、用与非门等设计全加法器。（华为）

40、给出两个门电路让你分析异同。（华为）

41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）

42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）

43、用波形表示D触发器的功能。（扬智电子笔试）

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）

45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）

46、画出DFF的结构图,用verilog实现之。（威盛）

47、画出一种CMOS的D锁存器的电路图和版图。（未知）

48、D触发器和D锁存器的区别。（新太硬件面试）

49、简述latch和filp-flop的异同。（未知）

50、LATCH和DFF的概念和区别。（未知）

51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）

52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）

53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）

54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）

55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？

56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage（未知）

57、用D触发器做个4进制的计数。（华为）

58、实现N位Johnson Counter,N=5。（南山之桥）

59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）

60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）

61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）

62、写异步D触发器的verilog module。（扬智电子笔试）

module dff8(clk , reset, d, q);

input clk;

input reset;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule

63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）

module divide2( clk , clk_o, reset);

input clk , reset;

output clk_o;

wire in;

reg out ;

always @ ( posedge clk or posedge reset)

if ( reset)

out <= 0;

else

out <= in;

assign in = ~out;

assign clk_o = out;

endmodule

64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器

件有哪些？b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）

PAL，PLD，CPLD，FPGA。

module dff8(clk , reset, d, q);

input clk;

input reset;

input d;

output q;

reg q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule

65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）

66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2003.11.06 上海笔试试题）

69、描述一个交通信号灯的设计。（仕兰微电子）

70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）

71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）

72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程（未知）

73、画出可以检测10010串的状态图,并verilog实现之。（威盛）

74、用FSM实现101101的序列检测模块。（南山之桥）

a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a：0001100110110100100110 b：0000000000100100000000 请画出state machine；请用RTL描述其state machine。（未知）

75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐笔试）

76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）

77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）

78、sram，falsh memory，及dram的区别？（新太硬件面试）

79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）

80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题circuit design-beijing-03.11.09）

81、名词:sram,ssram,sdram

名词IRQ,BIOS,US SRAM：静态RAM

DRAM：动态RAM

SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM同步动态随机存储器

B,VHDL,SDR

IRQ: Interrupt ReQuest

BIOS: Basic Input Output System

USB: Universal Serial Bus

VHDL: VHIC Hardware Description Language

SDR: Single Data Rate

压控振荡器的英文缩写(VCO)。

动态随机存储器的英文缩写(DRAM)。

名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、

IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡

IC设计基础（流程、工艺、版图、器件）

1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）

2、FPGA和ASIC的概念，他们的区别。（未知）

答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点

3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）

OTP means one time program，一次性编程

MTP means multi time program，多次性编程

OTP（One Time Program）是MCU的一种存储器类型

按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。

4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）

5、描述你对集成电路设计流程的认识。（仕兰微面试题目）

6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）

7、IC设计前端到后端的流程和eda工具。（未知）

8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知）

9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题）

10、写出asic前期设计的流程和相应的工具。（威盛）

11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）

先介绍下IC开发流程：

1.）代码输入（design input)

用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码

语言输入工具：SUMMIT VISUALHDL

MENTOR RENIOR

图形输入: composer(cadence);

viewlogic (viewdraw)

2.）电路仿真（circuit simulation)

将vhd代码进行先前逻辑仿真，验证功能描述是否正确

数字电路仿真工具：

Verolog：CADENCE Verolig-XL

SYNOPSYS VCS

MENTOR Modle-sim

VHDL : CADENCE NC-vhdl

SYNOPSYS VSS

MENTOR Modle-sim

模拟电路仿真工具：

***ANTI HSpice pspice，spectre micro microwave: eesoft : hp

3.）逻辑综合（synthesis tools)

逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。

12、请简述一下设计后端的整个流程？（仕兰微面试题目）

13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）

14、描述你对集成电路工艺的认识。（仕兰微面试题目）

15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题目）

16、请描述一下国内的工艺现状。（仕兰微面试题目）

17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）

18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）

19、解释latch-up现象和Antenna effect和其预防措施.（未知）

20、什么叫Latchup?（科广试题）

21、什么叫窄沟效应? （科广试题）

22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目）

23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目）

24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（Infineon笔试试题）

25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题）

26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛笔试题circuit design-beijing-03.11.09）

27、说明mos一半工作在什么区。（凹凸的题目和面试）

28、画p-bulk 的nmos截面图。（凹凸的题目和面试）

29、写schematic note（？），越多越好。（凹凸的题目和面试）

30、寄生效应在ic设计中怎样加以克服和利用。（未知）

31、太底层的MOS管物理特***觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence, Synopsys, Avant，UNIX当然也要大概会操作。

32、unix 命令cp -r, rm,uname。（扬智电子笔试）

单片机、MCU、计算机原理

1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目）

2、画出8031与2716（2K*8ROM）的连线图，要求采用三-八译码器，8031的P2.5,P2.4和P2.3参加译码，基本地址范围为3000H-3FFFH。该2716有没有重叠地址？根据是什么？若有，则写出每片2716的重叠地址范围。（仕兰微面试题目）

3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）

4、PCI总线的含义是什么？PCI总线的主要特点是什么？（仕兰微面试题目）

5、中断的概念？简述中断的过程。（仕兰微面试题目）

6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）

7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成。简单原理如下：由

P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连（开关拨到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N），要求占空比为N/256。（仕兰微面试题目）

下面程序用计数法来实现这一功能，请将空余部分添完整。

MOV P1，#0FFH

LOOP1 ：MOV R4，#0FFH

--------

MOV R3，#00H

LOOP2 ：MOV A，P1

--------

SUBB A，R3

JNZ SKP1

--------

SKP1：MOV C，70H

MOV P3.4，C

ACALL DELAY ：此延时子程序略

--------

--------

AJMP LOOP1

8、单片机上电后没有运转，首先要检查什么？（东信笔试题）

首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。

接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。

然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。

另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。

9、What is PC Chipset? （扬智电子笔试）

芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP 插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB （通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。

除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。

10、如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题。（未知）

11、计算机的基本组成部分及其各自的作用。（东信笔试题）

12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。（汉王笔试）

13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海笔试试题）

14、同步异步传输的差异（未知）

15、串行通信与同步通信异同,特点,比较。（华为面试题）

16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题）

信号与系统

1、的话音频率一般为300~3400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ的采样频率，并采用8bit的PCM编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）

2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）

3、如果模拟信号的带宽为5khz,要用8K的采样率，怎么办？(lucent) 两路？

4、信号与系统:在时域与频域关系。（华为面试题）

5、给出时域信号，求其直流分量。（未知）

6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）

7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换。（Infineon笔试试题）

8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题）

DSP、嵌入式、软件等

1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目）

2、数字滤波器的分类和结构特点。（仕兰微面试题目）

3、IIR，FIR滤波器的异同。（新太硬件面题）

4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h (n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）

5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp 软件面试题）

6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）

7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）

8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题）

9、DSP的结构（哈佛结构）；（未知）

10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知）

11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？

12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？（Intel）

13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）

14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目）

15、A）（仕兰微面试题目）

＃i nclude

void testf(int*p)

{

*p+=1;

}

main()

{

int *n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(n);

printf("Data value is %d ",*n);

} 2

------------------------------

B)

＃i nclude

void testf(int**p)

{

*p+=1;

}

main()

{int *n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(&n);

printf(Data value is %d",*n);

} 8

16、那种排序方法最快? （华为面试题）

17、写出两个排序算法,问哪个好？（威盛）

18、编一个简单的求n!的程序。（Infineon笔试试题）

19、用一种编程语言写n!的算法。（威盛VIA 2003.11.06 上海笔试试题）

20、用C语言写一个递归算法求N！；（华为面试题）

21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题）

22、防火墙是怎么实现的？（华为面试题）

23、你对哪方面编程熟悉？（华为面试题）

24、冒泡排序的原理。（新太硬件面题）

25、操作系统的功能。（新太硬件面题）

26、学过的计算机语言及开发的系统。（新太硬件面题）

27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛）

28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) （威盛VIA 2003.11.06 上海笔试试题）

29、用C语言写一段控制手机中马达振子的驱动程序。(威胜)

30、用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）

31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地址还是高端。（知）

32、一些DOS命令，如显示文件，拷贝，删除。（未知）

33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象实例。（IBM）

34、What is pre-emption? (Intel)

35、What is the state of a process if a resource is not available? (Intel)

36、三个float a,b,c;问值（a+b）+c==(b+a)+c，(a+b)+c==(a+c)+b。(Intel)

37、把一个链表反向填空。(lucent)

38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法？(Dephi)

主观题

1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）

2、说出你的最大弱点及改进方法。（威盛VIA 2003.11.06 上海笔试试题）

3、说出你的理想。说出你想达到的目标。题目是英文出的，要用英文回答。（威盛VIA 2003.11.06 上海笔试试题）

4、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面）、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术设计电路（包括MCU、DSP本身）、电路功能模块设计（包括模拟电路和数字电路）、集成电路后端设计（主要是指综合及自动布局布线技术）、集成电路设计与工艺接口的研究。

你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历）。（仕兰微面试题目）

5、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？（仕兰微面试题目）

6、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定，电容的选取，以及布局的大小。（汉王笔试）

共同的注意点

1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白；

2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。

3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。

4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。

5.面试时要take it easy，对越是自己钟情的公司越要这样。

硬件工程10问10答

Q1：如何为开关电源电路选择合适的元器件和参数

Answer：很多的未使用过开关电源设计的工程师会对它产生一定的畏惧心理，比如担心开关电源的干扰问题，PCB layout问题，元器件的参数和类型选择问题等。其实只要了解了，使用一个开关电源设计还是非常方便的。

一个开关电源一般包含有开关电源控制器和输出两部分，有些控制器会将MOSFET集成到芯片中去，这样使用就更简单了，也简化了PCB设计，但是设计的灵活性就减少了一些。

开关控制器基本上就是一个闭环的反馈控制系统，所以一般都会有一个反馈输出电压的采样电路以及反馈环的控制电路。因此这部分的设计在于保证精确的采样电路，还有来控制反馈深度，因为如果反馈环响应过慢的话，对瞬态响应能力是会有很多影响的。

而输出部分设计包含了输出电容，输出电感以及MOSFET等等，这些的选择基本上就是要满足一个性能和成本的平衡，比如高的开关频率就可以使用小的电感值（意味着小的封装和便宜的成本），但是高的开关频率会增加干扰和对MOSFET的开关损耗，从而效率降低。使用低的开关频率带来的结果则是相反的。

对于输出电容的ESR和MOSFET的Rds_on参数选择也是非常关键的，小的ESR可以减小输出纹波，但是电容成本会增加，好的电容会贵嘛。开关电源控制器驱动能力也要注意，过多的MOSFET是不能被良好驱动的。

一般来说，开关电源控制器的供应商会提供具体的计算公式和使用方案供工程师借鉴的。

Q2：如何调试开关电源电路

Answer：有一些经验可以共享给大家

1: 电源电路的输出输出通过低阻值大功率电阻接到板内，这样在不焊电阻的情况下可以先做到电源电路的先调试，避开后面电路的影响。

2: 一般来说开关控制器是闭环系统，如果输出恶化的情况超过了闭环可以控制的范围，开关电源就会工作不正常，所以这种情况就需要认真检查反馈和采样电路。特别是如果采用了大ESR值的输出电容，会产生很多的电源纹波，这也会影响开关电源的工作的。

接地技术的讨论

Q3：为什么要接地?

Answer：接地技术的引入最初是为了防止电力或电子等设备遭雷击而采取的保护性措施，目的是把雷电产生的雷击电流通过避雷针引入到大地，从而起到保护建筑物的作用。同时，接地也是保护人身安全的一种有效手段，当某种原因引起的相线（如电线绝缘不良，线路老化等）和设备外壳碰触时，设备的外壳就会有危险电压产生，由此生成的故障电流就会流经PE线到大地，从而起到保护作用。随着电子通信和其它数字领域的发展，在接地系统中只考虑防雷和安全已远远不能满足要求了。比如在通信系统中，大量设备之间信号的互连要求各设备都要有一个基准…地?作为信号的参考地。而且随着电子设备的复杂化，信号频率越来越高，因此，在接地设计中，信号之间的互扰等电磁兼容问题必须给予特别关注，否则，接地不当就会严重影响系统运行的可靠性和稳定性。最近，高速信号的信号回流技术中也引入了“地”的概念。

Q4：接地的定义

Answer: 在现代接地概念中、对于线路工程师来说，该术语的含义通常是…线路电压的参考点?；对于系统设计师来说，它常常是机柜或机架；对电气工程师来说，它是绿色安全地线或接到大地的意思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。

Q5：常见的接地符号

Answer: PE,PGND,FG－保护地或机壳；BGND或DC-RETURN－直流－48V(+24V)电源（电池）回流；GND－工作地；DGND－数字地；AGND－模拟地；LGND－防雷保护地

Q6：合适的接地方式

Answer: 接地有多种方式，有单点接地，多点接地以及混合类型的接地。而单点接地又分为串联单点接地和并联单点接地。一般来说，单点接地用于简单电路，不同功能模块之间接地区分，以及低频（f<1MHz）电子线路。当设计高频（f>10MHz）电路时就要采用多点接地了或者多层板（完整的地平面层）。

Q7：信号回流和跨分割的介绍

Answer：对于一个电子信号来说，它需要寻找一条最低阻抗的电流回流到地的途径，所以如何处理这个信号回流就变得非常的关键。

第一，根据公式可以知道，辐射强度是和回路面积成正比的，就是说回流需要走的路径越长，形成的环越大，它对外辐射的干扰也越大，所以，PCB布板的时候要尽可能减小电源回路和信号回路面积。

第二，对于一个高速信号来说，提供有好的信号回流可以保证它的信号质量，这是

因为PCB上传输线的特性阻抗一般是以地层（或电源层）为参考来计算的，如果高速线附近有连续的地平面，这样这条线的阻抗就能保持连续，如果有段线附近没有了地参考，这样阻抗就会发生变化，不连续的阻抗从而会影响到信号的完整性。所以，布线的时候要把高速线分配到靠近地平面的层，或者高速线旁边并行走一两条地线，起到屏蔽和就近提供回流的功能。

第三，为什么说布线的时候尽量不要跨电源分割，这也是因为信号跨越了不同电源层后，它的回流途径就会很长了，容易受到干扰。当然，不是严格要求不能跨越电源分割，对于低速的信号是可以的，因为产生的干扰相比信号可以不予关心。对于高速信号就要认真检查，尽量不要跨越，可以通过调整电源部分的走线。（这是针对多层板多个电源供应情况说的）

Q8：为什么要将模拟地和数字地分开，如何分开?

Answer：模拟信号和数字信号都要回流到地，因为数字信号变化速度快，从而在数字地上引起的噪声就会很大，而模拟信号是需要一个干净的地参考工作的。如果模拟地和数字地混在一起，噪声就会影响到模拟信号。

一般来说，模拟地和数字地要分开处理，然后通过细的走线连在一起，或者单点接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非常严格的要求模拟地和数字地必须分开，如果模拟部分附近的数字地还是很干净的话可以合在一起。

Q9：单板上的信号如何接地?

Answer：对于一般器件来说，就近接地是最好的，采用了拥有完整地平面的多层板设计后，对于一般信号的接地就非常容易了，基本原则是保证走线的连续性，减少过孔数量；靠近地平面或者电源平面，等等。

Q10：单板的接口器件如何接地?

Answer：有些单板会有对外的输入输出接口，比如串口连接器，网口RJ45连接器等等，如果对它们的接地设计得不好也会影响到正常工作，例如网口互连有误码，丢包等，并且会成为对外的电磁干扰源，把板内的噪声向外发送。一般来说会单独分割出一块独立的接口地，与信号地的连接采用细的走线连接，可以串上0欧姆或者小阻值的电阻。细的走线可以用来阻隔信号地上噪音过到接口地上来。同样的，对接口地和接口电源的滤波也要认真考虑。

Q11：带屏蔽层的电缆线的屏蔽层如何接地?

Answer：屏蔽电缆的屏蔽层都要接到单板的接口地上而不是信号地上，这是因为信号地上有各种的噪声，如果屏蔽层接到了信号地上，噪声电压会驱动共模电流沿屏蔽层向外干扰，所以设计不好的电缆线一般都是电磁干扰的最大噪声输出源。当然前提是接口地也要非常的干净。

1 充分了解各方的设计需求，确定合适的解决方案

启动一个硬件开发项目，原始的推动力会来自于很多方面，比如市场的需要，基于整个系统架构的需要，应用软件部门的功能实现需要，提高系统某方面能力的需要等等，所以作为一个硬件系统的设计者，要主动的去了解各个方面的需求，并且综合起来，提出最合适的硬件解决方案。比如A项目的原始推动力来自于公司内部的一

个高层软件小组，他们在实际当中发现原有的处理器板IP转发能力不能满足要求，从而对于系统的配置和使用都会造成很大的不便，所以他们提出了对新硬件的需求。根据这个目标，硬件方案中就针对性的选用了两个高性能网络处理器，然后还需要深入的和软件设计者交流，以确定内存大小，内部结构，对外接口和调试接口的数量及类型等等细节，比如软件人员喜欢将控制信令通路和数据通路完全分开来，这样在确定内部数据走向的时候要慎重考虑。项目开始之初是需要召开很多的讨论会议的，应该尽量邀请所有相关部门来参与，好处有三个，第一可以充分了解大家的需要，以免在系统设计上遗漏重要的功能，第二是可以让各个部门了解这个项目的情况，提早做好时间和人员上协作的准备，第三是从感情方面讲，在设计之初各个部门就参与了进来，这个项目就变成了大家共同的一个心血结晶，会得到大家的呵护和良好合作，对完成工作是很有帮助的。

2 原理图设计中要注意的问题

原理图设计中要有“拿来主义”，现在的芯片厂家一般都可以提供参考设计的原理图，所以要尽量的借助这些资源，在充分理解参考设计的基础上，做一些自己的发挥。当主要的芯片选定以后，最关键的外围设计包括了电源，时钟和芯片间的互连。

电源是保证硬件系统正常工作的基础，设计中要详细的分析：系统能够提供的电源输入；单板需要产生的电源输出；各个电源需要提供的电流大小；电源电路效率；各个电源能够允许的波动范围；整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压，要求精度在＋5%- －3%之间，电流需要12A左右，根据这些要求，设计中采用5V的电源输入，利用Linear的开关电源控制器和IR 的MOSFET搭建了合适的电源供应电路，精度要求决定了输出电容的ESR选择，并且为防止电流过大造成的电压跌落，加入了远端反馈的功能。

时钟电路的实现要考虑到目标电路的抖动等要求，A项目中用到了GE的PHY器件，刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz时钟，结果GE 链路上出现了丢包，后来换成简单的时钟Buffer器件就解决了丢包问题，分析起来就是内部的锁相环引入了抖动。

芯片之间的互连要保证数据的无误传输，在这方面，高速的差分信号线具有速率高，好布线，信号完整性好等特点，A项目中的多芯片间互连均采用了高速差分信号线，在调试和测试中没有出现问题。

3 PCB设计中要注意的问题

PCB设计中要做到目的明确，对于重要的信号线要非常严格的要求布线的长度和处理地环路，而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括：电源的分割；内存的时钟线，控制线和数据线的长度要求；高速差分线的布线等等。

A项目中使用内存芯片实现了1G大小的DDR memory，针对这个部分的布线是非常关键的，要考虑到控制线和地址线的拓扑分布，数据线和时钟线的长度差别控制等方面，在实现的过程中，根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求，比如同一组内的数据线长度相差不能超过多少个mil，每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了，如果设计中所有的重要布线要求都明确了，可以转换成整体的布线约束，利用CAD中的自动布线工具软件来实现PCB设计，这也是在高速PCB设计中的一个发展趋

开关电源工程师面试题

开关电源工程师面试题 共25题1---20题每题3分21---25题每题8分 1，一般情况下，同功率的开关电源与线性电源相比，_____。 A,体积大，效率高B，体积小，效率低 C,体积不变，效率低D,体积小，效率高 2，大功率开关电源常用变换拓扑结构形式是_____。 A,反激式B,正激式C,自激式D,他激式 3,一般来说，提高开关电源的频率，则电源_____。 A,同体积时，增大功率B,功率减小，体积也减小 C,功率增大，体积也增大D,效率提高，体积增大 4，肖特基管和快恢复管常作为开关电源的____。 A,输入整流管B,输出整流管 C,电压瞬变抑制管D,信号检波管 5，肖特基管与快恢复管相比，____。 A,耐压高B,反向恢复时间长 C,正向压降大D,耐压低，正向压降小 6，G T R、S C R、G T O、T R I A C、M O S F E T、I G B T中，那些是开关电源中变压器常用的驱动元件？____。 A,G T O和G T R B,T R I A C和I G B T C,M O S F E T和I G B T D，S C R和M O S F E T 7，开关电源变压器的损耗主要包括：____。 A,磁滞损耗、铜阻损耗、涡流损B,磁滞损耗、铜阻损耗、介电损耗C,铜阻损耗、涡流损耗、介电损D,磁滞损耗、涡流损耗、介电损耗8，开关电源变压器的初级漏感测量方法是___。 A,次级开路，测初级电感B,初级开路，测次级电感 C,次级短路，测初级电感D,初级短路，测次级电感 9，开关电源变压器的激磁电感测量方法是___。 A,次级开路，测初级电感B,初级开路，测次级电感 C,次级短路，测初级电感D,初级短路，测次级电感 10，变压器初次级间加屏蔽层的目的是_____。 A,减小初次间分布电感引起的干扰B,减小初次间分布电容引起的干扰C,提高效率D,增大绝缘能力 11，减小开关驱动管的损耗主要途经是_____。 A,选用低导通电阻的驱动管B,提高驱动管的驱动信号的边沿陡度C,提高开关频率D,A和B及减小开关频率

2019年《电子专业工程师(中级职称)》试卷

2019年《电子专业工程师（中级职称）》试卷 一、判断题 1.右列等式成立：A BC+A B C+AB C+ABC=AB+AC+BC。（√） 2.BJT的输入特性近似于恒流特性，故其输出电阻很大。（Χ） 3.NPN管与PNP管不可同时在同一正电源供电的电路中使用（Χ） 4.一方波或矩形波信号通过一放大器后，其被顶由平变为下垂，则表明此放大 器的下限截止频率f不够高。（√） 5.机械式三用表和数字式三用表均可对音频电压进行测量。（√） 6.与非门的输入端若有一个端子接低电平0，它的输出必为低电平0. （Χ） 7.在很高频率工作时，半导体二极管很可能失去单向导电性能。（√） 8.叠加定理和基尔霍夫定理既适用于线性电路，也适用于非线性电路。（Χ） 9.大信号功率放大器既可以用等效电路法分析，也可以用图解法分析。（Χ） 10.一个容量为102的电容器，它对10Hz的信号近似为开路，对100MHz的信号 近似为短路。（√） 11.计算机系统中的时钟频率即为 CPU 执行一个微操作所需的时间，它也称为 计算机的主频。（√） 12.JK触发器的两输入端若J=K，则在CP脉冲过后Q n+1=Q。（Χ） 13.存储器中首末地址为1FFFH~4FFFH的存储量为16KB. （√） 14.在桥式整流，电容滤波电路中，若输入交流信号为10V，则整流二极管的耐 压至少在20V以上。（Χ） 15.1MHz的方波信号经过合适的滤波电路，可获得1MHz或3MHz的正弦波输出。 （√） 16.负反馈能展宽放大器的频带宽度，使上、下线截止频率均增大。 （Χ） 17.与平行双线相比，双绞线的分布参数小，更易传送高速数据。 （√） 18.一放大器的输出电阻为50Ω，输出电压为1V,接至示波器50Ω接入端测试， 所得电压变为0.5V。（√） 1

硬件工程师面试题集(含答案-很全)

硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)

电子工程师考试试题(卷)

电子工程师考试试题 一、名词解释：10 1、电池容量： 2、PCM（保护线路规格）： 二、问答题：20 1、如何处理电路中接地的问题？若多个地之间应该怎样隔离？在进行PCB设计时，怎么解决多个地连接在一起对电路的干扰？ 2、功率场效应管（MOS FET）分为哪两类？都有什么区别？它在开关电源和功率电子线路中都有什么用途？在实际使用功率场效应管的过程中需要注意些什么问题？ 三、简答题：30 1、请简述基本运算电路的分类和相关作用，并画出相应的简图。 2、以下是开关电源的两种工作示意图，请简单描述其变换类型、工作原理和工作过程： 图一 图二

四、综合题：40 请简述以下电路的功能、工作原理及每个元器件的用途（TL431为2.5V的基准电压源），若要让电路实现以下功能： 6.0V＜VDD＜ 7.1V时，亮1个LED； 7.1V＜VDD＜7.4V时，亮2个LED； 7.4V＜VDD＜7.7V时，亮3个LED； 7.7V＜VDD＜8.4V时，亮4个LED， 电路中R7、R8、R9的阻值分别为多少？请写出简单的计算思路和过程。 电子设计工程师认证综合知识考试模拟试题 一、是非题（每题1.5分，共24分） 1、（）变容二极管正常工作时，应加正向电压。 2、（）TTL门电路的标准高电平为+12V。 3、（）通常，电容器的品质因素（Q值）要高于电感器。 4、（）信号源的输出电阻应当大一点好，如此可增大它的带载能力。 5、（）模拟示波器中，不论是连续扫描还是触发扫描，扫描信号都应与被测信号同步。 6、（）要测量某一放大器或网络的幅频特性，应选用频谱分析仪作为测量仪器。 7、（）可以直接购置到100PF、1100PF的电容器。

硬件工程师笔试题硬件工程师笔试题

硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<

电子工程师招聘笔试题及详细解析(不看后悔)

一、 二、 三、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置，b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V，CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10K电阻，则相当于在该输入端输入低电平；在CMOS门电 路的输入端与电源之间接一个1K电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10k。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻 的阻值是220k±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。 指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址

电子工程师综合知识试题有答案

电子设计工程师综合知识考试试卷（含答案） 2009-1-12 一、是非题（每题1.5分，共24分） 1、（对）三只普通硅二极管串联，可作２.1伏稳压管使用。 2、（对）在很高频率的条件下工作，晶体二极管将失去单向 导电性能。 3、（对）桥式整流，负载为电容滤波的电路中，若电容器上 的电压为17伏，则整流器输入的交流信号有效值一般 要大于17伏。 4、（错）交流放大器级间耦合电容器的容量若减小，则放大 器的低频特性将变差，即f L将减小。 5、（错）共发射极晶体管放大器与共源极场效应管放大器相 比，前者所允许的输入信号幅值将大于后者。 6、（错）触发器的置位端（置1端）至输出端的信号延时量 一定大于触发器由输入端至输出端的延时量。 7、（错）在实际电路中，与门、与非门的多余输入端口最好 都接高电平，以免干扰信号窜入电路。 8、（对）译码器、加法器、触发器等都属于组合逻辑电路。 9、（对）计算机系统既应包括硬件系统，也应包括软件系统。 10、（错）计算机的机器语言能为硬件电路所识别，它与所 用CPU的类型无关。

11、（对）MCS-51单片机的复位电平均为低电平，其持续（保 持）时间应在2个机器周期以上。 12、（对）MCS-51单片机与80C51单片机是完全兼容的。 13、（错）要对20H Z~10 k H Z的语音信号进行A/D转换，则 采样信号的频率应在10KH Z以上。 14、（对）信号源的输出阻抗一般均较低，电压表的输入阻 抗均较高。 15、（错）直流稳压电源的内阻愈高，它的输出电压稳定性 能就愈好。 16、（对）扫频仪是用来检测、分析信号频谱结构的一种测量 仪器。 二、选择题（每题2分，共26分） 1、（ A ）标注为2P2的电容器，其电容值为： A、2.2PF B、22PF C、220PF D、0.22uF 2、（ B ）在色环（带）标注的电阻值的电阻体上，棕色代表数字： A、0 B、1 C、2 D、3 3、（ D ）稳压管、变容二极管在正常工作时，应： A、二者均加正向电压 B、二者均加反向电压

电子工程师招聘笔试题及详细解析.doc

一、基础题（每空 1 分，共 40 分） 1、晶体三极管在工作，射和集均于正向偏置，晶体管工作在和 _状。 1. 截止状态：基极电流 Ib=0 ，集电极电流 Ic=0 ， b-ePN 结临界正向偏置到反向偏置，b-cPN 结反向偏置。 2. 放大状态：集电极电流随基极电流变化而变化， Ic= βIb ， b-ePN 结正向偏置， b-cPN 结反向偏置。 3. 饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN 结、 b-cPN 结都正向偏置 2、 TTL 的入端空，上相当于接高平。 3、 TTL 路的源5V， CMOS路的源3V-18V 。 4、在 TTL 路的一个入端与地之接一个10K阻，相当于在入端入 低平；在CMOS路的入端与源之接一个1K阻，相当于在入端入高平。 5、二制数（） 2 成十六制数是D2。 6、路按其出信号入信号响的不同，可以分合路和序路两大。 7、成一个模60 的数器，至少需要 6 个触器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63 个脉冲 8、在数字路中，三极管工作在截止和和状。 9、一个路的出端能同的个数称扇出系数。 10、使用与非多余的入脚接高平，使用或非多余的入脚接低平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、片阻上的103 代表10k 。 12、USB支持控制、同步、中断和批量等四种模式。 13、一个色阻，如果第一色是色，第二色是色，第三色是黄色，第四色是金色，阻 的阻是220k± 10%。 14、MOV A， 40H 指令于源超作数的址方式是直接址。 指令中直接出操作数地址（dir ）的址方式称直接址。以寄存器中的内容地址，地址的内容操 作数的址方式称寄存器接址 15、 8051 系列单片机的 ALE信号的作用是地址存控制信号。 Address lock enable：地址锁存允许端 15、MCS-8051系列片机字是 ______位。 16、一个 10 位地址、 8 位出的 ROM，其存容量。 17、列和的区是 _________。 18、do?? while 和 while ?? do 的区是 _______。 19、在算机中，一个字所包含二制位的个数是______。 20、8051 复位后， PC=______。若希望从片内存器开始行，EA 脚接 ______ 平， PC超 ______

常见硬件工程师笔试题标准答案

硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平

电子工程师招聘笔试题及详细解析(不看后悔)分析

一、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置， b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V， CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入低电平；在CMOS门电路的 输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10kΩ。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻 的阻值是220kΩ±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。 指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 15、8051系列单片机的ALE信号的作用是地址锁存控制信号。 Address lock enable ：地址锁存允许端 15、MCS-8051系列单片机字长是______位。 16、一个10位地址码、8位输出的ROM，其存储容量为。 17、队列和栈的区别是_________。 18、do……while和while……do的区别是_______。 19、在计算机中，一个字节所包含二进制位的个数是______。

电子工程师考试大纲

综合知识考试概要考试方式闭卷：独立完成，不能带书、资料、笔记等网上考试：试题随机分布，其顺序各不相同时间：150 分钟 题型： 是非16题，24分选择13 题，26分 填空8题，16分简答3题，15 分综合2题，19分 考试的主要内容 基本元器件的知识－－R.L.C. 、二极管、三极管等电子电路的基本知识－－RC 电路、模电、数电等计算机的基本知识－－组成、参数、接口、语言等基本测量仪器及使用－－示波器、电压表、信号源、稳压电源等综合应用－－设计题、分析题大学生工程师论证的条件、程序、等级等规定考试内容分述 基本元器件 R.L.C －－标识、应用、V 与I 的相位关系变压器－－种类、特点、电压、电流、阻抗之比二极管－－种类、特性、参数、应用等三极管－－种类、特性、参数、应用等基本元器件的知识－－R.L.C. 、二极管、三极管等电子电路的基本知识－－RC 电路、模电、数电等计算机的基本知识－－组成、参数、接口、语言等基本测量仪器及使用－－示波器、电压表、信号源、稳压电源等综合应用－－设计题、分析题大学生工程师论证的条件、程序、等级等规定 R.L.C －－标识、应用、V 与I 的相位关系变压器－－种类、特点、电压、电流、阻抗之比二极管－－种类、特性、参数、应用等三极管－－种类、特性、参数、应用等基尔霍夫第一、第二定律戴维定理、叠加定理四种滤波器－－低通、高通、带通、带阻基本电路－－做耦合、滤波、微分、积分 RLC 串联、并联电路 模拟电子电路－－基本放大电路

共e、共c电路为主，共b电路次之一一电路及电路特点，元件作用，应用、计算等模拟电子电路－－负反馈放大器 四种负反馈放大电路 电压串联负反馈放大器――稳定Vo,提高Ri 电压并联负反馈放大器――稳定Vo,降低Ri 电流串联负反馈放大器稳定Io,提高Ri

硬件工程师笔试题附答案

一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k。 6.输出使用OC门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BUCK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分）

SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER) 和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC ，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN

电子工程师笔试题解析

汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画出用D触发器实现2倍分频的逻辑电路？ d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ e) 什么是同步逻辑和异步逻辑？ f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ 2、可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包 括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 飞利浦－大唐笔试归来 1，用逻辑们和cmos电路实现ab+cd 2. 用一个二选一mux和一个inv实现异或 3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。 4. 如何解决亚稳态 5. 用verilog/vhdl写一个fifo控制器

常见硬件工程师笔试题(标准答案)

硬件工程师笔试题 一、电路分析： 1、竞争与冒险 在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。 常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步 同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开 始接收的信息，如开始位，结束时有停止位 3、仿真软件：Proteus 4、Setup 和Hold time Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器 的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升 沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系 不确定，也可能出现亚稳态。 6、常用的电平标准 TTL：transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(L ow Voltage TTL)、LVCMOS(L ow Voltage CMOS)：3.3V、2.5V RS232、RS485 7、TTL电平与CMOS电平 TTL电平和CMOS电平标准

开关电源工程师笔试题

1。普通二极管和电力电子用的二极管在结构上有什么区别？提示：psn结构，s层的作用是什么？可以从杂质掺杂浓度来分析。 答：通常为了增加二极管的耐压，理论上可以增厚pn结，并且降低杂质浓度，但是缺点是正相导通损耗变大。 通过加一层低杂质的s层，性能得到改观：正相导通的时候s层完全导通，近似于短路，直接pn连接，所以压降小；反相接电压的时候，由于s层的杂质浓度低，电导低，或者说此s层能够承受的最大电场E 较大，所以s层能够承受较大电压而不被击穿。 2。在现代开关器件中，经常可以看到punch through技术的应用。请介绍一下这种技术的原理和它的优点（相比起没有使用此技术的器件）。 答：在开关器件中，用于提高耐压的s层往往并没有得到充分的利用，因为s层的一端耐压为Emax的时候，另外一段为0，也就是说，E在s层并不是均匀分布的，Umax~0.5(Emax+Emin)——注意，器件耐压只取决于s层中E对于l长度的积分。punch through就是在s层与pn结直接再加一层高杂质掺杂的薄层，使得此层中电场由Emax变化到Emin＝0，而真正的s层中处处场强都接近于Emax。 理论上，通过punch through技术，s层的宽度可以减少50％——在耐压不变的前提下。实际中由于s 层必须有一定的电导，宽度会略大于50％。 3。IGBT有“电导调制”的特点，应此igbt在大电流，较低频率的应用场合较MOSFET更有优势。何谓电导调制？ 答：电导调制其实很简单，也就是Uce之间的等效电路模型为一接近理想的二极管。饱和电压不随着电流增加而增加，导通损耗为P~I；而mosfet的ds等效电路为一个电阻，损耗为P~I^2。因此在通态损耗占主要因素的场合（如电机驱动），igbt更有优势。 4。thyristor和gto结构上大同小异，但后者却能够实现主动关断。请介绍一下生产工艺上的差异。 答：比较难用文字说清楚，gto是的层与层之间是环形结构，所以结合程度要比普通的晶闸管好，能够实现关断（具体请自行参阅相关文献）。 5。在大电流应用场合，有时需要多管并联。现在可供选择的器件有igbt和mosfet。哪些可以用于并联，哪些不可以？原因是什么？ 答：mosfet可直接用于并联，igbt不方便。因为mosfet是负温度系数，各个并联管之间可以平衡：T 上升，Rds上升－》I减小。而igbt是正温度系数不行，同理，双极型三极管也不可以简单并联。如果要并联，必须串联在e极一个小电阻，但这就降低了效率，不太实用。 另外igbt还有latch的问题，详情参考相关文献。 6。在常用的dcdc converter中，如buck converter 或boost converter，二极管的反相恢复时间对能量损耗的影响很大。为改善损耗，请给出两种方法。提示：新器件鸡拓扑结构。 答：方案一，用SiC代替快回复二极管。经过计算得出，不少情况下，虽然SiC二极管比较贵，但从整体

2020年电子工程师招聘笔试题及详细解析分析

电子工程师招聘笔试题及详细解析(不看后悔)分析

一、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏 置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置， b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V， CMOS电路的电源电压为 3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10K电 阻，则相当于在该输入端输入低电平；在CMOS门电路的输入端与电源之间接一个1K电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以 分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系 数。 10、使用与非门时多余的输入脚应该接高电平，使用或非 门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平

电子工程师笔试题

单片机开发工程师（只允许30分钟完成） 1.请列举出你所知道的单片机品牌？你使用过其中多少种？ 2.用你熟悉的单片机写一段10MS软件件延时程序？ 3.已知一个数组int a[N-1]里面存放的N个数是0,1,2....N这个自然数序列N+1个数里面的N个，请用最简单的算法找出缺少的是哪个数？（只要求写思路，不用写具体代码） 4.请绘图说明如何使用单片机的I/O口实现9个按键信号的输入，请简述工作原理和实现所需要注意的问题。（无需写代码） 5.请简要绘图说明NPN型三极管的IB，IC，VCE的关系，并指出截止区和饱和区。同时说明NPN 型三极管饱和导通的条件？ 6.如何使用数字电路实现4兆到1兆的分频？ 7.你在布印制板的线路时最常用的走线宽度是多少？线宽和电流关系如何，例如需要1A电流需要多宽的走线？ 8.请说明以下电路中，当L+端分别为0V，+5V，+24V时，A端和B端的输出电平。（假设三极管的直流放大倍数为200倍） 9.请简短地介绍你在以前的开发工作中所解决的一个技术问题。（要求包含以下要素：应用环境，功能需求，问题现象，解决思路，解决方法） 硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。 3、最基本的如三极管曲线特性。 4、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）； 负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频模拟电路） 6、放大电路的频率补偿的目的是什么，有哪些方法？ 设计得当的放大电路中的频率补偿用于相位失真，可以用杨氏电阻，或自己设计的反馈电路进行补偿设计不得体的电路频率补偿用于频率校正。 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。 输入端频率除以输出端的频率结果等于1，这个电路就是稳定的。 可以使用滤波器改变频响曲线。滤波器种类很多很杂。 8、给出一个差分运放，如何相位补偿，并画补偿后的波型图。 没有给图，但不难看出就是一个反馈电路的添加。只要找到反馈点，和适当的反馈值就可以了 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。 无图，但是把共模分量和差模分量的意思弄明白，这个题目就解决了。简单点说，就是叠加瞬间电压和相减的瞬间电压值。

硬件工程师经典面试题

硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.wendangku.net/doc/c57515676.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达