第7章 存贮器
第7章内存储器习题
一、填空题
1、内存储器是计算机系统中的装置，用来存放和。
2、CPU对RAM存贮器进行读/写操作时，应送出的方向控制命令有和命令。
3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为，用于读/写控制引脚为。
4、Intel 4116 RAM芯片容量为2K 8，访问该芯片须用根地址线。
5、存贮芯片存贮的信息会，必须定时刷新，刷新的时间间隔为。
6、存贮器分为、、、。
7、逻辑地址为2000H：1234H的存储单元的物理地址是。
8、8086CPU写入一个规则字，数据线的高8位写入存储体，低8位写入存储体。
9 、将存储器与系统相连的译码片选方式有法和法。
10、对6116进行读操作，6116引脚= ，= ，= 。
二、单项选择题
1、随机存贮器即RAM是指（）
A.存贮单元中所存信息是随机的。
B.存贮单元中的地址是随机的。
C.用户的程序和数据可随机的放在内存的任何地方。
D.存贮器中存取操作与时间存贮单元物理位置顺序无关。
2、CPU对主存进行操作，下面哪种说法是不能实现的（）
A.按地址并能读/写一个字节代码
B.按地址串行1位1位进行读/写操作
C.按地址并行读/写一个字长代码
D.按地址进行并行读出而不能实现并行写入
3、动态存贮器刷新，下面哪种说法正确（）
A.刷新可在CPU执行程序过程中进行
B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出
C.在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。
D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。
4、用4K×8的存贮芯片，构成64K×8的存贮器，需使用多少4K×8的存贮芯片，正确答案为（）
A.128片
B.16片
C.8片
D.32片
5、在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（）
6、动态存贮器的主要缺点是（）
A.存贮容量少
B.存取速度低
C.功耗大
D.外围电路复杂
7、动态RAM芯片容量为16K×1位，要构成32K字节的RAM存贮器，需要该芯（）
A.4片
B.8片
C.16片
D.32片
8、堆栈操作时，段地址由（）寄存器指出，段内偏移量由（）寄存器指出。
A、CS B）DS C）SS D）ES
E）DI F）SI G）SP H）BP
9、由2732芯片组成64KB的存储器，则需要（）块芯片。
A）12 B）24 C）16 D）14
10、对内存单元进行写操作后，该单元的内容。
A）变反 B）不变 C）随机 D）被修改
三、多项选择题
1．当8086CPU从偶地址字单元读/写一个字数据时，需要的总线周期数和选通信号是。
A）1个总线周期 B）2个总线周期 C）A0=0
D）BHE=0 E）A0=0∨BHE=0 F）A0=0∧BHE=0
2．外存储器包括。
A）软磁盘 B）磁带 C）SRAM D）BIOS E）硬磁盘 F)光盘
3．读写存储器操作数时数据所在的段可由（）寄存器指出。
A）CS B）DS C）ES D）SS
4．若当前DS的内容为2000H，则偏移量为1000H单元的地址可表示为。
A）2000H.1000H B）21000H C）2000H∶1000H D）3000H
四、简答题
1、简述半导体主存读操作过程？
2、试比较存储器读周期和存储器写周期的的差别？
3、现已知8088CPU的内存空间为1MB，试说明采用什么方法可将其内存扩大到16MB 并且复位启动是能正常工作？（1997年西安电子科技大学考研试题）？
五、应用题
1、已知一个存贮器，其存贮体是由1024个存贮元（即存放1位二进制信息的存贮电路）组成，其地址译码采用一维地址译码电路，若要实现8位并行读和写操作，且译码器输出的存贮单元选择控制线每条只与不同的行相连，试问
（1）存贮体中各存贮元排成多少行，多少列的存贮矩阵才能符合要求。
地址寄存器和数据寄存器各用多少位。
（2）画出该存贮器原理结构图。
2、已知一个存贮器，其存贮体排成64行64列的矩阵结构，若采用二维地址译码电路，实现16位并行读写操作，试问
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。
（2）行地址寄存器和列地址寄存器各为多少位？
（3）画出该存贮器原理结构图？
存贮芯片的引脚功能，完成下表状态（X ）取值填入
4、某存贮器中存贮体是由4096个动态存贮元电路排成64 64矩阵阵列，存贮器中的数据寄存器为8位，主机工作频率为5MHz ，CPU 对存贮器进行一次读操作需占用4个工作脉冲周期，请计算
①对该存贮器完成一次刷新需时间多少？
②刷新周期在2ms 内CPU 能用于正常读写操作的时间为多少？
5、若有一台8位微机，地址总线16条，具有8片2114构成的4KB ，RAM 连线如下图所示。若以每1KRAM 作为一组，则此图组成的基本地址是什么？地址有没有重叠区，每一组的地址范围为多少？
6、假设下图为某外设接口中的I/O 地址译码电路，请分析并指出该译码电路确定
的I/O端口地址范围。
A9
A8
A7
A6
A5
A4
A3
A2
A E N
IO W
去功能部件
A1
A0
7、已知某存贮器容量为16K×8，全部用2114存贮芯片连成，每片2114存贮容量为1K×4，试求
①访问2114存贮器的地址为多少位？
②连成16×8的存贮容量需用2114多少片？
③画出用2114存贮芯片连成2K×8的存贮模块图（图中应包括与CPU之间有连接关系的地址线，数据线和选片控制线）。
8、已知某存贮器中的ROM部分是由2716 EPROM的存贮芯片连成，每片2716的存贮容量为2K×8，若用4片2716连成字节存贮器，试求
①连成ROM存贮器的存贮容量为多少？
②访问ROM多少位地址？
③画出ROM连接图，并注明各片分配的地址范围（图中应反映存贮器与CPU之间的数据线，地址线及选片信号线之间的关系）
9、一台8位微机系统需扩展内存RAM 5KB，其扩充存贮器空间为3000H开始的连续存贮区，该系统的地址总线为A0～A15，数据总线为D0～D7，控制信号为MREQ和WR，
存贮芯片用2114，画出扩充的内存器模块的连接线路图，地址译码器选用74LS138的3－8译码器，需用的门电路可自行选择。
10、已知2114存贮芯片共有8片，若用这些芯片连成存贮单元为8位的存贮器，问最多能连成多大容量的存贮器，并画出该存贮器与CPU之间的连接图（图中应包括地址线，数据线选片信号线）。
说明：2114存贮芯片容量为1K×4
答案
一、填空题
1、存储、数据、程序
2、RD，IO/M
3、CS，WE
4、11
5、消失，1~110MS
6、内部寄存器，高速缓存、内存、外存
7、21234H
8、奇、偶
9、全译码、线选控制
10、0、1、0
二、单项选择题
1、D
2、D
3、B
4、B
5、D
6、D
7、C
8、C、G
9、C 10、D
三、多项选择题
1、A、C、D、F
2、A、B、E、F
3、B、D
4、B、C
四、简答题
1、答：在T1周期开始后一段时间（在T1状态）把地址址信息从地址线A19~A16，AD15~AD0上输出，并且立即发出地址锁存信号ALE，把在A19~A16上出现的高4位地址和在AD15~AD0上出现的低16位地址，在外部锁存收器上锁存。这样，20位地址信息就送至存储器。
CPU也是在T1状态发出区分是存储器瞠是I/O操作的IO/M信号。在T2状态，CPU发出
读命令信号。存储器就可以实现读出。在这些信号发出后，CPU等待一段时间，到它T4状态的前沿采样数据总路线AD15~AD0以获取数据，从而结束此总线周期。
2、答：主要差别在于数据出现在总线上的时间不同和总线上的数据来源不同。对存储器读周期，是在地址线和选通控制线稳定后，被读出的数据才出现在数据总线上，数据来源于存储器，而对存储器写周期，则是往存储器内写入新的的信息，故在所有先通控制信号出现之前，数据线上应有待写的稳定数据，数据来自于CPU等主控制器。
从读/写时序上来看，存储器读周期，T1状态结束后，进入T2状态，数据总线有一个处于高阻状态的过程，存储器写周期，T1状态后地址信号消失，进入T2状态，CPU即送出数据至数据总线上。
3、答：8088CPU的地址总线为20位，其最磊寻址空间为1MB，要将其内存扩大到16MB，已超过8088微处理器的地址线所能提供的最大地址范围，此时，可采用多存储器模块扩充寻址法。其作法如下：
（1）存储器划分为16个1MB地址容量的存储模块。
（2）每一个模块仍由20位地址线控制，而每一个存储模块的选择，则由块选存储逻辑提供的块选控制信号决定。
（3）访问某一单元时，必须经过二次译码，一次送出一个块选控制信号，选取中该存储单元所地的模块，下次译码选中该模块的存储单元，进行读写操
作。
（4）要保证复位启动正常就要设置复位启动地址FFFF0H~FFFFFH在内的各模块公共区域为常选区，并将复位程序置于常选区，保证了复位启动正常。
五、应用题
1、答案：（1）1，8，10，8
2、答案：
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。
行地址译码电路6条选择控制线，列地址译码电路6条选择控制线
（2）行地址寄存器和列地址寄存器各为64位
（3）存贮器原理结构图如下：
3、答案：
4、答:
①对该存贮器完成一次刷新需时间=1/（5*106）*4=0.8ns
②正常读写操作的时间=2ms/64=31.25 ns
5、答:
第一组的基本地址是:0000H-03FFH
第二组的基本地址是:4000H-43FFH
第三组的基本地址是:8000H-83FFH
第四组的基本地址是:0C000H-0C3FFH
每一组都有重叠区,每组重叠区15个
6、答: 该译码电路确定的I/O端口地址范围为3E4H-3E7H
7、答
(1):10位
(2):32片
(3)
8、答
①: 存贮容量为8K×8
②:13位
③
10、答：4K×4
数字电路与逻辑设计习题7第七章半导体存储器(精)
第七章半导体存储器 一、选择题 1．一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K ×8的R AM ，需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3．寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4．若R AM 的地址码有8位，行、列地址译码器的输入端都为4个，则它们的 输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7．随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8．欲将容量为128×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译
码器的输出端数为。 A.1 B.2 C.3 D. 8 9．欲将容量为256×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10．只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11．只读存储器R OM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12．随机存取存储器RAM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13．一个容量为512×1的静态RAM 具有。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 14．用若干R AM 实现位扩展时，其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15．PROM 的与陈列（地址译码器）是。 A. 全译码可编程阵列 B. 全译码不可编程阵列
微机原理第7章习题与答案
习题 一、选择题 1.在程序控制传送方式中，_______可提高系统的工作效率。 A. 无条件传送 B. 查询传送 C. 中断传送 D.以上均可 答案：C 2.在8086的中断中，只有______需要硬件提供中断类型码。 A.外部中断 B.可屏蔽中断 C.不可屏蔽中断 D.内部中断 答案：B 3.在中断响应周期，CPU从数据总线上获取______。 A.中断向量的偏移地址 B.中断向量 C.中断向量的段地址 D.中断类型码 答案：D 4.执行INT n指令或响应中断时，CPU保护现场的次序是______。 A.FLAGS寄存器（FR）先入栈，其次是CS，最后是IP B.CS在先，其次是IP，最后FR入栈 C.FR在先，其后一次是IP，CS D.IP在先，其次是CS，最后FR 答案：A 5.在PC/XT中，NMI中断的中断向量在中断向量表中的位置_______。 A.是由程序指定的 B.是由DOS自动分配的 C.固定在0008H开始的4个字节中 D.固定在中断向量表的表首 答案：C 6.中断调用时，功能调用号码应该_______。 A.写在中断指令中 B.在执行中断指令前赋给AH C. 在执行中断指令前赋给AX D. 在执行中断指令前赋给DL 答案：B 7.若8259A的ICW2设置为28H，从IR3引入的中断请求的中断类型码是_____。 A. 28H B.2BH C.2CH D.2DH 答案：B 8.8259A有3中EOI方式，其目的都是为了_____。 A.发出中断结束命令，使相应的ISR=1 B. 发出中断结束命令，使相应的ISR=0 C. 发出中断结束命令，使相应的IMR=1 D. 发出中断结束命令，使相应的IMR=0答案：B 9.8259A特殊全嵌套方式要解决的主要问题是______。 A.屏蔽所有中断 B.设置最低优先级 C.开发低级中断 D.响应同级中断 答案：D
第7章_微型计算机存储器习题参考答案
计算机存储器 7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？ 答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。 高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。 内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。 辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。 7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？ 答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。 7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？ 答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。 7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。 线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。 全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。 部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。 7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ 答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。 EPROM存储器芯片在没有写入信息时，各个单元的内容是1。 7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。 7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ （1）16×4位（2）32×8位
06第六章半导体存储器(2学时)
第六章半导体存储器2学时基本知识： 1、半导体存储器的基本概念、以及性能技术指标； 2、半导体存储器的功能分类； 3、SRAM存储单元的基本电路结构； 4、RAM的读/写操作； 5、掩膜ROM的基本结构与基本特性； 6、可编程ROM的基本结构与基本特性； 重点知识： 1、正确理解存储容量的概念； 2、正确理解RAM的基本结构组成； 3、熟练掌握RAM存储容量的扩展方法； 4、正确使用常规半导体存储器； 难点知识： 1、半导体存储器的结构组成的理解；
课后练习:P383-7.1.2、7.1.52、RAM存储容量的扩展方法；
序言 随着半导体集成工艺的不断进步，电路的集成度越来越高。目前，大规模集成电路LSI日新月异，LSI电路的一个重要应用领域就是半导体存储器。 半导体存储器就是存储大量二值数据的半导体器件，是数字系统必不可少的组成部分。这种存储包括：存储文字的编码数据、存储声音的编码数据、存储图像的编码数据。 衡量存储器性能的重要计数指标——存储容量（目前动态存储器的容量可达10亿位/片）、存取速度（一些高速存储器的存取时间仅10nS）。
1、存储容量 存储器由若干存储单元组成，每个存储单元存放一位二进制数。由若干二进制数组成的二进制数代码称为一个字，字所包含二进制 数的位数称为字长。 可见，存放一个字长为M的字需要M个存储单元，且M个存储单元为一个信息单元。 所以：存储容量就是字数N（信息单元）与字长M（位数）的乘积（即存储单元的总数）。 如：64M×8=512M （其中64M为字数或信息单元，8为字长或位数，512M为存储单元）
第七章 半导体存储器
第七章 半导体存储器 数字信息在运算或处理过程中，需要使用专门的存储器进行较长时间的存储，正是因为有了存储器，计算机才有了对信息的记忆功能。存储器的种类很多，本章主要讨论半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点，在数字设备中得到广泛应用。目前，微型计算机的内存普遍采用了大容量的半导体存储器。 存储器——用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同，半导体存储器可分为随机存取存储器（RAM —Random Access Memory ）和只读存储器（ROM —Read-Only memory ）。 按照存储机理的不同，RAM 又可分为静态RAM 和动态RAM 。 存储器的容量 存储器的容量=字长（n ）×字数（m ） 7.1随机存取存储器（RAM ） 随机存取存储器简称RAM ，也叫做读/写存储器，既能方便地读出所存数据，又能随时写入新的数据。RAM 的缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。 一． RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 存储矩阵 读/写控制器 地址译码器 地 址码输片选读/写控制输入/输出 入 图7.1—1 RAM 的结构示意框图
2 1. 存储矩阵 RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。 图7.1—5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构，1024个字排列成32×32的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们编上号，32行编号为X 0、X 1、…、X 31，32列编号为Y 0、Y 1、…、Y 31。这样每一个存储单元都有了一个固定的编号（X i 行、Y j 列），称为地址。 1 1 1 1 31 31 131******** 列 译 码 器 行译码器 .. .........位线 位线 位线 位线 位线 位线 . .. . . . . X X X Y Y Y 0 1 31 131 A A A A A A A A A A 地 址 输 入 地址 输入 012 34 5 67 89 D D 数据线 . .. . 图7.1－5 1024×1位RAM 的存储矩阵 2． 址译码器 址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 存储器中的地址译码器常用双译码结构。上例中，行地址译码器用5输入32输出的译码器，地址线（译码器的输入）为A 0、A 1 、…、A 4，输出为X 0、X 1、…、X 31；列地址译码器也用5输入32输出的译码器，地址线（译码器的输入）为A 5、A 6 、…、A 9，输出为Y 0、Y 1、…、Y 31，这样共有10条地址线。例如，输入地址码A 9A 8A 7A 6A 5A 4A 3A 2A 1A 0=0000000001，则行选线X 1＝1、列选线Y 0＝1，选中第X 1行第
数字逻辑技术第七章
第七章半导体存储器习题 一、选择题 1．一个容量为1K×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。 A.2 B.4 C.8 D.32 3．寻址容量为16K×8的RAM需要根地址线。 A.4 B.8 C.14 D.16 E.16K 4．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K×8 C.256×8 D. 256×256 6.采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 7．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D.只写 8．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。 A.1 B.2 C.3 D.8 9．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助 译码器的输入端数为。 A.4 B.2 C.3 D.8 10．只读存储器ROM在运行时具有功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 11．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不可预料 D.保持不变 12．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 13．一个容量为512×1的静态RAM具有。 A.地址线9根，数据线1根 B.地址线1根，数据线9根 C.地址线512根，数据线9根 D.地址线9根，数据线512根 14．用若干RAM实现位扩展时，其方法是将相应地并联在一起。 A.地址线 B.数据线 C.片选信号线 D.读/写线 15．PROM的与陈列（地址译码器）是。 A.全译码可编程阵列 B. 全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列 二、判断题（正确打√，错误的打×） １．实际中，常以字数和位数的乘积表示存储容量。（） ２． RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（） ３．动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（） ４．用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。（）５．所有的半导体存储器在运行时都具有读和写的功能。（）６． ROM和RAM中存入的信息在
微机原理第七章课后答案
第7章内存组成、原理与接口 1．存取周期是指(C)。 A．存储器的读出时间 B．存储器的写入时间 C．存储器进行连续读和写操作所允许的最短时间间隔 D．存储器进行连续写操作所允许的最短时间间隔 2．某计算机的字长是16位，它的存储器容量是64KB，若按字编址，那么它的最大寻址范围是(B)。 A．64K字B．32K字C．64KB D．32KB 3．某一RAM芯片的容量为512×8位，除电源和接地线外，该芯片的其他引脚数最少应为(D)。 A．25 B．23 C．21 D．19 地址线9根，数据线8根，控制线2根。 4．EPROM是指(D)。 A．随机读写存储器B．只读存储器 C．可编程的只读存储器D．可擦除可编程的只读存储器 5．下列RAM芯片各需要多少个地址引脚和数据引脚? (1)4K×8位(2)512K×4位(3)1M×l位(4)2K×8位 答：SRAM：(1)12和8 (2)19和4 (3)20和1 (4)11和8 DRAM：(1)6和16 (2)5和8 (3)10和2 (4)6和16 。 6．下列ROM芯片各需要多少个地址引脚和数据引脚? (1)16×4位(2)32× 8位(3)256×4位(4)512× 8位 答：(1)4和4 (2)5和8 (3)8和4 (4)9和8 11．用下列芯片构成存储系统，各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线，采用全译码方式。 (1)512×4位RAM构成l6KB的存储系统。 (2)1024×1位RAM构成l28KB的存储系统。 (3)2K×4位RAM构成64KB的存储系统。 (4)64K×1位RAM构成256KB的存储系统。 答：(1)需要64片RAM和11位地址作为片外地址译码。 (2)需要l024片RAM和10位地址作为片外地址译码。 (3)需要64片RAM和9位地址作为片外地址译码。 (4)需要32片RAM和4位地址作为片外地址译码。 12．已知某微机控制系统中的RAM容量为4K×8位，首地址为4800H，求其最后一个单元的地址。 答：最后一个单元地址=起始地址+容量一1 4800H+1000H-1=57FFH 、 13．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。 答：容量=最后一个单元地址一起始地址+1 63FFH-3000H+1=3400H=13KB 14．某微机系统中ROM为6KB，最后一个单元的地址为9BFFH，RAM为3KB。已知其地址为连续的，且ROM在前，RAM在后，求该内存系统的首地址和末地址。
微机原理第七章练习题及解
一： 单项选择题 中断号16H的中断向量表地址的首址为（）。 A：58HB：60HC：62HD：64H 从8086RAM地址0002CH开始存放四个字节中断向量对应的中断号是（B ）。 A：0AHB：0BHC：0CHD：0DH8086非屏蔽中断NMI输入（C ）时获得中断请求。 A： L电平B： H电平C： 上升沿触发D： 下降沿触发8086CPU中断优先级顺序为（D ）。 A： NMIxx、INTRxx、软xxB： NMIxx、软xx、INTRxxC： 软xx、INTRxx、NMIxxD： 软中断、NMI中断、INTR中断8086CPU响应可屏蔽中断的条件是 （D ）。 A： IF =
0、TF = 0B： IF = 1、TF = 1 C： IF = 0、与TF无关D： IF = 1、与TF无关 响应NMI请求的必要条件是（C ）。A： IF=1B： IF=0 C： 一条指令结束D： 无INTR请求 CPU响应中断请求的时刻是在（B ）。A： 执行完正在执行的程序以后B： 执行完正在执行的指令以后C： 执行完正在执行的机器周期以后D： 执行完本时钟周期以后
8086CPU响应两个硬中断INTR和NMI时，相同的必要条件是（C ）。A： 允许xxB： 当前I/O操作执行结束 C： 总线空闲D： 当前访问内存操作结束 在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置（C ）。A： 是由程序指定的B： 由DOS自动分配的 C： 定在08H开始的4个字节xxD： 在xx矢量表的表首 IBM PC/XT机开机后，中断向量表将存放在（D ）。 A： ROM地址高端B： ROM 地址低端 C： RAM地址高端D： RAM地址低端
第6章 半导体存储器
6 习题参考答案 6.1 ROM 有哪些种类？各有何特点？ 6.2 指出下列的ROM 存储系统各具有多少个存储单元，应有地址线、数据线、字线和位线各多少根？ 6.3 一个有16384个存储单元的ROM ，它的每个字是8位。试问它应有多少个字？有多少根地址线和数据线？ 6.4 已知 ROM 如图6.21所示，试列表说明ROM 存储的内容。 A 1 A 图6.21 题6.4的图 解： 存储的数据为01、11、00、10 6.5 ROM 点阵图及地址线上的波形图如图6.22所示，试画出数据线D 3～D 0上的波形图。 A 1 A 0 图6.22 题6.5的图
解： 10A A 3210D D D D 0 00 11 01 10 0 1 11 1 1 00 1 0 0 1 0 1 1 A 1A 0 D 0 D 1D 2 D 3 6.6 试用ROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数。画出存储矩阵的 点阵图。 D B D B Y D B D A C D C B B A Y D C A D B A D C B A Y D ABC D C AB D C B A D C B A Y +=+++=++=+++=4321 解： 1234(5,10,13,14)(9,10,11,13) (1,3,4,5,6,7,9,10,11,13,14)(1,3,4,6,9,11,12,14) Y ABCD ABCD ABCD ABCD m Y ABCD ABD ACD m Y AB BCD ACD BD m Y BD BD m =+++=∑=++=∑=+++=∑=+=∑ A B C D Y 4 Y 3 Y 2 Y 1 输出 6.7 试用ROM 设计一个实现8421BCD 码到余3码转换的逻辑电路，要求选择EPROM 的容量，画出简化阵列图。 解：列写真值表，作电路图，选用16×4的EPROM 。
数字电子技术基础第四版课后答案7
第七章半导体存储器 [题] 存储器和寄存器在电路结构和工作原理上有何不同 [解] 参见第节。 [题] 动态存储器和静态存储器在电路结构和读/写操作上有何不同 [解] 参见第7.3.1节和第节。 [题] 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，试计算它的最大存储量是多少 [解] 最大存储量为232×16=210×210×210×26=1K×1K×1K×26=64G [题] 试用4片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）组成4096×4位的RAM。 [解] 见图。 [题] 试用16片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）接成一个8K×8位的RAM。 [解] 见图。
[题] 已知ROM的数据表如表所示，若将地址输入A3A2A1A0作为4个输入逻辑变量，将数据输出D3D2D1D0作为函数输出，试写出输出与输入间的逻辑函数式。 [ 解] D3= 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A+ + + D2=0 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A A A A A+ + + + +0 1 2 3 A A A A D1=0 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A+ + + D0=0 1 2 3 1 2 3 A A A A A A A A+ [题]图是一个16×4位的ROM，A3、、A2、A1、A0为地址输入，D3、D2、D1、D0是数据输出，若将D3、D2、D1、D0视为A3、、A2、A1、A0的逻辑函数，试写出D3、D2、D1、D0的逻辑函数式。 [解]0 1 2 3 1 2 3 1 2 3 1 2 3 3 A A A A A A A A A A A A A A A A D+ + + = 1 2 3 1 2 3 1 2 3 2 A A A A A A A A A A A A D+ + = 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 1 A A A A A A A A A A A A A A A A A A A A D+ + + + = 1 2 3 1 2 3 1 2 3 1 2 3 1 2 3 A A A A A A A A A A A A A A A A A A A A D+ + + + = 1 2 3 1 2 3 A A A A A A A A+ + 地址 输入 数据 输出 地址 输入 数据 输出 A3A2A1 A0 D3D2D1 D0 A3A2A1 A0 D3D2D1 D0 0000 0001 0010 0011 0100 0101 0110 0111 0001 0010 0010 0100 0010 0100 0100 1000 1000 1001 1010 1011 1100 1101 1110 1111 0010 0100 0100 1000 0100 1000 1000 0001
微机原理第七章题库资料
微机原理第七章题库
第七章 注意的问题：本章中控制信号后面的#表示此信号低电平有效。 一、选择 1、 8086/8088CPU对I/O端口使用（）编址方法。 A、独立 B、统一 C、直接 D、间接 2、 8086/8088CPU使用（）根地址线对I/O编址。 A、 8 B、 10 C、16 D、20 3、 8086/8088CPU对I/O端口的最大寻址空间为（）。 A、 8KB B、 16KB C、64KB D、1MB 4、 8086有一个独立的I/O空间，该空间的最大范围是（） A、 8KB B、 16KB C、64KB D、1MB 5、 8086CPU采用I/O独立编址方式，可使用（）线的地址信息寻址I/O 端口。 A、 AD7-AD0 B、 AD15-AD0 C、 AD19-AD0 D、 AD23-AD0 6、某8088CPU构成的系统中，用10根地址线对I/O端口寻址，因而I/O端口的地址空间为（） A、 1KB B、 10KB C、16KB D、64KB 7、某8088CPU构成的系统中，占用地址空间0-1FFH，因而至少需用（）根地址线对I/O端口寻址。 A、 8 B、 9 C、 10 D、 11
8、若某8086CPU构成的系统中，具有1024个8位端口，则至少需用（）根地址线对I/O端口寻址。 A、 4 B、 8 C、 10 D、 16 9、 8086/8088CPU读写一次存储器或I/O端口操作所需要的时间称为一个（） A、总线周期 B、指令周期 C、时钟周期 D、基本指令执行周期 10、 8086/8088CPU的基本I/O总线周期为（）个时钟周期 A、 6 B、 5 C、 4 D、 3 11、在8088CPU构成的系统中，组合16位的I/O端口时，最好将其起始地址选为 （）地址 A、奇 B、偶 C、页 D、段 12、在8088CPU构成的系统中，组合16位的I/O端口时，最好将其起始地址选为 偶地址是为了（） A、减少执行指令的总线周期 B、减少执行指令的字节数 C、节省占用的内存空间 D、对内存单元快速寻址 13、 8086/8088CPU按I/O指令寻址方式得到的地址是( ) A、物理地址 B、有效地址 C、段内偏移量 D、 I/O端口地址 14、 8088 CPU对地址为240H的I/O端口读操作指令为（） A、 MOV AL,240H B、 MOV AL,[240H] C、 IN AL，240H D、 MOV DX，240H IN AL，DX
微机原理第七章题库
第七章 注意的问题：本章中控制信号后面的#表示此信号低电平有效 一、选择 1、8086/8088CPU对I/O端口使用（）编址方法。 A、独立 B、统一C直接D间接 2、8086/8088CPU使用（）根地址线对I/O 编址。 A 8B、10C 16D 20 3、8086/8088CPU对I/O 端口的最大寻址空间为（）。 A 8KB B 16KB C 64KB D 1MB 4、8086有一个独立的I/O空间，该空间的最大范围是（） A 8KB B 16KB C 64KB D 1MB 5、8086CPU采用I/O独立编址方式，可使用（）线的地址信息寻址I/O端口。 A AD7-AD0 B AD15-AD0 C AD19-AD0 D AD23-AD0 6、某8088CPU勾成的系统中，用10根地址线对I/O端口寻址，因而I/O端口的地址空间为（） A 1KB B 10KB C 16KB D 64KB 7、某8088CPU勾成的系统中，占用地址空间O-1FFH,因而至少需用（）根地址线对 I/O端口寻址。 A 8B、9C 10D 11 8、若某8086CPU勾成的系统中，具有1024个8位端口，则至少需用（）根地址线对I/O端口寻址。 A 4B、8C 10D 16 9、8086/8088CPU读写一次存储器或I/O端口操作所需要的时间称为一个（） A总线周期B、指令周期C时钟周期D基本指令执行周期 10、8086/8088CPU的基本I/O总线周期为（）个时钟周期
A 6B、5C 4D 3 11、在8088CPU勾成的系统中，组合16位的I/O端口时，最好将其起始地址选为（） 地址 A奇B、偶C页D段 12、在8088CPU构成的系统中，组合16位的I/O端口时，最好将其起始地址选为偶地 址是为了（） A减少执行指令的总线周期B、减少执行指令的字节数 C节省占用的内存空间D对内存单元快速寻址 13、8086/8088CPU按I/O指令寻址方式得到的地址是（） A、物理地址 B、有效地址C段内偏移量D I/O端口地址 14、8088CPU寸地址为240H的I/O 端口读操作指令为（） A MOVAL,240HBMOVAL,[240H] C INAL，240H D MOVD，240HINAL DX 15、8086/8088CPU的输出指令OUTDest Src中目的操作数Dest只能是（） A 8位或16位端口地址B、8位端口地址或DX寄存器 C 16位寄存器D任意 16、8086/8088CPU的输入指令INDest，Src中目的操作数Dest只能是（） A 8位或16位端口地址B、8位端口地址或DX寄存器 C 16位寄存器D任意 17、8086CPU勺输入指令是将输入设备的一个端口中的数据传送到（）寄存器。 A CX B DX C AL或AX D DX 18、8086CPU勺输出指令，是将（）寄存器的内容输出到外设的一个端口。 A CX B DX C AL或AX D DX 19、I/O端口间接寻址方式是将被寻址的端口地址放到在（）寄存器中。 A AX B BX C CX D DX 20、当采用DX间接寻址访问I/O空间的任何一个端口时，必须修改DX寄存器的内容，应使用（）指令。 A MOVD端口地址号B、INDX 端口地址号
第七章 半导体存储器习题
第七章半导体存储器习题 [本次习题要求6月4日交] 7.1填空题： 1.半导体存储器从读、写的功能上可分为ROM和（）两大类。 2.工作中既可以读出信息，又可写入信息的存储器称为（）。 3.根据存储单元电路结构和工作原理的不同，将RAM分为静态RAM和（）RAM 两类。 4.一个ROM共有10根字线（地址线），8根位线（数据线），则其存储容量为（）。 A.10×28； B.102×8； C.10×82； D.210×8。 5.容量为8K×8位的RAM芯片，其地址线和数据线各为（）。 A.8和8根； B.10和8根； C.13和8根； D.8和13根。 6.要扩展成32K×16位的ROM，需要（）片32K×8位的ROM。 7.为了构成4096×8位的RAM，需要（）片1024×2位的RAM。 8.关于半导体存储器的描述，下列哪种说法是错误的是（）。 A.RAM读写方便，但一旦掉电，所存储的内容就会全部丢失。 B.ROM掉电以后数据不会丢失。 C.RAM可分为静态RAM和动态RAM。 D.动态RAM不必定时刷新。 9.二极管ROM的电路结构如图所示，当地址为A 1A =10时，该字单元的内容d 3 d 2 d 1 d 为（）。
10.ROM阵列逻辑图如图所示，当地址为A 1A =10时，该字单元的内容D 3 D 2 D 1 D 为 （）。 A.1l10； B.0111； C.1010； D.0100。 7.2试用2片1024×4位的RAM（2114）接成1024×8位的存储器。 7.3试用2片1024×4位的RAM（2114）接成2048×4位的存储器。 7.4用4×6位的ROM设计一个六段显示译码器。六段显示器如图所示（图中e 是水平线，f是垂直线）。它可以显示东南西北四个方向之一，实心线表示亮，虚心线表示不亮。 显示东南西北四个方向之一由ROM的两位地址输入码A 1和A 控制，控制要 求如下表所示。即六段显示译码器的输入为A 1和A ，并使输出a～f中适当的段 亮。设输出逻辑1表示亮，逻辑0表示不亮。 要求列出ROM 7.5试用8×2位容量的ROM设计一个能实现两个一位二进制数全加的逻辑电路。 输入为被加数A i 、加数B i 及来自低位的进位C i-1 ；输出为和S i 及向高位的进位C i 。 要求：(1)列出真值表；(2)直接在下图中画出用ROM点阵图实现全加的电路。
第7章 微型计算机存储器习题参考答案
第七章习题及答案 7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？ 答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。 高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。 内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。 辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。 7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？ 答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。 7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？ 答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。 7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。 线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。 全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。 部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。 7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ 答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。 EPROM存储器芯片在没有写入信息时，各个单元的内容是1。 7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。 7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ （1）16×4位（2）32×8位
第7章 半导体存储器与可编程逻辑器件习题解答
思考题与习题 7.1 选择题 7.14 选择题 1）存储容量为8K×8位的ROM 存储器，其地址线为 条。 C A 、8 B 、12 C 、13 D 、14 2）只能按地址读出信息，而不能写入信息的存储器为 。 b A 、 RAM B 、ROM C 、 PROM D 、EPROM 3）一片ROM 有n 根地址输入，m 根位线输出，则ROM 的容量为 。a A 、m n ?2 B 、n m ? C 、m n 22? D 、n m ?2 4)一个6位地址码、8位输出的ROM ，其存储矩阵的容量为 。 A 、46 B 、64 C 、512 D 、256 5）为构成4096×8的RAM ，需要 片2024×2的RAM ，并需要有 位地址译码以完成寻址操作。 A 、8 ，15 B 、16，11 C 、10，12 D 、8，12 6）PAL 是一种的 可编程逻辑器件。 A 、与阵列可编程，或阵列固定 B 、与阵列列固，或阵可编程定 C 、与阵列、或阵列固定 D 、与阵列、或阵列可编程 7.2 试写出如图7-27所示阵列图的逻辑函数表达式和真值表，并说明其功能。 1 F 2 F 3 图6-1 例6-1逻辑图 图7-27 题7.2图 解：根据与阵列的输出为AB 的最小项和阵列图中有实心点“·”为1，无“·”为0， 可以写出： AB W F ==30 B A AB B A B A W W W F +=++=++=3211 B A B A B A F ⊕=+=2 AB B A B A B A B A W W W F =+=++=++=2103 从上述逻辑表达式可以看出，图7-1所示阵列图实现了输入变量A 、B 的四种逻辑运算：与、或、异或和与非。列出真值表如表7-1所示。 7.3 若存储器芯片的容量为128K× 8位，求： 表7-1 例7-1真值表
微机原理第七章练习题及解
微机原理第七章练习题及解 一：单项选择题 中断号16H的中断向量表地址的首址为（）。 A：58HB：60HC：62HD：64H 从8086RAM地址0002CH开始存放四个字节中断向量对应的中断号是（B）。 A：0AHB：0BHC：0CHD：0DH 8086非屏蔽中断NMI输入（C）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发8086CPU中断优先级顺序为（D）。 A：NMI中断、INTR中断、软中断B：NMI中断、软中断、INTR中断C：软中断、INTR中断、NMI中断D：软中断、NMI中断、INTR中断8086CPU响应可屏蔽中断的条件是（D）。 A：IF = 0、TF = 0B：IF = 1、TF = 1 C：IF = 0、与TF无关D：IF = 1、与TF无关 响应NMI请求的必要条件是（C）。 A：IF=1B：IF=0 C：一条指令结束D：无INTR请求 CPU响应中断请求的时刻是在（B）。 A：执行完正在执行的程序以后B：执行完正在执行的指令以后C：执行完正在执行的机器周期以后D：执行完本时钟周期以后
8086CPU响应两个硬中断INTR和NMI时，相同的必要条件是（C）。 A：允许中断B：当前I/O操作执行结束 C：总线空闲D：当前访问内存操作结束 在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置（C）。 A：是由程序指定的B：由DOS自动分配的 C：定在08H开始的4个字节中D：在中断矢量表的表首 IBM PC/XT机开机后，中断向量表将存放在（D）。 A：ROM地址高端B：ROM地址低端 C：RAM地址高端D：RAM地址低端 8086可屏蔽中断INTR输入（B）时获得中断请求。 A：L电平B：H电平C：上升沿触发D：下降沿触发IBM PC/XT机可提供的中断类型号有（D）。 A：1个B：8个C：32个D：256个 8086CPU响应硬中断NMI和INTR时，相同的条件是（B）。 A：允许中断B：当前指令执行结束 C：CPU工作在最大组态下D：中断允许标志IF=1 8086的中断向量表（B）。 A：用于存放中断类型号B：用于存放中断服务程序入口地址C：是中断服务程序的入口D：是中断服务程序的返回地址INT n指令中断是（C）。 A：由外部设备请求产生B：由系统断电引起的
微机原理习题集第七章存贮器
第七章内存储器 一、填空题 1、内存储器是计算机系统中的装置，用来存放和。 2、CPU对RAM存贮器进行读/写操作时，应送出的方向控制命令有和命令。 3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为，用于读/写控制引脚为。 4、Intel 4116 RAM芯片容量为2K 8，访问该芯片须用根地址线。 5、存贮芯片存贮的信息会，必须定时刷新，刷新的时间间隔为。 6、存贮器分为、、、。 7、逻辑地址为2000H：1234H的存储单元的物理地址是。 8、8086CPU写入一个规则字，数据线的高8位写入存储体，低8位写入存储体。 9 、将存储器与系统相连的译码片选方式有法和法。 10、对6116进行读操作，6116引脚= ，= ，= 。 二、单项选择题 1、随机存贮器即RAM是指（） A.存贮单元中所存信息是随机的。 B.存贮单元中的地址是随机的。 C.用户的程序和数据可随机的放在内存的任何地方。 D.存贮器中存取操作与时间存贮单元物理位置顺序无关。 2、CPU对主存进行操作，下面哪种说法是不能实现的（） A.按地址并能读/写一个字节代码 B.按地址串行1位1位进行读/写操作 C.按地址并行读/写一个字长代码 D.按地址进行并行读出而不能实现并行写入 3、动态存贮器刷新，下面哪种说法正确（） A.刷新可在CPU执行程序过程中进行 B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出 C.在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。 D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。 4、用4K×8的存贮芯片，构成64K×8的存贮器，需使用多少4K×8的存贮芯片，正确答案为（） A.128片 B.16片 C.8片 D.32片 5、在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（）
微机原理与接口技术 第七章 课后答案
第七章作业参考答案 1. 8086/8088共有多少矢量号？每一个矢量号占用矢量表的几个字节空间？它们的内容含义是什么？中断矢量表定位于内存储器的何处？若中断矢量号N=19H，计算该中断程序的矢量在矢量表中的地址。 答：8086/8088共有256个矢量号。每一个矢量号占用矢量表的4个字节空间，前2个字节内容表示中断服务子程序入口地址的偏移地址；后2个字节内容表示中断服务子程序入口地址的段地址。中断矢量表定位于内存储器的00000H~003FFH。当N=19H时，在矢量表中的地址为：0000：0064H. 2.若中断矢量表地址00060H存放4200H，00062H中存放1080H，则对应的中断类型号是多少？中断服务程序的入口地址（逻辑地址）是多少？ 答：对应的中断类型号是18H。中断服务程序的入口地址（逻辑地址）是1080：4200H. 3．什么是中断？PC机中有哪些类型中断？应用程序在修改中断矢量时，为什么要关中断？答：中断是指当CPU正常运行程序时，由于CPU内部事件或外设请求，引起CPU暂时中断当前正在运行的程序，转去执行请求中断的外设（或内部事件）的中断服务子程序，执行完中断服务子程序后，再返回原断点处继续执行被暂时中断的程序。 PC机的中断类型：外部中断与内部中断。 在应用程序修改中断矢量时，防止其它中断发生，因此需要关中断。 4．8259A的ICW2设置了中断类型码的哪几位？说明对8259A分别设置ICW2为30H、34H、38H有什么区别？ 答：8259A的ICW2设置了中断类型码的高5位，低3位自动插入。 当8259A对ICW2设置为30H时，说明中断类型码为30H~37H； 当8259A对ICW2设置为34H时，中断类型码仍为30H~37H； 当8259A对ICW2设置为38H时，说明中断类型码为38H~3FH； 5.在由8086构成的最小方式系统中，有一片8259A构成中断控制系统。设在片内A0=0时的端口地址用P8259A表示，在片内A0=1时的端口地址用P8259B表示。若执行程序段：MOV DX, P8259A ；初始化 MOV AL, 00011011B OUT DX, AL MOV DX, P8259B MOV AL, 10001000B OUT DX, AL MOV AL, 00001101B OUT DX, AL MOV AL, 11000010B ；OCW1 OUT DX, AL 试问：中断结束的方式是什么？中断级IR6的中断类型号是什么？IR1和IR2上有效的中断请求信号在IF=1时能否引起CPU的中断？ 答：中断结束的方式是一般EOI方式； 中断级IR6的中断类型号是8EH；IR1不能引起中断而IR2可以引起中断。 6．8259A的初始化命令字和操作命令字有什么区别？它们分别对应于编程结构中哪些内部寄存器？ 答：8259A的初始化命令字只在对芯片进行初始化时使用；而操作命令字在芯片工作过程中使用。 初始化命令字有：ICW1、ICW2、ICW3和ICW4； 操作命令字有：OCW1、OCW2和OCW3。 7．一片8259A可以管理几级中断源？若系统有22级中断源，该采用什么措施？请具体画出8259A的接线原理图。