钟控神经MOS管的改进及其在多值电路中的应用

2006 年 6 月 JOURNAL OF CIRCUITS AND SYSTEMS June, 2006 文章编号：1007-0249 (2006) 03-0026-04

钟控神经MOS管的改进及其在多值电路中的应用*

汪鹏君1,2，郁军军1，戴静1，黄道2

（1. 宁波大学电路与系统研究所，浙江宁波 315211；2. 华东理工大学信息科学与工程学院，上海 200237）

摘要：首先对钟控神经MOS管进行研究，提出了相应的改进方法。然后采用此改进的钟控神经MOS管设计了一种新型多值触发器。与传统的触发器相比较，此多值触发器具有结构简单、速度快、功耗低等特点；而且无需改变电路结构就可实现不同基的多值触发器。PSPICE模拟证明了所设计的电路具有正确的逻辑功能。

关键词：钟控神经MOS管；多值电路；电路设计

中图分类号：TN79 文献标识码：A

1 引言

随着半导体工艺的不断发展，集成电路的集成度越来越高，VLSI的布线面积和线的延迟等已给集成电路设计带来了日益严峻的问题。因此在电路设计时除了考虑降低电路的功耗外，还必须考虑提高信息密度，以减小电路的面积、提高电路的可靠性。多值逻辑电路由于单线能携带多值信号，有效地提高了数字电路的信息密度。但以往多值逻辑电路都是由二值元器件组成，由于二值元器件只是一个二值开关，因此多值逻辑电路随着基的增大其电路将变得越来越复杂，阻碍了多值逻辑发展的进程。而新近出现的钟控神经MOS管不仅具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性，而且具有对浮栅进行初始化及将数据保存在浮栅等功能，所以可利用其取代多值逻辑中复杂的阈值操作，从而实现真正意义上的多值逻辑电路。鉴此，本文首先对钟控神经MOS管进行研究，并对其进行相应的改进；然后，在此基础上，提出电路结构统一的多值动态D触发器的设计方案。此方案无需改变电路的结构，只要改变电路的电压参数就可实现不同基的多值D触发器的逻辑功能；最后经PSPICE 模拟验证所设计的电路具有正确的逻辑功能。

2 钟控神经MOS管及其改进

由于普通MOS管是一个单一输入控制/单阈值的二值开关，所以单一MOS管无法实现智能化；而钟控神经MOS管是一种带有多输入栅和钟控信号的新型晶体管元件[1~5]，它能在钟控信号控制下非常方便地对浮栅进行初始化，并且可以对多输入栅电压进行加权求和，类似于生物神经元的功能，因此被称为“钟控神经MOS管”。由于这种新器件的加工工艺完全与标准的双层多晶硅CMOS工艺兼容，而且具有多输入栅Array加权信号控制和阈

值可调变等特性，

整个多晶硅浮栅由

热氧化层覆盖使得

浮栅具有良好的电

荷保存特性，因此

越来越受到学术界和工业界的重视。

文献[1]给出了图1(a)所示的n输入栅钟控神经PMOS管。设V TN、V TP分别为普通NMOS、PMOS

* 收稿日期：2005-05-16 修订日期：2005-08-07

基金项目：国家自然科学基金（60273093）；浙江省自然科学基金（Y104135）；浙江省留学回国人员启动基金；宁波大学科研基金项目

（200589）

管的阈值，分析图1(a)发现：当TN V ΦV I V -)()(<时，源极沟道导通，若此时漏极沟道夹断，那NMOS 管T 1处于饱和导通，这时浮栅放电直至V (I )；若漏极沟道也导通，那T 1处于非饱和导通，这时可以 把初始化信号I 传过去；当TN V ΦV I V -)()(≥时，源极沟道夹断，若此时栅漏电压TN GD V V ≥，漏极仍有沟道，T 1饱和导通，对浮栅进行充电，当充电到()TN V ΦV -)(时，漏极沟道就夹断，T 1截止。因此，T 1能传输的最高电平是()TN V ΦV -)([6]，阻挡了部分高电平信号的传输。文献[1]似乎是通过提高钟控信号Φ的幅值，使其适当的高于初始化信号I 的方法，来确保TN V I V ΦV ≥)(-)(始终成立，即不管初始化信号取什么值，T 1一直导通，但是这样就会使得时钟高电平和初始化信号的最高电平不一致，而且单沟道MOS 开关在传输过程中瞬态特性也不理想。因此本文采用CMOS 传输门T 替代NMOS 管T 1的方法对其改进，如图1(b)所示，其中时钟信号Φ幅值取多值信号I 的最高逻辑电平。由于CMOS 传输门T 在TN V I V ΦV >)(-)(，TP V I V ΦV )(-)(，TP V I V ΦV >?)()(时，双管导通；当TN V I V ΦV <)(-)(，TP V I V ΦV >?)()(时，NMOS 管截止，而PMOS 管导通，从而保证了初始化信号完好无损的传输。

该电路的工作过程可分为两个阶段，即预充电阶段与评估阶段[1]。在预充电阶段，当钟控信号Φ正脉冲到来时，传输门T 导通，对浮栅进行初始化，预置一初始电压V (I )，即浮栅电压)( I V V FGp =，

此时各输入栅i V 的电压为i set V （i =1~n ，i set V 为定值）。在评估阶段，传输门T 关闭，此时各输入栅V i 的

电压为ti V （i =1~n ）

，各输入栅的电压采用加权求和的方式叠加到浮栅上，与浮栅预置电压V (I )一起共同决定浮栅的现行电压。根据图1(c)所示的钟控神经PMOS 管的等效电容模型（其中F Φ2为表面电势）及在评估阶段浮栅上存在的净电荷量等于预充电阶段对浮栅所充的电荷量，则得到浮栅电压： ∑=+=n i T i

set

ti i FGp C V V C I V V 1)/-()( ， 其中∑=++++=n

i OX FB FS FD i T C C C C C C 1 （1） 其中C i 为各输入端的耦合电容；C T 为系统总电容；C FD 为浮栅和漏区之间覆盖电容；C FS 为浮栅源区之间覆盖电容；C FB 为浮栅和衬底之间沿着沟道边缘的覆盖电容；C OX 为浮栅氧化层电容。

同理可对n 输入栅钟控神经NMOS 管进行分析和改进，改进后的电路结构如图1(d)所示。

3 钟控神经MOS 管在多值触发器设计中的应用

触发器是数字集成电路中的一个关键电路，现以下降沿触发的多值动态D 触发器为例进行设计。不同基的多值逻辑D 触发器的特征方程均可表示为：D Q =+（时钟下降沿时），但采用普通MOS 管却很难得到一个结构统一的电路，图2(a)仅给出了基于传输门的N 值动态D 触发器的示意图，随着基N 的增大，阈值电路单元不断增多，文字合成电路将变得更加复杂，因此必须重新设计电路结构。理想的设计方案是改进复杂的阈值操作电路，而钟控神经MOS 管不仅具有对浮栅进行初始化及浮栅的数据保存等功能，而且具有多输入栅加权信号控制及浮栅上的电容耦合效应等特性，所以可用钟控神经MOS 管取代图2(a)中的阈值电路和文字合成电路。如果将单输入端的钟控神经NMOS 、PMOS 管组成源极跟

随器的方式

进行工作，

则当图2(a)

中传输门

T 1打开、T 2

关闭时，使

其对应于钟

控神经MOS 管的预充电阶段，即对浮栅进行初始化，并使得钟控神经MOS 管截止，实现数据的有效保持；当T 1关闭、T 2打开时，使其对应于钟控神经MOS 管的评估阶段，利用其浮栅上的电容耦合特性使得

浮栅上的数据无损失地读出，从而实现数据的置入。因此，可把钟控神经MOS 管的初始化信号I 端作为输入端使用，使其接至多值输入信号D ，把钟控神经MOS 管的多输入栅V i 作为控制端。由于钟控神经NMOS 、PMOS 管的初始化电压相同（均为D 端的电压），而且传输门的钟控信号也一样（均为Φ），故钟控神经NMOS 、PMOS 管可共用一个传输门，将另一个省去，从而得到图2(b)所示的采用钟控神经MOS 管的多值动态D 触发器。其中时钟信号Φ为二值，高电平为V DD ，低电平为0。钟控神经NMOS 、PMOS 管相对于浮栅的阈值（tn V 、tp V ）分别为V DD 和-V DD 。为了确保传输门T 打开时D 能完整地传输，取时钟信号Φ的高电平DD V 与D 的最高值电平相等。为便于分析，设钟控神经NMOS 、PMOS 管输入端耦合电容大于其它诸多电容，因此其系统总电容C Tn 、C Tp 分别近似等于输入端耦合电容C in 、C ip ，下标n 、p 分别表示NMOS 、PMOS 管的量，下文同。

分析图2(b)可发现：当时钟信号Φ为高电平时，Φ为低电平，传输门T 打开，D 被传过去，则钟控神经NMOS 、PMOS 管相应的的浮栅电压均为V (D )，浮栅源电压和浮栅漏电压分别为：

DD tn FGn GSn V V D V ΦV V V =≤==0-)((- ， DD tn FGn GDn V V Q V D V Q -V V V =≤==)(-)()(；

DD tp DD FGp GSP V V V D V Φ-V V V ?=≥==-)( )(， DD tp FGp GDP V V Q V D V Q -V V V ?=≥==)(-)( )(，

因此时钟控神经NMOS 、PMOS 管均完全截止，输出端被隔离，电路处于数据保持阶段。这一过程对于钟控神经MOS 管而言是预充电阶段。

当时钟信号Φ从V DD 下降到0时，Φ由0上升到V DD ，传输门T 关闭，钟控神经NMOS 、PMOS 管的浮栅记下了Φ下降沿时D 的瞬时值D ▼。同时由于时钟信号Φ的跳变，通过电容耦合效应使得钟控神经NMOS 、PMOS 管的浮栅电压立即发生相应的变化，由式（1）可得到钟控神经NMOS 、PMOS 管的浮栅电压分别为：V FGn =V (D ▼)+C 1n [V (Φ)-0]/C 1n =V (D ▼)+(V DD -0)=V (D ▼)+V DD ；V FGp =V (D ▼) +C 1p [V (Φ)-V DD ]/C 1P =V (D ▼)+(0-V DD )=V (D ▼)-V DD 。

因此钟控神经NMOS 、PMOS 管的源极端沟道均被夹断，而漏极端沟道导通与否均取决于D ▼与Q 之间的电压值。当V (D ▼)≥V (Q )时，V GDn =V FGn -V (Q )=V (D ▼)+V DD -V (Q )≥V (Q )+V DD -V (Q )=V DD =V tn ；V GDP =V FGp -V (Q )=V (D ▼)-V DD -V (Q )≥V (Q )-V DD -V (Q )= -V DD =V tp ，则钟控神经PMOS 管的漏极端沟道被夹断，从而完全截止；同时钟控神经NMOS 管的漏极端仍有沟道，处于饱和导通，开始对输出端的负载电容进行充电，当V (Q )上升到V FGn -V tn =V (D ▼)+V DD -V DD =V (D ▼)时，漏极端沟道也被夹断，使NMOS 管也完全截止。同理当V (D ▼)≤V (Q )时，V GDn =V (D ▼)+V DD -V (Q )≤V (Q )+V DD -V (Q )=V DD =V tn ；V GDP =V (D ▼)-V DD -V (Q )≤V (Q )-V DD -V (Q )=-V DD =V tp ，则钟控神经NMOS 管的漏极端沟道被夹断，从而完全截止；同

样钟控神经PMOS 管在漏极端仍有沟道，处于饱和导通，输出端的负载电容通过它放电，直至V GDP =V tp =-V DD ，使输出为V (D ▼)，漏极端沟道也被夹断，钟控神经PMOS 管才完全截止。这一过程对

钟控神经MOS 而言是评估阶段。

由此可见，当时钟信号Φ为高电平时，传输门导通，钟控神经NMOS 、PMOS 管均截止，输出端被隔离，电路处于保持数据阶段。当时钟信号Φ从V DD 下降到0时，传输门截止，浮栅置入了时钟下降沿时D 的瞬时

值，同时由于钟

控神经NMOS 、

PMOS 管组成的

源极跟随器及电

容耦合效应，使

得浮栅上的数值

可完全读出到输出端，电路处于存入数据阶段。从而实现多值D 触发器存数和边沿触发置数的基本逻辑功能。

4 计算机模拟和结论

在PSPICE9.0环境下，采用0.25μm CMOS工艺，对采用钟控神经MOS管的多值触发器进行模拟。图3(a)、(b)分别给出了基为四和五的多值D触发器（下降沿触发）的模拟波形。在模拟过程中，对不同基的多值逻辑都使用同一电路结构，即图2(b)，所不同的仅仅是供电电压和钟控神经NMOS、PMOS 管相对于浮栅的阈值电压。可以发现输出波形较理想，其逻辑功能的正确性得到验证。

本文通过对钟控神经MOS管的改进，提高了电路的可靠性；而采用它设计的电路无需改变其结构，只要改变相应的电压参数就可实现不同基的多值触发器，达到多值触发器的智能化，增强多值电路的通用性，降低电路的设计成本；同时还可发现，此多值触发器结构简单，尤其是随着基的增大，触发器的功耗将急剧下降。研究表明，钟控神经MOS管还可进一步应用于其它种类多值逻辑电路，从而有力推动多值逻辑电路的实用化进程。

参考文献：

[1] 曹亚明, 汤玉生. 钟控神经MOS管的建模及其电路仿真 [J]. 固体电子学研究与进展, 2003, 23(1): 89-95.

[2] 管慧，汤玉生. 采用神经MOS管的低压四象限模拟乘法器的设计 [J]. 固体电子学研究与进展, 2000，20(2): 144-151.

[3] 程玥, 许军. 神经元管的研究进展 [J]. 微电子学, 2004, 34(3):231-234.

[4] Au R, Yamashita T, Shibata T, et al. Neuron MOS Multi-valued memory technology for intelligent data processing [A]. The 41st IEEE

International Solid-State Circuits Conference [C]. San Francisco: IEEE, 1994. 270-271.

[5] 朱晓雷, 沈继忠. 多阈值神经元及其在多值逻辑中的应用 [J]. 浙江大学学报(工学版), 2004, 38(5): 571-576.

[6] 陈贵灿, 邵志标, 程军, 林长贵. CMOS集成电路设计 [M]. 西安: 西安交通大学出版社, 1999. 109-131.

作者简介：汪鹏君（1966-），男，副教授，硕士生导师，中国电子学会高级会员，华东理工大学博士研究生，目前主要从事多值逻辑电路和低功耗集成电路理论及设计方面的研究工作；郁军军（1981-），男，宁波大学硕士研究生，主要从事多值逻辑电路和低功耗集成电路理论及设计方面的研究工作；戴静（1972-），女，实验师，主要从事电子技术方面的研究工作；黄道（1947-），男，教授，博士生导师，主要从事计算机集成制造系统等方面的研究工作。

Improvement of clock-controlled neuron MOS transistor and its application

in multi-valued circuits

WANG Peng-jun1,2, YU Jun-jun1, DAI Jing1, HUANG Dao2

(1. Institute of Circuits and Systems, Ningbo University, Ningbo 315211, China;

2. College of Information Science and Engineering, East China University of Science and Technology, Shanghai 200237, China )

Abstract: The clock-controlled neuron MOS transistor is investigated firstly, and its improved technique is proposed in this paper。Then a novel multi-valued flip-flop is designed based on the improved clock-controlled neuron MOS transistor. Compared with the conventional multi-valued flip-flops, this novel multi-valued flip-flop has the characteristic of simple structure, fast speed and low power consumption etc. Moreover, it is not necessary to change the circuit structure in order to realize multi-valued flip-flops of different radixes. The simulations with PSPICE prove that the designed circuit has correct logic function.

Key words: clock-controlled neuron MOS transistor; multi-valued circuits; circuit design

MOS管及MOS管的驱动电路设计

MOS管及MOS管的驱动电路设计 MOS管及MOS管的驱动电路设计 摘要:本文将对MOSFET的种类,结构,特性及应用电路作一简单介绍,并控讨了一下MOSFET驱动电路设计问题在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 1、MOS管种类和结构 MOSFET管是FET的一种(另一种是JFET)，可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。右图是这两种MOS管的符号。 至于为什么不使用耗尽型的MOS管，不建议刨根问底。 对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载(如马达)，这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。下图是MOS管的构造图，通常的原理图中都画成右图所示的样子。(栅极保护用二极管有时不画) MOS管的三个管脚之间有寄生电容存在，如右图所示。这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，在MOS管的驱动电路设计时再详细介绍。

2、MOS管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况(低端驱动)，只要栅极电压达到4V 或10V就可以了。 PMOS的特性，Vgs小于一定的值就会导通，使用与源极接VCC时的情况(高端驱动)。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 右图是瑞萨2SK3418的Vgs电压和Vds电压的关系图。可以看出小电流时，Vgs达到4V，DS间压降已经很小，可以认为导通。 3、MOS开关管损失 不管是NMOS还是PMOS，导通后都有导通电阻存在，因而在DS间流过电流的同时，两端还会有电压(如 2SK3418特性图所示)，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。 MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。

分享一个比较经典的MOS管驱动电路

问题提出： 现在的MOS驱动，有几个特别的需求， 1，低压应用 当使用5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be有0.7V 左右的压降，导致实际最终加在gate上的电压只有4.3V。这时候，我们选用标称gate电压4.5V的MOS管就存在一定的风险。 同样的问题也发生在使用3V或者其他低压电源的场合。 2，宽电压应用 输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。 为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限制gate 电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。 同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MOS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。 3，双电压应用 在一些控制电路中，逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。 这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS 管，同时高压侧的MOS管也同样会面对1和2中提到的问题。 在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS驱动IC，似乎也没有包含gate电压限制的结构。 于是我设计了一个相对通用的电路来满足这三种需求。 电路图如下：

图1 用于NMOS的驱动电路 图2 用于PMOS的驱动电路 这里我只针对NMOS驱动电路做一个简单分析： Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超

MOS管特性(经典)

MOS管开关 在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 下面是我对MOSFET及MOSFET驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括MOS管的介绍，特性，驱动以及应用电路。 1，MOS管种类和结构 MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。 至于为什么不使用耗尽型的MOS管，不建议刨根问底。 对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。

MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。 在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。 2，MOS管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。 PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC 时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 3，MOS开关管损失

分享一个比较经典的MOS管驱动电路

问题提出：现在的MOS驱动，有几个特别的需求， 1，低压应用 当使用5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be有左右的压降，导致实际最终加在gate 上的电压只有。这时候，我们选用标称gate 电压的MOS管就存在一定的风险。 同样的问题也发生在使用3V或者其他低压电源的场合。 2，宽电压应用 输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致PWM fe 路提供给MOS管的驱动电压是不稳定的。 为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。同时，如果简单的用电阻分压的原理降低gate 电压，就会出现输入电压比较高的时候，MOS I工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。 3，双电压应用

在一些控制电路中，逻辑部分使用典型的5V 或者数字电压，而功率部分使用12V 甚至更高的电压。两个电压采用共地方式连接。 这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS 管，同时高压侧的MOS t也同样会面对1和2中提到的问题。 在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS区动IC,似 乎也没有包含gate 电压限制的结构。于是我设计了一个相对通用的电路来满足这三种需求。 电路图如下： ? 图1用于NMO的驱动电路 图2用于PMO的驱动电路 这里我只针对NMO驱动电路做一个简单分析： VI和Vh分别是低端和高端的电源，两个电压可以是相同的，但是VI不应该超过Vh。 Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4 不会同时导通。

MOS管驱动电路详解

MOS管驱动电路综述连载（一） 时间：2009-07-06 8756次阅读【网友评论2条我要评论】收藏 在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS 的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 1、MOS管种类和结构 MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P 沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。 至于为什么不使用耗尽型的MOS管，不建议刨根问底。 对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。 在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。 2、MOS管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。 PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 3、MOS开关管损失 不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。 MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。

MOS管驱动电路总结

MOS管驱动电路总结 在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 下面是我对MOSFET及MOSFET驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括MOS管的介绍，特性，驱动以及应用电路。 1，MOS管种类和结构 MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N 沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS 指的就是这两种。 至于为什么不使用耗尽型的MOS管，不建议刨根问底。 对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电

路的时候要麻烦一些，但没有办法避免，后边再详细介绍。 在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。 2，MOS管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。 PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 3，MOS开关管损失 不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。 MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电

MOS管开关电路设计知识

M O S管开关电路设计 知识 集团文件发布号：（9816-UATWW-MWUB-WUNN-INNUL-DQQTY-

M O S管开关电路设计知识 学过模拟电路，竟然连MOS管的用法都不是很懂，真是"杯具"! 在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。 下面是我对MOSFET及MOSFET驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括MOS管的介绍，特性，驱动以及应用电路。 1，MOS管种类和结构 MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。 至于为什么不使用耗尽型的MOS管，不建议刨根问底。 对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。 在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。 2，MOS管导通特性 导通的意思是作为开关，相当于开关闭合。 NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。 PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。 3，MOS开关管损失 不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。 MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。 导通瞬间电压和电流的乘积很大，造成的损失也就很大。缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。 4，MOS管驱动 跟双极性晶体管相比，一般认为使MOS管导通不需要电流，只要GS电压高于一定的值，就可以了。这个很容易做到，但是，我们还需要速度。 在MOS管的结构中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上就是对电容的充放电。对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短