“数字电子技术”作业

第1章作业

1.1为了将600份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？

1.4将下列二进制数转换为等值的十进制数。

（1）（101.011）2 ；（3）（1111.1111）2。

1.5将下列二进制数转换为等值的八进制数和十六进制数。

（2）（1001.1101）2；（4）（101100.110011）2。

1.6将下列十六进制数转换为等值的二进制数。

（1）（8.C）16；（3）（8F.FF）16。

1.9将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后4位有效数字。

（2）（188.875）10；（4）（174.06）10。

1.14用二进制补码运算计算下列各式。式中的4位二进制数是不带符号位的绝对值。如果和为负数，请求出负数的绝对值。（提示：所用补码的有效位数应足够表示代数和的最大绝对值。）

（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。

第2章作业

2.4已知逻辑函数的真值表如表P2.4（a）、（b）所示，试写出对应的逻辑函数式。

表P2.4（a）表P2.4（b）

2.7写出图P2.7（a）、（b）所示电路的输出逻辑函数式。

图P2.7

2.8已知逻辑函数Y 的波形图如图P2.8所示，试求Y 的真值表和逻辑函数式。

图P2.8

2.10将下列各函数式化为最小项之和的形式。 （1）C B AC BC A Y '++'= （3）CD B A Y ++=

（5）L N N M M L Y '+'+'=

2.12将下列逻辑函数式化为与非–与非形式，并画出全部由与非逻辑单元组成的逻辑电路图。

（2）()()()'

+'++'=BC C B A B A Y

（4）()()'

??

? ??+''+''+'=BC B A B A BC A Y 2.13将下列逻辑函数式化为或非–或非形式，并画出全部由或非逻辑单元组成的逻辑电路

图。

（1）C B C B A Y '+'=

（3）()D B A D C B C AB Y ''+''

'+'=

2.15用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。 （2）C B A C B A Y '++'+'= （4）D C A ABD CD B A Y '++'=

（6）()()'

??

? ??+'+'+'+'=CE AD B BC B A D C AC Y

（8）()()()C B A C B A C B A Y +++'+'

'++=

（10） ()F E AB E D C B E D C B E D B F E B A D C A AC Y '+''+''+⊕+''+'+= 2.17用卡诺图化简法化简以下逻辑函数。 （2）D C B A BC C B A Y ''++'=2 （4）∑=

)14,11,10,9,8,6.4,3,2,1,0(),,,(4m D C B A Y

2.22将下列具有约束项的逻辑函数化为最简与或形式。 （2）()D C B A D C B A D C A Y ''+'''+'

++=2，给定约束条件为

0=+'+'+''+'+''ABCD D ABC D C AB D C AB CD B A D C B A 。

（4）()()()()'

+'++'+'=C B B A D C B B A Y 4，给定约束条件为

0=+++BCD ACD ABD ABC 。 第3章作业

3.8试画出图P3.8（a ）、（b ）两个电路的输出电压波形，输入电压波形如图（c ）所示。

图P3.8

3.10图P3.10中的G 1～G 4是OD 输出结构的与非门74HC03，它们接成线与结构。试写出线与输出Y 与输入A 1、A 2、B 1、B 2、C 1、C 2、D 1、D 2之间的逻辑关系式，并计算外接电阻R L 取值的允许范围。

图P3.10

3.12在图P3.12所示的电路中，试计算当输入端分别接0V、5V和悬空时输出电压v O的数值，并指出三极管工作在什么状态。假定三极管导通以后v BE≈0.7V，电路参数如图中所注。三极管的饱和导通压降V CE（sat）≈0.1V，饱和导通内阻R CE（sat）=20Ω。

图P3.12

3.14指出图P3.14中各门电路的输出是什么状态（高电平、低电平或高阻态）。已知这些门电路都是74系列TTL电路。

图P3.14

3.15说明图P3.15中各门电路的输出是高电平还是低电平。已知它们都是74HC系列CMOS 电路。

图P3.15

3.16在图P3.16所示的由74系列TTL与非门组成的电路中，计算门G M能驱动多少同样的与非门。要求G M输出的高、低电平满足V OH≥3.2V，V OL≤0.4V。与非门的输入电流为I IL ≤-1.6mA，I IH≤40μA。V OL≤0.4V时输出电流最大值为I OL（max）=16mA，V OH≥3.2V时输出电流最大值为I OH（max）=-0.4mA。G M的输出电阻可忽略不计。

图P3.16

3.17在图P3.17所示由74系列TTL或非门组成的电路中，试求门G M能驱动多少同样的或非门。要求G M输出的高、低电平满足V OH≥3.2V、V OL≤0.4V。或非门每个输入端的输入电流为I IL≤-1.6mA，I IH≤40μA。V OL≤0.4V时输出电流最大值为I OL（max）=16mA，V OH≥3.2V 时输出电流最大值为I OH（max）=-0.4mA。G M的输出电阻可忽略不计。

图P3.17

3.18试说明在下列情况下，用万用表测量图P3.18中的v I2端得到的电压各为多少：

（1）v I1悬空；

（2）v I1接低电平（0.2V）；

（3）v I1接高电平（3.2V）；

（4）v I1经51Ω电阻接地；

（5）v I1经10kΩ电阻接地。

图中的与非门为74系列的TTL 电路，万用表使用5V 量程，内阻为20k Ω/V 。

图P3.18

3.19若将上题中的与非门改为74系列TTL 或非门，试问在上述五种情况下测得的v I2各为多少？

3.20若将图P3.18中的门电路改为CMOS 与非门，试说明当v I1为题[3.18]给出的五种状态时测得的v I2各等于多少？

3.21在图P3.21所示电路中R 1、R 2和C 构成输入滤波电路。当开关S 闭合时，要求门电路的输入电压V IL ≤0.4V ；当开关S 断开时，要求门电路的输入电压V IH ≥4V ，试求R 1和R 2的最大允许阻值。G 1～G 5为74LS 系列TTL 反相器，它们的高电平输入电流I IH ≤20μA ，低电平输入电流mA I IL

4.0≤。

图P3.21

3.23计算图P3.23电路中上拉电阻R L 的阻值范围。其中G 1、G 2、G 3是74LS 系列OC 门，输出管截止时的漏电流为I OH ≤100μA ，输出低电平V OL ≤0.4V 时允许的最大负载电流I OL （max ）=8mA 。G 4、G 5、G 6为74LS 系列与非门，它们的输入电流为mA I IL

4.0≤，I IH ≤20μA 。给定V CC =5V ，要求OC 门的输出高、低电平满足V OH ≥3.2V 、V OL ≤0.4V 。

图P3.23

3.24在图P3.24电路中，已知G 1和G 2、G 3为74LS 系列OC 输出结构的与非门，输出管截止时的漏电流最大值为I OH （max ）=100μA ，低电平输出电流最大值为I OL （max ）=8mA ，这时输出的低电平为V OL （max ）=0.4V 。G 3～G 5是74LS 系列的或非门，它们高电平输入电流最大值为I IH （max ）=20μA ，低电平输入电流最大值为I IL （max ）=-0.4mA 。给定V CC =5V ，要求满足V OH ≥34V 、V OL ≤0.4V ，试求R L 取值的允许范围。

图P3.24

3.25图P3.25所示是一个继电器线圈驱动电路。要求在v I=V IH时三极管T截止，而v I=0时三极管T饱和导通。已知OC门输出管截止时的漏电流I OH≤100μA，导通时允许流过的最大电流I OL（max）=10mA，管压降小于0.1V，导通内阻小于20Ω。三极管β=50，饱和导通压降V CE（sat）=0.1V，饱和导通内阻R CE（sat）=20Ω。继电器线圈内阻240Ω，电源电压V CC=12V，

V EE=-8V，R2=3.2kΩ，R3=18kΩ，试求R1的阻值范围。

图P3.25

3.26在图P3.26（a）所示电路中已知三极管导通时V BE=0.7V，饱和压降V CE（sat）=0.3V，饱

和导通内阻为R CE（sat）=20Ω，三极管的电流放大系数β=100。OC门G1输出管截止时的漏电流约为50μA，导通时允许的最大负载电流为16mA，输出低电平≤0.3V。G2～G5均为74系列TTL电路，其中G2为反相器，G3和G4是与非门，G5是或非门，它们的输入特性如图P3.26（b）所示。试问：

（1）在三极管集电极输出的高、低电平满足V OH≥3.5V、V OL≤0.3V的条件下，R a的取值范围有多大？

（2）若将OC门改成推拉式输出的TTL门电路，会发生什么问题？

图P3.26

第4章

4.2图P4.2是一个多功能函数发生电路，试写出当S0S1S2S3为0000～1111 16种不同状态时输出Y的函数关系式。

图P4.2

4.6有一水箱由大、小两台水泵M L和M S供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C，水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时M S单独工作；水位低于B点而高于A点时M L单独工作；水位低于A点时M L和M S同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

图P4.6

4.7设计一个代码转换电路，输入为4位二进制代码，输出为4位格雷码。可以采用各种逻辑功能的门电路来实现。4位格雷码见本书第1.5节的表1.

5.2。

表1.5.2

4.12试画出用3线–8线译码器74HC138（见图4.3.8）和门电路产生如下多输出逻辑函数的逻辑图。

???

??'+''=+''+''==C AB C B Y BC C B A C B A Y AC Y 3

21

图4.3.8

4.14用3线–8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。

4.23用8选1数据选择器74HC151（见图4.3.24）设计一个组合逻辑电路。该电路有3个输入逻辑变量A 、B 、C 和1个工作状态控制变量M 。当M=0时电路实现“意见一致”功能

（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。

图4.3.24

4.24用8选1数据选择器设计一个函数发生器电路，它的功能如表P4.24所示。

表P4.24

第5章作业

5.2画出图P5.2由或非门组成的SR锁存器输出端Q、Q'的电压波形，输入端S D、R D的电压波形如图中所示。

图P5.2

5.5在图P5.5所示电路中，若CLK、S、R的电压波形如图中所示，试画出Q和Q'端与之对应的电压波形。假定触发器的初始状态为Q=0。

图P5.5

5.9若主从结构SR 触发器的CLK 、S 、R 、D

R '各输入端的电压波形如图P5.9所示，1='D S ，试画出Q 、Q '端对应的电压波形。

图P5.9

5.12若主从结构JK 触发器CLK 、D

R '、D S '、J 、K 端的电压波形如图P5.12所示，试画出Q 、Q '端对应的电压波形。

图P5.12

5.15已知CMOS 边沿触发方式JK 触发器各输入端的电压波形如图P5.15所示，试画出Q 、

Q 端对应的电压波形。

图P5.15

5.18设图P5.18中各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形。

图P5.18

5.21在图P5.21所示的主从JK触发器电路中，CLK和A的电压波形如图中所示，试画出Q 端对应的电压波形。设触发器的初始状态为Q=0。

图P5.21

5.24试画出图P5.24所示电路输出端Y、Z的电压波形。输入信号A和CLK的电压波形如图中所示。设触发器的初始状态均为Q=0。

图P5.24

第6章作业

6.4试分析图P6.4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出

电路的状态转换图，检查电路能否自启动。

图P6.4

6.7分析图P6.7的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的

状态转换图，说明电路能否自启动。

图P6.7

6.12分析图P6.12的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十

六进制计数器74LS161的功能表如表6.3.4所示。

图P6.12 表6.3.4

6.13试分析图P6.13的计数器在M=1和M=0时各为几进制。74160的功能表与表6.3.4相同。

图P6.13

6.16设计一个可控进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。

6.19图P6.19电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表与表6.3.4相同。

图P6.19

6.21画出用两片同步十进制计数器74160接成同步三十一进制计数器的接线图。可以附加必要的门电路。74160的逻辑图和功能表见图6.3.21和表6.3.4。

6.32用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表应如表P6.32所示。

6.34设计一个控制步进电动机三相六状态工作的逻辑电路。如果用1表示电机绕组导通，0表示电机绕组截止，则三个绕组ABC的状态转换图应如图P6.34所示，M为输入控制变量，当M=1时为正转，M=0时为反转。

图P6.34

第7章作业

7.3试用2片1024×8位的ROM组成1024×8位的存储器。

7.5试用4片2114（1024×4位的RAM）和3线﹣8线译码器74HC138（见图4.3.8）组成4096×4位的RAM。

7.6试用16片2114（1024×4位的RAM）和3线﹣8线译码器74HC138（见图4.3.8）组成8K×8位的RAM。

7.9用16×4位的ROM设计一个将两个2位二进制数相乘的乘法器电路，列出ROM的数据表，画出存储矩阵的点阵图。

7.14图P7.14是用16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的数据表如表P7.14所示。试画出在CLK信号连续作用下D3、D2、D1和D0输出的电压波形，并说明它们和CLK信号频率之比。

图P7.14

第8章作业

8.2试分析图P8.2的与-或逻辑阵列，写出Y1、Y2与A、B、C、D之间的逻辑关系式。

图P8.2

8.5试分析图P8.5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方

程、输出方程，画出电路的状态转换图。工作时，11脚接低电平。

图P8.5

第10章作业

10.3在图P10.3（a）所示的施密特触发器电路中，已知R1=10kΩ，R2=30kΩ。G1和G2为CMOS反相器，V DD=15V。

（1）试计算电路的正向阈值电压V T+、负向阈值电压V T－和回差电压△V T。

（2）若将图P10.3（b）给出的电压信号加到图P10.3（a）电路的输入端，试画出输出电压

的波形。

图P10.3

10.9图P10.9是用TTL门电路接成的微分型单稳态触发器，其中R d阻值足够大，保证稳态v A时为高电平。R的阻值很小，保证稳态时v I2为低电平。试分析该电路在给定触发信号v I 作用下的工作过程，画出v A、v O1、v I2和v O的电压波形。C d的电容量很小，它与R d组成微分电路。

图P10.9

10.11图P10.11是用两个集成单稳态触发器74121所组成的脉冲变换电路，外接电阻和外接电容的参数如图中所示。试计算在输入触发信号v I作用下v O1、v O2输出脉冲的宽度，并画出与v I波形相对应的v O1、v O2的电压波形。v I的波形如图中所示。

图P10.11

10.13图P10.13是用CMOS反相器组成的对称式多谐振荡器。若R F1=R F2=10kΩ，C1= C2=0.01μF，R P1= R P2=33kΩ，试求电路的振荡频率，并画出v I1、v O1、v I2、v O2各点的电压波形。

图P10.13

10.18在图10.4.17电路中，已知CMOS集成施密特触发器的电源电压V DD=15V，V T+=9V，V T－=4V，试问：

（1）为了得到占空比为q=50%的输出脉冲，R1与R2的比值应取多少？

（2）若给定R1=3kΩ，R2=8.2kΩ，C=0.05μF，电路的振荡频率为多少？输出脉冲的占空比又是多少？

图10.4.17

10.20图P10.20是用555定时器组成的开机延时电路。若给定C=25μF，R=91kΩ，V CC=12V，试计算常闭开关S断开以后经过多长的延迟时间v O才跳变为高电平。

图P10.20

10.25图P10.25是用两个555定时器接成的延迟报警器。当开关S断开后，经过一定的延迟时间后扬声器开始发出声音。如果在延迟时间内S重新闭合，扬声器不会发出声音。在图中给定的参数下，试求延迟时间的具体数值和扬声器发出声音的频率。图中的G1是CMOS 反相器，输出的高、低电平分别为V OH≈12V，V OL≈0V。

数字钟设计报告——数字电路实验报告

数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226

数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３

数字电子技术考试题及答案

太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线

数字电子技术练习题及答案

数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是

数字电子技术实验心得

数字电子技术实验心得 这学期学了数字电子技术实验，让我了解到了更多知识，加深了对数字电子技术的理解。这是一门理论与实践密切相关的学科，能让我们自己去验证一下书上的理论，自己去设计，这有利于培养我们的实际设计能力和动手能力。 通过数字电子技术实验, 我们不仅仅是做了几个实验,不仅要学会实验技术,更应当掌握实验方法，即用实验检验理论的方法,寻求物理量之间相互关系的方法,寻求最佳方案的方法等等，掌握这些方法比做了几个实验更为重要。 在做实验前,一定要将课本上的知识吃透,因为这是做实验的基础,否则,在老师讲解时就会听不懂,这将使你在做实验时的难度加大,浪费做实验的宝贵时间.做实验时,一定要亲力亲为,务必要将每个步骤,每个细节弄清楚,弄明白,实验后,还要复习,思考,这样,你的印象才深刻,记得才牢固,否则,过后不久你就会忘得一干二净,这还不如不做.做实验时,老师还会根据自己的亲身体会,将一些课本上没有的知识教给我们,拓宽我们的眼界,使我们认识到这门课程在生活中的应用是那么的广泛. 我也学习到一些经验： 1、如果发现了实验中问题所在，此时，我们应该静下心来，冷静地分析问题的所在，有可能存在哪一环节，比如实验原理不正确，或是实验电路需要修正等等，只有这样我们的能力才能有所提高。不要盲目的把导线全部拆掉，然后又重新连接一遍，这样不但浪费时间，而且也无法达到锻炼我们动手动脑能力的目的。 2、在实验过程中，我们也要学会分工协作，不能一味的我行我素或是自己一点也不参与其中。 3、在实验过程中，要互相学习，学习优秀同学的方法和长处，同时也要学会虚心向指导老师请教，当然这要建立在自己独立思考过的基础上。 在实验的过程中我们要培养自己的独立分析问题，和解决问题的能力。培养这种能力的前题是你对每次实验的态度。数字电子技术实验，有利于掌握知识体系与学习方法，有利于激发我们学习的主动性，增强自信心，有利于培养我们的创新钻研的能力，有利于书本知识技能的巩固和迁移。我们认为，在这学期的实

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）

华工大学2020《数电子技术》随堂练习答案

华工数字电子技术随堂练习参考答案 1.(单选题) 为了给800份文件顺序编码，如果采用十六进制代码，最少需要（C ）位。 A. 1 B. 2 C. 3 D. 4 答题： A. B. C. D. （已提交） 2.(单选题) 与二进制数等值的十进制数为（B）。 A. 9.21 B. 9.3125 C. 9.05 D. 9.5 3.(单选题) 与二进制数等值的十六进制数为（D ）。 4.(单选题) 为了给800份文件顺序编码，如果采用二进制代码，最少需要（B ）位。 A. 9 B. 10 C. 11 D. 12 5.(单选题) 与二进制数等值的十进制数为（C ）。 A. 6.11 B. 6.21 C. 6.625 D. 6.5 6.(单选题) 与二进制数等值的八进制数为（A）。 A. 6.44 B. 6.41 C. 3.44 D. 3.41 7.(单选题) 把十进制数103表示成十六进制数为( B )。 A．63 B．67 C．68 D．6A 8.(单选题) 十进制数-3用8位二进制补码表示，写成十六进制数为( C ) 。

A．83 B．FC C．FD D．03 9.(单选题) 用8421BCD码表示十进制数51，则相应的二进制代码为( A ) 。A．01010001 B．101001 C．110011 D．00110011 10.(单选题) 与十进制数136对应的十六进制数为( C ) 。 A．86 B．87 C．88 D．8A 答题： A. B. C. D. （已提交） 参考答案：C 问题解析： 11.(单选题) 十进制数-1用8位二进制补码表示，写成十六进制数为( ) 。A．FF B．FE C．81 D．01 答题： A. B. C. D. （已提交） 参考答案：A 问题解析： 12.(单选题) 用8421BCD码表示十进制数52，则相应的二进制代码为( ) 。A．101010 B．01010010 C．110100 D．00110100 答题： A. B. C. D. （已提交） 参考答案：B 问题解析： 13.(单选题) 的原码、反码、补码分别是（）。 A．11011、00100、00101 B．11011、10100、10101 C．01011、00100、00101 D．01011、10100、10101 答题： A. B. C. D. （已提交）

数字电子技术实验报告

专业： 班级： 学号： 姓名： 指导教师： 电气学院

实验一集成门电路逻辑功能测试 一、实验目的 1. 验证常用集成门电路的逻辑功能; 2. 熟悉各种门电路的逻辑符号; 3. 熟悉TTL集成电路的特点，使用规则和使用方法。 二、实验设备及器件 1. 数字电路实验箱 2. 万用表 3. 74LS00四2输入与非门1片74LS86四2输入异或门1片 74LS11三3输入与门1片74LS32四2输入或门1片 74LS04反相器1片 三、实验原理 集成逻辑门电路是最简单，最基本的数字集成元件，目前已有种类齐全集成门电路。TTL集成电路由于工作速度高，输出幅度大，种类多，不宜损坏等特点而得到广泛使用，特别对学生进行实验论证，选用TTL电路较合适，因此这里使用了74LS系列的TTL成路，它的电源电压为5V+10%,逻辑高电平“1”时＞2.4V，低电平“0”时＜0.4V。实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口左，左下角第一脚为1脚，按逆时针方向顺序排布其管脚。 四、实验内容 ㈠根据接线图连接，测试各门电路逻辑功能 1. 利用Multisim画出以74LS11为测试器件的与门逻辑功能仿真图如下

按表1—1要求用开关改变输入端A,B,C的状态，借助指示灯观测各相应输出端F的状态，当电平指示灯亮时记为1，灭时记为0，把测试结果填入表1—1中。 表1-1 74LS11逻辑功能表 输入状态输出状态 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 悬空 1 1 1 悬空0 0 0 2. 利用Multisim画出以74LS32为测试器件的或门逻辑功能仿真图如下

数字电子技术试题及答案题库

《 数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。

12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1

数字电子技术-随堂练习

华工数字电子技术随堂 第一章数制和码制 当前页有10题，你已做10题，已提交10题，其中答对8题。 1. 与二进制数111010100.011相应的十六进制数是( )。 A . (1D4. 3)16 B . (1D4.6)16 C . (724.3)16 D . (EA0.6)16 答题：A. B. C. D. (已提交) 参考答案：B 问题解析： 2. 与二进制数1101010.01相应的八进制数是( )。 A . (152.2)8 B . (152.1)8 C . (6A.1)8 D . (650.2)8 答题：A. B. C. D. (已提交) 参考答案：A 问题解析： 3. 与二进制数1010001100.11对应的十进制数为( )。 A . (650.3)10 B . (640.75)10 C . (642.3)10 D . (652.75)10 答题：A. B. C. D. (已提交) 参考答案：D 问题解析： 4. 与十六进制数2AD.E对应的十进制数为( )。 A . (680.875) 10 B . (685.14) 10 C . (685.875) 10 D . (671.814) 10 答题：A. B. C. D. (已提交) 参考答案：C 问题解析： 5. 与十进制数79相应的二进制数是( )。 A . (1001111)2 B . (1001110)2 C . (1001101)2 D . (1001011)2 答题：A. B. C. D. (已提交) 参考答案：A 问题解析： 6. 与十进制数101相应的二进制数是( )。

A . (1100001) 2 B . (1100100) 2 C . (1100101) 2 D . (1100111) 2 答题：A. B. C. D. (已提交) 参考答案：C 问题解析：

数字电路实验报告

数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224

实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：

U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。

数字电子技术试题库

数 字 电 子 技 术 2011年7月23日星期六

1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0

数字电子技术练习题及答案

数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。

数字电子技术随堂练习答案

数字电子技术随堂练习答案

1.与二进制数111010100.011相应的十六进制数是（）。 A．(1D4. 3)16 B．(1D4.6)16 C．(724.3)16 D．(EA0.6)16 答题： A. B. C. D. （已提交） 2.与二进制数1101010.01相应的八进制数是（）。 A．(152.2)8 B．(152.1)8 C．(6A.1)8 D．(650.2)8 答题： A. B. C. D. （已提交） 3.与二进制数1010001100.11对应的十进制数为（）。 A．(650.3)10 B．(640.75)10 C．(642.3)10 D．(652.75)10 答题： A. B. C. D. （已提交） 4.与十六进制数2AD.E对应的十进制数为（）。 A．(680.875) 10 B．(685.14) 10 C．(685.875) 10 D．(671.814) 10 答题： A. B. C. D. （已提交） 5.与十进制数79相应的二进制数是（）。 A．(1001111)2 B．(1001110)2 C．(1001101)2 D．(1001011)2 答题： A. B. C. D. （已提交） 6.与十进制数101相应的二进制数是（）。 A．(1100001) 2 B．(1100100) 2 C．(1100101) 2 D．(1100111) 2 答题： A. B. C. D. （已提交） 7.(-1011)2的原码、反码、补码分别是（）。 A．11011、00100、00101 B．11011、10100、10101 C．01011、00100、00101 D．01011、10100、10101 答题： A. B. C. D. （已提交） 8.采用二进制补码运算，(-1011-1001)的运算结果，其补码、原码分别为（）。A．101100 010100 B．001100 110100 C．001100 0110100 D．101100 110100 答题： A. B. C. D. （已提交） 9.5421BCD码中表示十进制数9的编码为（）。 A．1010 B．1001 C．1100 D．1101 答题： A. B. C. D. （已提交） 10.8421BCD码中表示十进制数9的编码为（）。 A．1010 B．1001 C．1100 D．1101 答题： A. B. C. D. （已提交）

数字电路实验报告——译码器

第五次试验报告 实验五 译码器 一、实验目的要求 1、熟悉中规模集成电路T4138译码器的工作原理与逻辑功能 2、掌握译码器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、万用表、两个T4138、74LS20 三、实验线路、原理框图 1、T4138的逻辑符号 T4138是一个3线—8线译码器，它是一种通用译码器，其逻辑符号如图1所示。 图1 其中，A 2、A 1、A 0是地址输入端，Y 0、Y 1、Y 2、Y 3、Y 4、Y 5、Y 6、Y 7是译码输出端，S 1、 S 2、S 3是使能端，当S 1=1， S 2+S 3=0时，器件使能。 2、T4138的管脚排列 T4138的管脚排列如图2所示： 图2 3、T4138的逻辑功能 T4138的功能表如下表所示： Y Y Y Y Y Y Y 32 （a ）原SJ 符号 （b ）GB 符号

3线—8线译码器实际上是一个负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器。 4、用T4138实现一个逻辑函数 译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能方便地实现逻辑函数。 本试验要求实现以下逻辑函数： Y=AB C +A B C+A BC+ABC=ABC BC A C B A C AB ???=7356Y Y Y Y 用T4138和74LS20实现以上逻辑函数，实验线路见下图（图3）： 图3 5，用两个3线—8线译码器组成一个4线—16线的译码器 4线—16线的真值表为： “0Y

数字电子技术试题和答案(题库)

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线和功能的电路是（）。 A、或非门 B、和非门 C、异或门 D、OC门 3.对CMOS和非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器

《数字电子技术基础》课后习题答案

《数字电路与逻辑设计》作业 教材：《数字电子技术基础》 （高等教育出版社，第2版，2012年第7次印刷）第一章： 自测题： 一、 1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路 5、各位权系数之和，179 9、01100101，01100101，01100110； 11100101，10011010，10011011 二、 1、× 8、√ 10、× 三、 1、A 4、B 练习题： 1.3、解： (1) 十六进制转二进制： 4 5 C 0100 0101 1100 二进制转八进制：010 001 011 100 2 1 3 4 十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10 所以：(45C)16=(10001011100)2=(2134)8=(1116)10 (2) 十六进制转二进制： 6 D E . C 8 0110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 000 3 3 3 6 . 6 2 十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10 所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10

(3) 十六进制转二进制：8 F E . F D 1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 010 4 3 7 6 . 7 7 2 十六进制转十进制： (8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D 0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 010 3 6 3 6 . 7 7 2 十六进制转十进制： (79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)10 1.5、解： (74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD (136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD 1.8、解 （1）(+35)=(0 100011)原= (0 100011)补 （2）(+56 )=(0 111000)原= (0 111000)补 （3）(-26)=(1 11010)原= (1 11101)补 （4）(-67)=(1 1000011)原= (1 1000110)补

检测技术及海洋智能仪器

中国海洋大学本科生课程大纲 课程属性：公共基础/通识教育/学科基础/专业知识/工作技能，课程性质：必修、选修 一、课程介绍 1.课程描述： 检测技术及海洋智能仪器是自动化专业本科生的一门重要的专业必修课。该课程与本科生的许多专业课（模拟电子技术、数字电子技术、电路原理、单片机应用基础、过程控制、海洋自动观测技术等）有着密切的联系。通过本课程的学习，使学生了解传感器原理，转换电路原理，智能仪器仪表基本组成，以及海洋智能仪器的特殊性。使学生能根据现场测试要求进行传感器的选用、设计与传感器相适应的测量电路、使其成为智能仪器仪表的有效组成部分，并了解海洋智能仪器仪表的正确设计方法，为今后从事自动化技术及海洋装备领域的工作打下基础。 2.设计思路： 依照教育部高等学校电子信息与电气学科教学指导委员会与自动化专业教学指导分委员会在2010年12月颁布的《普通高等学校自动化专业规范》，传感器、检测与仪表是自动化专业基础知识的核心部分，是最重要的课程之一。依照该规范，课程内容主要包括：传感器与检测基本知识、误差理论与数据处理、传感器、检测技术、数据采集系统、自动化仪表单元等。在中国海洋海洋大学自动化专业人才培养方案的培 - 4 -

养目标中，提出毕业生应该具备一定的海洋知识背景，能从事海洋科学、海洋工程、海洋技术中与自动化相关的工作。检测技术及海洋智能仪器在课程编排上充分考虑了上述要求。 检测技术及海洋智能仪器课程的内容及编排顺序为：（1）测量的基本概念及检测装置的基本性能；（2）误差概念及处理方法；（3）电阻式、电容式、电感式无源传感器；（4）光电式、磁电式、压电式、热电偶等有源传感器；（5）编码器、光栅、磁栅、超声、霍尔等新型传感器；（6）典型的海洋智能仪器组成及设计方法；（7）智能技术及数字滤波 3. 课程与其他课程的关系： 先修课程：《大学物理》、《电路原理》、《数字电子技术》、《模拟电子技术》、《单片机应用技术基础》、《信号与系统》等；后置课程：《自动化仪表与过程控制》、《机器人技术基础》、《海洋自动观测技术》。本课程与这三门课程等构成了智能仪器及海洋观测技术系列课程群，内容和要求各有侧重、联系密切。 二、课程目标 本课程是为已经掌握基本专业知识的中高年级自动化类本科生提供检测技术和智能仪器仪表的基本知识，并培训从传感器原理理解，到传感器选择、转换电路设计、采集和处理过程的各种专业能力。到课程结束时，学生应能： 了解检测技术的地位和作用、检测技术的发展趋势，传感器的发展动态；了解信号的基本知识；掌握测试系统的基本结构与类型；了解测试系统的基本特性；了解线性系统的性质与理想测试系统。 了解测量误差的来源；掌握误差的四种表示形式；理解误差的消除方法；了解不确定度的评定；理解测试系统的动态误差。 了解电阻式、电容式、电感式无源传感器的基本原理；理解电桥测量电路原理；掌 - 4 -