高速数字传输技术讲座1
高速數位資料傳輸技術講座（一）
Giga等級數位資料傳輸技術（基礎篇）
常思
內容標題導覽：｜硬碟介面的變革｜銅線乙太網路的高速化｜PC內部的bus變革｜
｜Giga bit差動傳輸技術｜可支援高速傳輸的FPGA｜
硬碟介面的變革
目前個人電腦的硬碟機驅動介面大多使用ATA(AT Attachment)介面，Serial ATA(簡稱為SATA)是ATA的更新規格。2002年問世的個人電腦主機板，已經有部份電腦開始使用Serial ATA介面，主要原因是目前可以支援Serial ATA介面的硬碟驅動介面還非常少，不過若將轉換基板與ATA介面連接，就可以使用Serial ATA介面。Serial ATA是由電腦微處理器巨擘Intel主導的規格，該公司計劃未來將Serial ATA內建於Intel的晶片組(chip set)內，因此一般認為Serial ATA會成為市場主流。
圖1是ATA的資料傳輸速度變遷統計，縱軸是最大資料傳輸速度，單位是byte/s(簡稱為bps)；圖2是實際資料信號經由纜線的傳輸速度，它是用資料轉送率(data transport rate)將圖1的資料plot修正的結果，縱軸的單位是bps(byte/s)。
圖1 ATA介面的資料傳輸速度變遷
圖2 ATA介面的資料轉送率的變遷
從ATA-4(Ultra ATA/33)之後，例如ATA-4以後的ATA-5(Ultra ATA/66)、ATA-6(Ultra ATA/100)、ATA-7(Ultra
ATA/133)系列，全部都採用clock的站立與下降雙重資料率(double data rate)方式讀取資料。由圖1可知雖然ATA-4的clock 頻率與ATA-2相同，不過ATA-4的最大資料轉送速度與資料轉送率卻是ATA-2的二倍。
到目前為為止的ATA是將資料作16bit並列轉送，類似ATA規格使用數十公分的纜線傳輸資料，以傳統平行(parallel)傳輸方式
而言，它的速度極限大約是130Mbyte/s，超過該速度就很難獲得穩定低廉的資料傳輸品質，因此Intel推出Serial ATA規格。SATAⅠ又稱為Ultra SATA/1500，它的最大資料轉送速度為150 Mbyte/s；SATAⅡ屬於次世代規格，最大資料轉送速度為300Mbyte/s；SATA Ⅲ的最大資料轉送速度為300Mbyte/s，預定2007年推出。
若與parallel傳輸方式比較， serial傳輸方式基本上必需快速傳送data bus幅寬部位。由圖1可知ATA-7與SATAⅠ兩者的最大資料轉送速度並無太大差異，不過圖2的資料轉送率卻躍升一位數以上高達1.5Gbps，換句話說如果變成serial傳輸方式時，就必需作1.5Gbps高速資料轉送。雖然電腦周邊的serial界面，USB2.0的資料轉送速度只有480Mbps，即使如此都已經造成pint pattern設計業者，與信號波形評鑑工程人員非常大的困擾，未來Serial ATA系列的資料轉送速度最慢都有1.5Gbps，這意味著業者與工程人員必需及備妥早因應對策。
ATA硬碟(hard disk)使用40pin連接器；筆記型電腦的ATA硬碟則使用50pin連接器，不過實際有效pin assign同樣只有
40pin。有關轉送速度，到ATA-4的33.3Mbyte/s為止，都是使用40芯的flat cable；66.6Mbyte/s的ATA-5，則在40芯之間插入ground線，因此變成80芯的flat cable。
圖3是Serial ATA用cable與連接器(connector)的斷面，由圖3(a)可知包覆絕緣材的兩條AWG26銅線平行排列，兩側設有drain銅線，周圍再用膜狀(film)的金屬shield覆蓋，如此結構主要目的是將介面傳至硬碟驅動器的信號，與硬碟驅動器傳至介面的信號分開，因為Serial ATA不允許信號傳輸途中有任何分歧。
pair線的絕緣材料是誘電率2左右的發泡塑膠，pair線之間的差動阻抗(impedance)為100?±5%。Serial ATA的信號線不同於ether net使用的CAT-5e UTP(Unshielded Twisted Pare)twist pair cable，而是單純的平行線。由於Serial ATA的cable 與連接器的pair cable絕緣材料為發泡塑膠，因此實際使用上允許轉送率為Gbps的信號通過絕緣材，詳細原因留在日後章節介紹。
圖3 Serial ATA cable與連接器的斷面
銅線乙太網路的高速化
最近幾年由於1000BASE-T專用的網路卡大幅降價，因此一般消費者都有能力購買。1000BASE-T是使用銅線(CAT-5e UTP cable)作1Gbps通信。圖4(a)是1000BASE-T的信號波形，由圖可知實際上1000BASE-T的信號每隔8ns會發生變化；圖4(b)是1000BASE-TX的信號波形，它的信號變化時間與1000BASE-T完全相同，如果直接換算成資料轉送率相當於125Mbps。
1000BASE-T使用CAT-5e cable內的四種pair線，同時還兼負送收信功能；相對的1000BASE-TX只使用四種pair線的其中兩種pair，而且各pair是送信與收信專用形態。如圖4(b)所示1000BASE-TX是用level 3的信號傳送資料；1000BASE-T則將信號level增強至5。目前IEEE已經開始針對使用CAT-5e，與CAT-6 UTP cable的10Gbps乙太網路10GBASE-T進行規格化檢討。一般認為10GBASE-T會將信號level提升至9，轉送率可能高達數百Mbps。其實嚴格來說1000BASE-T的轉送率並未達到Giga等級。有關如何利用長數十公尺的銅線進行Giga等級的資料傳送，同樣留在日後章節詳細介紹。
圖4 1000BASE-T與1000BASE-TX的信號波形
PC內部的bus變革
?擴充卡的bus變革
圖5是過去25年PC主基板(Personal Computer Mother Board)的擴充卡bus轉送速度變革；圖6是用資料轉送率將圖5的資料plot修正的結果。圖5內的PCI32/33表示data bus寬度為32bit，clock為33MHz的PCI規格，PCI32/33是目前個人電腦擴充卡bus的標準配備。PCI64/66是data bus寬度為64bit，clock為66MHz的PCI規格，PCI64/66是PCI規格中速度最高的擴充卡bus，在PCI規格中是利用1個clock讀取、送出資料，收信端允許的讀入時間(decode時間)，66MHz時低於3ns以下，由於技術上非常困難因此目前PCI64/66的使用還不普及。
圖5 擴充卡的bus資料轉送速度變革
圖6 擴充卡的bus資料轉送率變革
為解決PCI64/66技術上的瓶頸，因此出現利用clock讀入資料的PCI-X規格，如此一來即使clock超過133MHz，資料讀入時間仍低於7.5ns，技術上變得比較容易。此外為提高轉送速度，因此最近業者提出所謂的PCI-X Mode2規格，PCI-X規格是用一個clock轉送資料(實際上是連續data數+1)；PCI-X Mode2規格則是用一個clock轉送二個資料(PCI-X 266的場合)，或是四個資料(PCI-X 533的場合)。
繼PCI規格Intel再度推出所謂的3GIO(3rd Generation I/O)新規格，PCI Express的資料傳送並非傳統平行(parallel)傳輸方式，而是serial方式。
?PCI-X基板的結構
如圖7是PCI-X Mode 1指定的6層基板結構，圖中的L3與L4信號線的要求需作直交佈線；圖8是PCI-X Mode 2指定的8層基板結構，圖中的L2與L7分別被要求作成電源與GND，主要原因是直接提供IC的信號傳送單元的電源必需與電源/GND分離(圖9)。圖8的L4與L5的間隔雖然標示可變，實際規格卻要求兩者的間隔盡量狹窄。
圖7 PCI-X Mode 1指定的6層基板結構
圖8 PCI-X Mode 2指定的8層基板結構
圖9 PCI-X Mode 2的V io供給結構
?PCI-X
目前市面上的個人電腦主機板以4層板為主流，不過PCI-X主機板必需改成6層板或是8層板，如此一來成本勢必大幅增加，因此一般認為汎用型PC大概不會採用PCI-X規格。目前只有美國HP基於以下兩項理由，計劃推出使用PCI-X Mode 2的伺服器(server)
(一).可支援PCI Express規格的電腦延宕至2005年才出現較多商品化產品。
(二).PCI-X規格的個人電腦，可延用既有的PCI周邊技術。
?PCI Express
電PCI Express的資料傳輸採用serial方式，因此低廉的FR-44層板亦可達成Giga bit等級的資料傳輸。一般認為未來電腦的PCI32/33擴充bus也會被PCI Express規格取代，不過即使如此，如圖10所示的混載基板勢必成為今後的設計趨勢。
圖10 PCI與PCI Express Connector混載結構勢必成為ATX主機板的主流
PCI Express 以外還有RapidIO 與Hyper Transport 兩種規格，它是以個人電腦的CPU 周邊設備為主要訴求的高速資料傳輸規格，表1是PCI Express 與RapidIO 、Hyper Transport 三種規格的特性比較。
表1 三種CPU 周邊的高速bus 介面規格的特性比較
Hyper Transport 主要訴求是要突破PCI bus 速度極限，因此提出以AMD 為中心，卻又比PCI Express 更先進且規格化的serial bus ；PCI Express 則是Intel 繼Hyper Transport 之後，強力主導的高功能serial bus ，單以活線插拔的特徵觀之，PCI
Express 具有絕對優勢，因此一般認為PCI Express 將成為次世代高速serial bus 的主流。圖11是Hyper Transport 的等價電路，圖中負載端的C L 是以負載IC 為假設。
項目
Hyper Transport RapidIO PCI Express 資料寬度(bit) 2,4,8,16,32
1,4,8,16
1,2,4,8,16,32
資料率(bps)
200M,300M,400M,500M,800
M,
1.2G,1.6G
250M,500M,1G,1.5G,2
G,2.5G
2.5G
信號level Hyper Transport 制定
與LVDS 相同
類似Infiniband
PCI 穿透性 無 有 有 switch 結構 不可 可 可 活線插拔 不可 可
可 後援組織
Hyper Transport Consortium
RapidIO Trade Association
PCI-SIG
圖11 Hyper Transport的等價電路
Giga bit差動傳輸技術
?LVDS差動傳輸
RapidIO的信號是用LVDS(Low Voltage Differential Signaling，簡稱為低電壓差動信號)傳送，LVDS則由IEEE1596.3規範，它的電壓振幅為250～400mV，它是在兩線之間施加逆位相的信號，達成傳輸信號的目的。收信端的兩線之間設置100?的終端阻抗，依照LVDS的規定最大傳輸速度為655Mbps，值得一提的是即使超過上述傳輸速度也稱為LVDS。收信端將逆位相信號單方反轉，再使兩信號相加並取出資料，如此一來兩線引發的同位相外來噪訊會抵銷，因此LVDS可說是抗外來噪訊很高的傳輸方式。
LVDS的振幅比TTL與LVTTL更低，站立傾斜也比TTL與LVTTL低，如果降低振幅就可以在很短的時間內由L level變成H level。由圖12的波形可知，圖中的黑線亦即L level與H level的差為4V時，站立時間大約是3ns；有關站立速度，當振幅為0.4V時站立時間大約是0.3ns，幾乎與PCI Express的0.4ns差動傳輸速度相同。
圖12 LVDS差動傳輸的振幅與站立時間
?Preemphasis
圖13是PCI Express送信端的輸出波形，由圖可知圖中的實線與虛線，隨著資料交替變成差動方式，此外振幅在平穩處大約是0.35V。若仔細觀察可以發現站立與下降幾乎成為over shoot狀，造成這種現象主要原因是傳輸途中的損失(loss)，隨著高頻成份越多損失就越嚴重，因此站立與下降成份變大，此時如果輸出信號時必需事先作over shoot，藉此避免收信端的波形變大，這種預防措施稱為Preemphasis，它是Giga bit傳輸上非常重要的技術之一。
圖13 PCI Express的傳輸波形
?差動傳輸用的信號線與特性阻抗
1.5Gbps的serial信號沿著兩條pair進行差動傳輸，換句話說差動傳輸的兩條信號線必需平行鄰接鋪設。
?線路的電界分佈
圖14是利用Hyper Plan軟體模擬計算，相同形狀、材質的印刷pattern上的差動mode(提供逆相信號)與common mode(提供相同信號)的結果。如圖14(a)所示，由於差動mode的信號之間電位差異，因此電氣力線會將兩信號線之間串接；common mode的場合，信號線中央仿如樹立一道壁面，因此電氣力線會呈垂直狀彈回。
圖14 差動模式與common模式的電界分佈
?特性阻抗的特性
即使印刷pattern的三次元形狀、材質完全相同，線路的電磁氣特性會隨著驅動線路的模式改變，因為線路的特性阻抗取決於電磁氣特性的參數(parameter)。以圖11的Hyper Transport為例，差動信號時的線路特性阻抗Z0d為100?，pattern單體的特性阻抗Z0卻只有60?。
可支援高速傳輸的FPGA
設計可作高速信號傳輸的電路，如果遇到即使使用特殊傳輸專用IC，仍無法獲得預期動作時，通常會連想到具備可以支援各種傳輸規格(I/O mode)的FPGA，因為藉由FPGA除了一般TTL level之外，還可以直接輸出入類似DDR與SDRAM等高速元件。事實上各FPGA廠商都會提供有關FPGA支援的傳輸規格資料，因此對設計上的傳輸方式有很大的助益。
I/O規格用途資料率或是clock頻率
3.3V LVTTL/LVCMOS汎用－
2.5V LVTTL/LVCMOS汎用－
1.8V LVTTL/LVCMOS汎用－
1.5V LVCMOS汎用－
PCI/PCI-X/CompactPCI PC66M～133MHz
AGP1x/2x PC用繪圖卡66M～133MHz
SSTL-3 classⅠ/ⅡSDRAM介面166MHz
SSTL-2 classⅠ/ⅡDDRⅠSDRAM介面160M～400Mbps
SSTL-18 classⅠ/ⅡDDRⅡSDRAM介面160M～400Mbps
HSTL classⅠ/ⅡQDR SRAM/SRAM/CSIX150M～250Mbps
差動HSTL clock信號150M～250Mbps
GTL back board100MHz
GTL+Pentium Process Interface133M～200MHz
LVDS通信領域840Mbps
Hyper Transport主機板內的介面800Mbps
LVPECL PHY介面840Mbps
PCML通信領域840Mbps
差動SSTL-2DDRⅠSDRAM介面160M～400Mbps
CTT JEDDEC規格－
表2 FPGA的I/O設計部份摘要
本文內容（包括圖片）非經同意不得轉載（除有另行約定外）
EEdesign擁有內文著作權，但文責由作者自行負責，不代表本網站立場
【TOP】【關閉視窗】【回上一頁】【回首頁】