计算机组成原理 ( 第3次 )

第3次作业

一、单项选择题（本大题共50分，共 25 小题，每小题 2 分）

1. 集中式总线仲裁中,( )响应时间最快. A. 菊花链方式 B. 计数器定时查询

方式 C. 独立请求方式

2. 下面描述RISC指令系统中基本概念不正确的句子是( ) A. 选取使用频率高的一些简单指令,指令条数少 B. 指令长度固定 C. 指令格式种类多,寻址方式

种类多 D. 只有取数/存数指令访问存储器

3. 目前大多数集成电路生产中,所采用的基本材料为( ) A. 单晶硅 B. 非晶硅

C. 锑化钼

D. 硫化镉

4. 设字长32位,使用IEEE754格式,则阶码采用( )表示 A. 补码 B. 原码 C. 移码 D. 反码

5. 操作控制器的功能是( ) A. 产生时序信号 B. 从主存取出一条指令 C. 完

成指令操作码译码 D. 从主存取出指令,完成指令操作码译码,并产生相关的操

作控制信号,以解释执行该指令

6. 静态RAM利用（）。 A. 电容存储信息 B. 触发器存储信息 C. 门电路存

储信息 D. 读电流存储信息

7. 堆栈的存取原则是（） A. 先进先出 B. 后进先出 C. 后进后出 D. 随机

存取

8. 用16位字长（其中1位符号位）表示定点整数时,所能表示的数值范围是( )

A. [0,216–1]

B. [0,215–1]

C. [0,214–1]

D. [0,215]

9. 下列因素中，与CACHE的命中率无关的是( )。 A. 主存的存取时间 B. 块

的大小 C. CACHE的组织方式 D. CACHE的容量

10. 单地址指令是指（） A. 指令只需要一个操作数 B. 指令所需要的操作数从该地址开始的多个单元 C. 指令中提供的地址只是用于存放结果 D. 指令隐

含提供了所需的其他操作数

11. 按其数据流的传送过程和控制节拍来看,阵列乘法器可认为是( ) A. 全串

行运算的乘法器 B. 全并行运算的乘法器 C. 串—并行运算的乘法器 D. 并—

串行运算的乘法器

12. 会产生DMA请求的总线部件是( ) A. 任何外设 B. 高速外设 C. 需要与主机批量交换数据的外设 D. 具有DMA接口的外设

13. 在虚拟存储器中,当程序正在执行时,由( )完成地址映射 A. 程序员 B. 编译器 C. 装入程序 D. 操作系统

14. 计算机中不能通过编程访问的是（） A. 暂存器 B. 变址寄存器 C. 主存储器 D. 通用寄存器

15. 八位微型计算机中乘除法大多数用( )实现. A. 软件 B. 硬件 C. 固件 D. 专用片子

16. 某机字长64位,存储器容量是32MB，若按半字编址,那么它的寻址范围是( ) A. 64M B. 32M C. 16M D. 7M

17. 下列说法错误的是（） A. I/O接口与主存储器相连 B. I/O接口与I/O

设备相连 C. I/O接口与系统总线相连 D. I/O设备可以进行信息的转换

18. 下列说法中正确的是：( )。 A. 虚拟存储器技术提高了计算机的速度 B. 若主存由两部份组成，容量分别为2n和2m，则主存地址共需要n+m位 C. 闪

速存储器是一种高密度、非易失性的读写半导体存储器 D. 存取时间是指连续

两次读操作所需间隔的最小时间

19. 下面哪种情况下,可能不发生中断请求( ) A. DMA操作结束 B. 一条指令

执行完毕 C. 机器出现故障 D. 定时时间到

20. 磁盘存储器的等待时间通常是指( ) A. 磁盘旋转半周所需的时间 B. 磁盘转2/3周所需时间 C. 磁盘转1/3周所需时间 D. 磁盘转一周所需时间

21. 下列关于微操作的描述正确的是( ) A. 同一CPU周期中,可以并行执行的

微操作叫相容性微操作 B. 同一CPU周期中,不可以并行执行的微操作叫相容性微操作 C. 同一CPU周期中,可以并行执行的微操作叫相斥性微操作 D. 在不同的CPU周期,可以并行执行的微操作叫相斥性微操作

22. 异步控制常用于( )作为其主要控制方式。 A. 在单总线结构计算机中访问主存与外围设备时 B. 微型机的CPU控制中 C. 组合逻辑控制的CPU中 D. 微

程序控制器中

23. 从吞吐量来看,( )最强 A. 三总线系统 B. 单总线系统 C. 双总线系统

24. 浮点运算器的描述中,正确的句子是( ). A. 阶码部件可实现加、减、乘、除四种运算 B. 阶码部件只进行阶码相加、相减和比较操作 C. 阶码部件只进

行阶码相加、相减操作 D. 尾数部件只进行乘法和除法运算

25. 请在以下叙述中选出两个正确描述的句子是( ). (1)同一个CPU周期中,可以并行执行的微操作叫相容微操作. (2)同一个CPU周期中,不可以并行执行的

微操作叫相容微操作 (3)同一个CPU周期中,可以并行执行的微操作叫相斥微操作 (4)同一个CPU周期中,不可以并行执行的微操作叫相斥微操作 A. (1)(3) B.

(2)(4) C. (2)(3) D. (1)(4)

二、问答题（本大题共50分，共 5 小题，每小题 10 分）

1. 已知x和y的二进制值，用补码运算求[x+y]

补和[x-y]

补

，指出结果是否溢出

(1) x =0.10111，y =0.11011 (2) x =0.11101，y =0.10011 (3) x

=0.11011，y =0.01010 (4) x =-0.11111，y =0.11011

2. 程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？

3. 组合逻辑控制器的设计的主要步骤是什么？

4. 某计算机系统字长为32bit,主存以字节编址。试画图说明存储器的编址情况。

5. 一个组相联映象Cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由128字组成。访存地址为字地址。 (1) 求一个主存地址有多少位？一个cache地址有多少位？ (2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。

答案：

一、单项选择题（50分，共 25 题，每小题 2 分）

1. C

2. C

3. A

4. C

5. D

6. B

7. C

8. B

9. A 10. D 11. B 12. D 13. D

14. A 15. A 16. D 17. A 18. C 19. B 20. A 21. A 22. A 23. A 24. B 25.

D

二、问答题（50分，共 5 题，每小题 10 分）

1.

参考答案：

(1)[x+y]

补=0.10111+0.11011=1.10010(溢出) [x-y]

补

=0.10111+1.00101=1.11100 (2)[x+y]

补

=0.11101+0.10011=1.10000(溢出) [x-y]

补=0.11101+1.01101=0.01010 (3)[x+y]

补

=0.11011+1.10110=0.10001 [x-y]

补

=0.10111+0.11011=1.00101(溢出) (4)[x+y]

补

=1.00001+0.11011=1.11100 [x-y]补

=1.00001+1.00101=0.00110(溢出)

解题方案：

补码

评分标准：

2.

参考答案：

程序查询方式是用户在程序中安排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。CPU一旦启动I/O后，就进入这段程序，时刻查询I/O

准备的情况若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的

全部过程中，CPU停止自身的操作。程序中断方式虽也要用程序实现外部设备的输入输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU 启动I/O后，继续自身的工作，不必查询I/O的状态。而 I/O被启动后，便

进入自身的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据

的传送。

解题方案：

输入输出系统

评分标准：

3.

参考答案：

组合逻辑控制器的设计方法是用大量的逻辑门电路，按一定的逻辑规则组合成

一套逻辑网络来产生各机器指令的操作控制信号。其设计过程一般经历下列步骤： 1）根据给定的数据通路和指令功能排列出各条指令的操作控制步骤序

列。 2）确定机器的状态周期，节拍和工作脉冲。根据指令的功能和器件的速度，确定指令执行过程中状态周期及周期的基本时间。 3）列出每个控制信号的逻辑表达式。确定了每条指令在每一个状态周期中每一个节拍内所完成的操

作时，也就得到了相应的操作控制信号的表达式。所有的操作控制信号的逻辑表达式组成了一个复杂的逻辑网络。

解题方案：

组合逻辑控制器

评分标准：

4.

参考答案：

字长为 32bit ， 4 个字节组成一个字。主存以字节编址，编址情况如下图所示。此时：字节地址为 XX XXXX（0，1，2，3，4，）半字地址为 XX XXX0 （0，2，4，6，8，）字地址为 XX XX00 （0，4，8，12，）双地址为 XX X000 （0，8，16，）其中X表示可为1或0，除字节地址外，其他3种格式，都是

以高位字节地址为各自的地址。

解题方案：

存储系统

评分标准：

5.

参考答案：

(1) 因为主存包含 4096=212个块， cache 中包含 64=26个块，每个块包含

128=27 个字，所以主存字地址为 12+7=19 位， cache 字地址为 6+7=13 位 (2) 区号为19-13=6位，组号为6-2=4位，块号为2位，块内地址为7位

解题方案：

Cache

评分标准：

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

计算机组成原理 作业三

计算机组成原理作业三 1．设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128 2．设机器字长为8位（含1位符号位），用补码运算规则计算下列各题。 （1）A=9/64，B=-13/32，求A+B； 解： （1）A=9/64=（0.001 0010）2 B= -13/32=（-0.011 0100）2 [A]补=0.001 0010 [B]补=1.100 1100 [A+B]补= 0. 0 0 1 0 0 1 0 + 1. 1 0 0 1 1 0 0 1. 1 0 1 1 1 1 0 ——无溢出 A+B=（-0.010 0010）2 = -17/64 （2）A=19/32，B=-17/128，求A-B； 解： （2）A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2 [A]补=0.100 1100 [B]补=1.110 1111 [-B]补=0.001 0001 [A-B]补= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 ——无溢出 A-B=（0.101 1101）2 = 93/128 3. 试比较基址寻址和变址寻址。 答：基址寻址需设有基址寄存器BR，其操作数的有效地址EA等于指令字中的形式地址与基址寄存器中的内容(称作基地址)相加。即EA＝A+(BR) 变址寻址有效地址EA等于指令字中的形式地址A与变址寄存器IX的内容相加之和。即EA＝A+(IX) 变址寻址与基址寻址的有效地址形成过程极为相似。 两者的不同： 基址寻址主要用于为程序或数据分配存储空间，故基址寄存器的内容通常由操作系统或管理程序确定，而指令字中的A是可变的。 在变址寻址中，变址寄存器的内容是由用户设定的，在程序执行过程中其值可变，而指令字中的A是不可变的。变址寻址主要用于处理数组问题，在数组处理过程中，可设定A为数组的首地址，不断改变变址寄存器IX的内容，便可很容易形成数组中任一数据的地址，特别适合编制循环程序。 4．什么是中断？设计中断时需考虑哪些问题？ 答：当主机正在繁忙地处理它的具体事务时，某个外设向主机提出需要临时处理问题的请求，于是主机响应外设请求暂时中断正在执行的程序，转去处理外部事件，处理完后再返回到被中断程序的断点处继续执行原程序的过程，称为中断。

计算机组成原理第3章习题参考答案

第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、

计算机组成原理第五版 白中英(详细)第5章习题参考答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：

计算机组成原理3-7章作业答案

第3章习题参考答案 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16M ×64位，共需几个存条? (2) 每个存条共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各存条? 解： (1) 共需 条464 1664 226=??M 存条 (2) 每个存条共有 328 464 16=??M M 个芯片 (3) 主存共需多少 1288 464 648464226=??=??M M M 个RAM 芯片， 共有4个存条，故CPU 选择存条用最高两位地址A 24 和A 25通 过2：4译码器实现；其余的24根地址线用于存条部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16448 1632 64=?=??K K 个芯片，其中每4片为一组构成16K ×32 位——进行字长位数扩展(一组的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块各个芯片的部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。画出逻辑框图如下。 (2) 设刷新周期为2ms ，并设16K ?8位的DRAM 结构是128?128?8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新

计算机组成原理实验

计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。

计算机组成原理第三章习题

第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.wendangku.net/doc/ce16940885.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个

计算机组成原理课后复习资料白中英主编第五版立体化教材

计算机组成原理第五版习题答案计算机组成原理第五版习题答案 第一章 (1) 第二章 (3) 第三章 (14) 第四章 (19) 第五章 (21) 第六章 (27) 第七章 (31) 第八章 (34) 第九章 (36)

1

计算机组成原理第五版习题答案第一章 1．模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。 2．数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 3．科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4．主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：:运算器、逻辑器、存储器、输入设备和输出设备。 5．存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6．计算机硬件可直接执行的每一个基本的算术运算或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。 7．取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 8．半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。 9．计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。 10．在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。 11．第一级是微程序设计级，这是一个实在的硬件级，它由机器硬件直接执行微指令； 第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级是操作系统级，它由操作系统实现；第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。用一系列的级来组成计算机的接口对于掌握计算机是如何组成的提供了一种好的结构和体制，而且用这种分级的观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。

计算机组成原理 作业三

《计算机组成原理》作业(三) 学完6-7章后可以完成作业(二)。作业总分100分,将作为平时成绩记入课程总成绩。 一、简答题(每题6分,共30分) 1、什么就是总线？总线传输有何特点？为了减轻总线负载,总线上的部件应具备什么 特点？ 答:总线就是连接各个部件的信息传输线,就是各个部件共享的传输介质。总线 上信息传输的特点:某一时刻只允许有一个部件向总线发送信息, 但多个部件可以同时从总线上接收相同的信息。 以CPU片内总线为例,在每个需要将信息送至总线的寄存器输出端接三态门,由三态 门控制端控制什么时刻由哪个寄存器输出。当控制端无效时,寄存器与总线之间呈 高阻状态。 2、为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种 方式响应时间最快？哪种方式对电路故障最敏感？ 答:总线判优控制解决多个部件同时申请总线时的使用权分配问题; 常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求; 特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式 优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。 3、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。 五个触发器的作用: 中断屏蔽触发器(IM):CPU就是否受理中断或批准中断的标志。Im标志为“0” 时,CPU 可受理外界中断请求。 中断请求触发器(IR):暂存中断请求线上由设备发出的中断请求信号,IR标志为“1” 时, 表示设备发出了中断请求。 允许中断触发器(EI):用程序指令来置位,控制就是否允许某设备发出中断请求。IE 为“1”时,某设备可以向CPU发出请求。 准备就绪的标志(RD):一旦设备做好一次数据的接收或发送,便发出一个设备动作完 毕信号,使RS标志为“1”。 工作触发器(BS):设备“忙”的标志。BS=1,表示启动设备工作

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理作业~第三章

一、选择题 1、EPROM是指___D___。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2、计算机系统中的存贮器系统是指__D__。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 3、存储单元是指__B__。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 4、相联存贮器是按__C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 5、存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6、外存储器与内存储器相比，外存储器___B___。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 7、一个256K×8的存储器，其地址线和数据线总和为___C___。 A.16 B.18 C.26 D.20 8、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A 64，16 B 16，64 C 64，8 D 16，16 。 9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 10、存储器是计算机系统中的记忆设备,它主要用来__C___。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。 A. 64K B.32K C. 64KB D. 32KB 12、存储单元是指__A__。 A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。 A． 1M B． 1MB C． 4M D． 4MB

计算机组成原理实验七

图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17

图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。

图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。

图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升

《计算机组成原理》第3章习题答案

第3章习题解答 1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思? 解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。 解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。 3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少? 解：X= (24一K)×26一[L/26] 双操作数指令的最大指令数：24一1。 单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。 无操作数指令的最大指令数：216一212一26。其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。此时双操作数和单操作数指令各仅有1条。 4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。 解：4条三地址指令 000 XXX YYY ZZZ ． ． 011 XXX YYY ZZZ 8条二地址指令 100 000 XXX YYY ． ． 100 111 XXX YYY 180条单地址指令 101 000 000 XXX ． ． 111 110 011 XXX 5．指令格式同上题，能否构成： 三地址指令4条，单地址指令255条，零地址指令64条?为什么? 解：三地址指令4条 000 XXX YYY ZZZ

计算机组成原理A形考作业3参考解答

计算机组成原理A形考作业3参考解答 一、选择题 1.下列部件(设备)中，存取速度最快的是____B____。 A.光盘存储器 B.CPU的寄存器 C.软盘存储器 D.硬盘存储器 2.某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为___D___。 A.23 B.25 C.50 D.20 3.在主存和CPU之间增加Cache的目的是___C___。 A.扩大主存的容量 B.增加CPU中通用寄存器的数量 C.解决CPU和主存之间的速度匹配 D.代替CPU中的寄存器工作 4.在独立编址方式下，存储单元和I/O设备是靠___A___来区分的。 A.不同的地址和指令代码 B.不同的数据和指令代码 C.不同的数据和地址 D.不同的地址 5.随着CPU速度的不断提升，程序查询方式很少被采用的原因是__C____。 A.硬件结构复杂 B.硬件结构简单 C.CPU与外设串行工作 D.CPU与外设并行工作 6.在采用DMA方式的I/O系统中，其基本思想是在___B___之间建立直接的数据通路。 A.CPU与外设 B.主存与外设 C.CPU与主存 D.外设与外设 二、判断题判断下列说法是否正确，并说明理由。 1.CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。 错。CPU访问存储器的时间不取决于存储器容量，而取决于存储器存取周期和存储器带宽。 2.引入虚拟存储系统的目的，是为了加快外存的存取速度。 错。引入虚拟存储系统的目的，是为了解决主存容量小、运行成本高的问题。 3.按主机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。 错。应该是按主机与外设间的数据传送方式，输入/输出接口可分为串行接口和并行接口。 4.DMA控制器通过中断向CPU发DMA请求信号。 错。应该是当结束数据传送时，DMA控制器通过中断向CPU发出请求信号。 三、简答题 1.在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？ 答：由主存、外存和高速缓存组成的三级存储体系是为了解决存储器的速度、容量的成本之间的矛盾。

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

电子科大《计算机组成原理》在线作业3.

14春13秋 13春电子科大《计算机组成 14春13秋 13春电子科大《计算机组成原理》在线作业3 1 2 试卷总分：100 测试时间：-- 单选题、单选题（共 25 道试题，共 100 分。） 1. 以下描述中基本概念不正确的是（）。 A. PCI总线是层次总线 B. PCI总线采用异步时序协议和分布式仲裁策略 C. Futurebus+总线能支持64位地址 D. Futurebus+总线适合于高成本的较大规模计算机系统满分：4 分 2. 双端口 存储器所以能高速进行读写，是因为采用（）。 A. 高速芯片 B. 两套相互独立的 读写电路 C. 流水技术 D. 新型器件满分：4 分 3. 在集中式总线仲裁中,（）方式对电路故障最敏感。 A. 链式查询 B. 计数器定时查询 C. 独立请求满分：4 分 4. 存储单元是指（）。 A. 存放一个机器字的所有存储元 B. 存放一个二进制信息位的存 储元 C. 存放一个字节的所有存储元的集合 D. 存放两个字节的所有存储元的集合 满分：4 分 5. 从信息流的传送效率来看，（）工作效率最低。 A. 三总线系统 B. 单总线系统 C. 双总线系统 D. 多总线系统满分：4 分 6. 程序控制类指令的功能是（）。 A. 进行算术运算和逻辑运算 B. 进行主存和CPU之间的数据传送 C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序满分：4 分 7. 带有处理器的设备一般称为（）设备。 A. 智能化 B. 交互式 C. 远程通信 D. 过程控制满分：4 分 8. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（）。 A. 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便满分：4 分 9. 寄存器间接寻址方式中，操作数处在（）。 A. 通用寄存器 B. 程序计数器 C. 堆栈 D. 主存 单元满分：4 分 10. 对计算机的产生有重要影响的是（）。 A. 牛顿、维纳、图灵B. 莱布尼兹、布尔、图灵 C. 巴贝奇、维纳、麦克斯韦 D. 莱布尼兹、布尔、克雷 满分：4 分 11. 描述汇编语言特性的概念中，有错误的句子是（）。 A. 对程序员 的训练要求来说，需要硬件知识 B. 汇编语言对机器的依赖性高 C. 用汇编语言编制程序的难度比高级语言小 D. 汇编语言编写的程序执行速度比高级语言快满分：4 分 12. 中断向量地址是（）。 A. 子程序入口地址 B. 中断服务例行程序入口地址 C. 中断服务例行程序入口地址的指示器 D. 中断返回地址满分：4 分 13. 在微型机系 统中,外围设备通过（）与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器满分：4 分 14. 某一SRAM芯片，其容量为512×8位，考

计算机组成原理全部实验.

计算机科学技术系王玉芬2012年11月3日

基础实验部分该篇章共有五个基础实验组成，分别是： 实验一运算器实验 实验二存储器实验 实验三数据通路组成与故障分析实验 实验四微程序控制器实验 实验五模型机CPU组成与指令周期实验

实验一运算器实验 运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。 运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。机器字长n位，意味着能完成两个n位数的各种运算。就应该由n个全加器构成n位并行加法器来实现。通过本实验可以让学生对运算器有一个比较深刻的了解。 一、实验目的 1．掌握简单运算器的数据传输方式。 2．掌握算术逻辑运算部件的工作原理。 3. 熟悉简单运算器的数据传送通路。 4. 给定数据，完成各种算术运算和逻辑运算。 二、实验内容： 完成不带进位及带进位的算术运算、逻辑运算实验。 总结出不带进位及带进位运算的特点。 三、实验原理： 1.实验电路图

图4-1 运算器实验电路图

2.实验数据流图 图4-2 运算器实验数据流图 3.实验原理 运算器实验是在ALU UNIT 单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU 来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。 （1）DR1，DR2：运算暂存器， （2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。 （3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。 （4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。 （5）M ：M ＝0执行算术操作；M ＝1执行逻辑操作。 （6）/CN ：/CN ＝0表示ALU 运算时最低位加进位1；/CN ＝1则表示无进位。 （7）ALU －BUS ：控制运算器的运算结果是否送到总线BUS ，低电平有效。 （8）SW －BUS ：控制8位数据开关SW7－SW0的开关量是否送到总线，低电平有效。 四、实验步骤： 实验前首先确定实验方式（是手动方式还是系统方式），如果在做手动方式实验则将方式选择开关置手动方式位置（31个开关状态置成单板方式）。实验箱已标明手动方式和系统方式标志。所有的实验均由手动方式来实现。如果用系统方式，则必须将系统软件安装到系统机上。将方式标志置系统模式位置。学生所做的实验均在系统机上完成。其中包括高 ALU DR1 DR2 LDDR1 T4 LDDR2 T4 S1 S2 M0 S0 CN S3

《计算机组成原理》第三章课后题参考答案

第三章课后习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 作为片内地址，用A 15 A 14 经2：4译码 器产生片选信号，逻辑框图如下所示：

（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行； 所以采用分散式刷新方式： 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为： t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍) 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为t MAX ＝15.5×2－0.5＝30.5 (μS) t MAX 对全部存储单元刷新一遍所需时间为t R ＝0.5×128=64 (μS) t R 4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。问： (1)总共需要多少DRAM芯片？ (2)设计此存储体组成框图。 (3)设DRAM芯片存储体结构为512行，每行为256×8个存储元。采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？

计算机组成原理作业习题集

名词解释： 1、主机 2、CPU 3、主存 4、存储单元 5、存储元件 6、存储字 7、存储字长 8、存储容量 9、机器字长 10、指令字长 11、PC 12、IR 13、CU 14、ALU 15、ACC 16、MQ 17、MAR 18、MDR 19、I/O 20、MIPS

1、说明计算机更新换代的依据。 2、设想计算机的未来。

名词解释： 1、总线 2、系统总线 3、总线宽度 4、总线带宽 5、时钟同步/异步 6、总线复用 7、总线周期 8、总线的通信控制 9、同步通信 10、比特率 11、分散连接 12、总线连接 13、存储总线 14、I/O总线 15、片内总线 16、数据总线 17、地址总线 18、通信总线 19、串行通信 20、并行通信

1、什么是全相联映射？ 2、什么是近期最少使用算法？ 3、什么是EPROM? 4、CACHE的特点是什么？ 5、什么是动态存储器刷新? 6、半导体动态RAM和静态RAM存储特点最主要的区别是什么？ 7、计算机的存储器采用分级存储体系的主要目的是什么？ 8、有一主存—CACHE层次的存储器，其主存容量1MB，CACHE容量是64KB，每块8KB，若采用直接映射方式，(1)写出主存的地址和CACHE 地址格式，(2)计算主存的地址各部分的位数。(3)主存地址为25301H 的单元在主存的那一块，映射到CACHE的那一块？

9、有一个组相联映像CACHE由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字节组成，(1)写出主存的地址和CACHE地址格式 (2)计算CACHE和主存地址各部分的位数。(3)主存地址为48AB9H的单元在主存的那一块，映射到CACHE的那一块？ 10、现有8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H～5FFFH，ROM的地址为A000H～DFFFH，（1）写出需要几片芯片组成此存储器。（2）画出此存储器结构图及与CPU的连接图。