当前位置：文档库 › 16位实验CPU设计要求和方案

16位实验CPU设计要求和方案

数据通路实验报告

非常简单CPU数据通路设计实验报告非常简单CPU数据通路设计【实验目的】 1. 掌握CPU的设计步骤 2. 学会芯片的运用及其功能【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】非常简单CPU的寄存器:一个8位累加器AC，一个6位的地址寄存器绘制 AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器 (自行设计) 6位计数器 (自行设计) 8位寄存器 (可选择74系列宏函数74273) 8位计数器 (由两个74161构成) 2位寄存器 (由D触发器构成，自行设计) 6三态缓冲器 (自行设计，可由74244内部逻辑修改而成) 8三态缓冲器 (选择74系列宏函数74244，或作修改) alu模块 (自行设计，限于时间，其内部逻辑不作要求) 2、选择器件，加入数据通路顶层图 8位累加器AC:选择8位计数器 6位地址寄存器AR:reg6 6位的程序计数器PC:cou6

8位的数据寄存器DR:选择8位寄存器 2位的指令寄存器IR:选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、(选做)编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说明及顶层的“非常简单CPU”数据通路图。实验报告一、实验步骤基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下: (1)、AC累加器原理图如下:

计算机组成原理实验报告单周期cpu的设计与实现

周期。一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。（二）单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。（三） MIPS 指令格式化 MIPS 指令系统结构有MIPS-32和MIPS-64两种。本实验的MIPS 指令选用MIPS-32。以下所说的MIPS 指令均指MIPS-32。 MIPS 的指令格式为32位。下图给出MIPS 指令的3种格式。本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。下图列出了本实验的所涉及到的9条MIPS 指令。五、实验目的 1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、26 31 221 216 15 11 1 6 5 0 op rs rt rd sa func R 型指令 26 31 221 216 15 0 op rs rt immediate I 型指令 26 31 20 op address J 型指令

CPU设计实验报告文档(英文版)

Southeast University Microprogra m med CPU Design -- COA experiment School of Information Science and Engineering 04009XXX 2012-4-25

Purpose The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its performance. For simplicity, we will only consider the relationship among the CPU, registers, memory and instruction set. That is to say we only need consider the following items: Read/Write Registers, Read/Write Memory and Execute the instructions. At least four parts constitute a simple CPU: the control unit, the internal registers, the ALU and instruction set, which are the main aspects of our project design and will be studied. Instruction Set Single-address instruction format is used in our simple CPU design. The instruction word contains two sections: the operation code (opcode), which defines the function of instructions (addition, subtraction, logic operations, etc.); the address part, in most instructions, the address part contains the memory location of the datum to be operated, we called it direct addressing. In some instructions, the address part is the operand, which is called immediate addressing. For simplicity, the size of memory is 256×16 in the computer. The instruction word has 16 bits. The opcode part has 8 bits and address part has 8 bits. The instruction word format can be expressed in Figure 1 Figure 1 the instruction format The opcode of the relevant instructions are listed in Table 1. In Table 1, the notation [x] represents the contents of the location x in the memory. For example, the instruction word 00000011101110012 (03B916) means that the CPU adds word at location B916 in memory into the accumulator (ACC); the instruction word 00000101000001112 (050716) means if the sign bit of the ACC (ACC [15]) is 0, the CPU will use the address part of the instruction as the address of next instruction, if the sign bit is 1, the CPU will increase the program counter (PC) and use its content 7 as the address of the next instruction. Table 1 List of instructions and relevant opcodes

cpu实验报告

简易计算机系统综合设计设计报告班级姓名学号一、设计目的连贯运用《数字逻辑》所学到的知识，熟练掌握EDA工具的使用方法，为学习好后续《计算机原理》课程做铺垫。二、设计内容 ①按给定的数据格式和指令系统，使用EDA工具设计一台用硬连线逻辑控制的简易计算机系统； ②要求灵活运用各方面知识，使得所设计的计算机系统具有较佳的性能； ③对所做设计的性能指标进行分析，整理出设计报告。三、详细设计 3.1设计的整体架构控制信号

3.2各模块的具体实现 1.指令计数器（zhiling_PC）元件：输入端口：CLK，RESET，EN；输出端口：PC[3..0]； CLK：时钟信号； RESET：复位信号； EN：计数器控制信号，为1的时候加一； PC[3..0]：地址输出信号；代码：

波形图：总共有九条指令，指令计数器从0000到1000；功能：实现指令地址的输出； 2.存储器（RAM）元件：输入端口：PC[3..0]，CLK；输出端口：zhiling[7..0]； CLK：时钟信号； PC[3..0]：指令地址信号； zhiling[7..0]：指令输出信号；代码：

波形图：功能：根据输入的地址输出相应的指令； 3.指令译码器（zlymq）元件：输入端口：zhiling[7..0]；输出端口：R1[1..0]，R2[1..0]，M[3..0]；zhiling[7..0]：指令信号； R1：目标寄存器地址； R2：源寄存器地址； M[3..0]：指令所代表的操作编号；代码：

波形图：

功能：实现指令的操作译码，同时提取出目标寄存器和源寄存器的地址； 4.算术逻辑运算器（ALU）元件：输入端口：EN_ALU，a[7..0]，b[7..0]，M[3..0]；输出端口：c[7..0]，z； EN_ALU：运算器的使能端； a[7..0]：目标寄存器R1的值； b[7..0]：源寄存器R2的值； M[3..0]：指令所代表的操作编号； c[7..0]：运算结果； z：运算完成的信号；代码：

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS的11条指令。二、实验要求 1、使用Logisim完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstations Pro + Windows XP + Logisim-win-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC、指令存储器、32位寄存器文件、立即数扩展部件、ALU、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的ROM和RAM元件直接完成，其余部件的设计如图所示：图1.1 NPC

图1.2 32位寄存器

图1.3 立即数扩展部件图1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1 控制器设计思想输入 1 1 0

输出R-type ORI LW SW BEQ JUMP RegDst 1 0 0 x x x ALUSrc 0 1 1 1 0 x MemtoReg0 0 1 x x x RegWrite 1 1 1 0 0 0 MemWrite0 0 0 1 0 0 Branch 0 0 0 0 1 0 Jump 0 0 0 0 0 1 Extop x 0 1 1 1 x ALUop2 1 0 0 0 0 x ALUop1 x 1 0 0 x x ALUop0 x 0 0 0 1 x ALUop[2:0] Funct[3:0] 指令ALUctr[2:0] 111 0000 add 010 111 0010 sub 110 111 0100 and 000 111 0101 or 001 111 1010 slt 111 010 xxxx ori 001 000 xxxx Lw/sw 010 011 xxxx beq 110 表2.1 控制器设计真值表

华中科技大学HUST类MIPS单周期微处理器设计实验报告

类MIPS单周期微处理器设计实验报告专业：班级：学号：姓名：

一、微处理器各模块设计各模块的框图结构如上图所示。由图可知，该处理器包含指令存储器、数据存储器、寄存器组、ALU单元、符号数扩张、控制器、ALU控制译码以及多路复用器等。图中还忽略了一个单元：时钟信号产生器，而且以上各个部件必须在时钟信号的控制下协调工作。 1.指令存储器的设计指令寄存器为ROM类型的存储器，为单一输出指令的存储器。因此其对外的接口为clk、存储器地址输入信号（指令指针）以及数据输出信号（指令）。（1）在IP wizard 中配置ROM，分配128个字的存储空间，字长为32位宽。（2）选择输入具有地址寄存功能，只有当时钟上升沿有效时，才进行数据的输出。（3）配置ROM内存空间的初始化COE文件。最后单击Generate按钮生成IROM模块。

2.数据存储器的设计数据存储器为RAM类型的存储器，并且需要独立的读写控制信号。因此其对外的接口输入信号为clk、we、datain、addr；输出信号为dataout。数据存储器基本建立过程同ROM的建立。 3.寄存器组设计寄存器组是指令操作的主要对象，MIPS中一共有32个32位寄存器。在指令的操作过程中需要区分Rs、Rt、Rd的地址和数据，并且Rd的数据只有在寄存器写信号有效时才能写入，因此该模块的输入为clk、RegWriteAddr、RegWriteData、RegWriteEn、RsAddr、RtAddr、reset；输出信号为RsData、RtData。由于$0一直输出0，因此当RsAddr、RtAddr为0时，RsData以及RtData 必须输出0，否则输出相应地址寄存器的值。另外，当RegWriteEn有效时，数据应该写入RegWriteAddr寄存器。并且每次复位时所有寄存器都清零。代码如下： module regFile( input clk, input reset, input [31:0] regWriteData, input [4:0] regWriteAddr, input regWriteEn, output [31:0] RsData, output [31:0] RtData, input [4:0] RsAddr, input [4:0] RtAddr

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS 的11条指令。二、实验要求 1、使用Logisim 完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstatio ns Pro + Win dows XP + Logisim-wi n-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC 、指令存储器、32位寄存器文件、立即数扩展部件、 ALU 、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的 ROM 和RAM 元件直接完成，其余部件的设计如图所示： Cue ------- 吊孙 ----------- n -ar ch Zan [p]~ 图 1.1 NPC G —-- DO jlf* 04 4 D 04 nero & res?l ■&

幣> >曰CXI e Q

图1.3立即数扩展部件图 1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1控制器设计思想通过列真值表得到控制器的两部分电路，真值表如下 : 输入 000000 001101 100011 101011 000100 000010 immIC ￡it￡ DOO -DO ooo n Q □□□non UOnflO OOC ?＞：＞0 DQ 000 指令 lnst ：ruction[31：O] OP[5:OJ fu net [5:0] Jump ExBp Branch Mem Write ALUctr * RegWrite MemtoReg * ALUSrc 控制器控制信号 LLLLLLLLLmM f ZERO A ()-- irnmmmiiiimiiiiifeiiim IIII93 1-] * 11114444 ".'O

《单周期CPU设计》实验报告

《计算机组成原理与接口技术实验》实验报告学院名称：学生姓名：学号：专业（班级）：合作者：

时间：2016年4月25日成绩: 实验二：一.实验目的 1.掌握单周期CPU数据通路图的构成、原理及其设计方法； 2.掌握单周期CPU的实现方法，代码实现方法； 3.认识和掌握指令与CPU的关系； 4.掌握测试单周期CPU的方法。二.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。需设计的指令与格式如下： ==> 算术运算指令（1）add rd , rs, rt（说明：以助记符表示，是汇编指令；以代码表示，是机器指令）

功能：rd←rs + rt。reserved为预留部分，即未用，一般填“0”。（2）addi rt , rs ,immediate 功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。（3）sub rd , rs , rt 完成功能：rd←rs - rt ==> 逻辑运算指令（4）ori rt , rs ,immediate

功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。（5）and rd , rs , rt 功能：rd←rs & rt；逻辑与运算。（6）or rd , rs , rt 功能：rd←rs | rt；逻辑或运算。 ==> 传送指令（7）move rd , rs 功能：rd←rs + $0 ；$0=$zero=0。 ==> 存储器读/写指令（8）sw rt ,immediate(rs) 写存储器

32位MIPS处理器设计实验报告

数字逻辑与处理器基础实验 32位MIPS处理器设计实验报告王晗 (2013011076) July26,2015 Date Performed:July15,2015 Partners:耿天毅(2012011119) 陈志杰withdrawn 1实验目的熟悉现代处理器的基本工作原理；掌握单周期和流水线处理器的设计方法。 2设计方案 2.1总体结构由于这次实验涉及的功能较多，我们将完整的CPU分成多个模块。指令存储器、寄存器堆、控制器、ALU控制器、ALU、数据存储器、UART等功能单元均在单独的Module中实现。其中指令存储器、寄存器堆、控制器、ALU控制器、ALU等单元在Single Cycle Core中实例化，作为单周期处理器的核心；数据存储器、UART和定时器、LED、七段数码管、开关在Peripheral中实现，作为处理器的外设。处理器核心和外设在顶层模块中实例化，互相通信。单周期CPU模块的结构关系如Figure1所示：

Figure1:单周期处理器结构对于流水线CPU，我们还在Pipeline Core中加入了流水线寄存器、冒险检测单元、数据转发单元： Figure2:流水线处理器结构

2.2ALU1 ALU模块的结构如图所示，输入两个操作数A、B和控制信号ALUFun、Signed，在ARITH子模块中做加减法运算，CMP子模块根据ARITH模块的输出进行比较判断，LOGIC和SHIFT模块分别进行逻辑运算和移位运算，ALUFun的最高两位用于控制多路选择器的输出。 Figure3:ALU结构 ARITH模块ARITH模块中包括减法和加法两个模块，加法模块直接通过+号运算，减法模块先对第二个操作数取补码，再调用加法模块做加法运算。Overflow和Negative信号的产生是ALU中的难点： Figure4:ADD中的Overflow和Negative 1原作者：陈志杰；修改：王晗

CPU实验报告

微处理器CPU的安装与使用一、实验目的： 1.掌握CPU的性能参数、安装方法及正确的使用方法。 2.练习辨认不同型号的CPU。二、实验器材及准备：不同型号的CPU、主板。 CPU相关知识： ①CPU的位和字长: 位：在数字电路和计算机技术中采用二进制，代码只有“0” 和“1”，其中无论是“0”或是“1”在CPU中都是1“位”。字长：计算机技术中对CPU在单位时间内（同一时间）能一次处理的二进制数的位数称为字长。所以能处理字长为 8位数据的CPU通常就叫8位的CPU。同理，32位的CPU 就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制数就可以表示，所以通常就将8位称为一个字节。字节的长度是固定的，而字长的长度是不固定的，对于不同的CPU，字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。 ②主频： CPU主频也叫时钟频率，是CPU内核（整数和浮点运算器）

电路的实际运行频率，英文全拼为CPU Clock Speed，时钟频率的单位是MHz（兆赫）。但一般来说，主频越高，CPU在一个时钟周期里所能完成的指令数也就越多，CPU的运算速度也就越快。CPU主频的高低与CPU的外频和倍频有关，主频＝外频×倍频。 ③内存总线速度与扩展总线：内存总线速度也叫系统总线速度，一般等于外频，就是指CPU与L2（二级缓存）和内存之间的工作频率。扩展总线速度,英文全称是Expansion-Bus Speed，扩展总线就是指局部总线如PCI和VESA总线。PCI局部总线的速度一般为33.33MHz。所以，在33MHz下，具有32位数据位宽度的扩展总线的带宽为33.33MHz×32b＝1066MB≈ 133MBps。由此可见，扩展总线的速度也影响计算机的整体运行速度 ④工作电压：工作电压是指CPU正常工作时所需的电压。早期CPU的工作电压一般为5V，随着CPU主频的提高，CPU工作电压有逐步下降的趋势，以解决发热过高的问题。CPU制造工艺越先进，则工作电压越低，CPU运行时耗电功率就越小。工作电压有两种，分别是输入/输出（I/O）电压和内核（Vcore）电压。内核电压的高低主要取决于CPU的制造工艺. ⑤地址总线宽度和数据总线宽度：

CPU设计实验报告

武汉大学计算机学院计算机科学与技术专业 CPU设计实验报告实验名称:开放式实验CPU设计课题名称: 计算机组成原理班级: 计科2班指导教师：徐爱萍组长: 组员: 二零一五年三月

目录目录 (2) 1 实验环境(张航宇) (4) 1.1 Quartus Ⅱ介绍 (4) 1.2 硬件描述语言（VHDL） (4) 1.3实验的主要成果 (4) 2 实验要求(彭阳坤) (5) 2. 1 指令格式要求 (5) 2. 2 指令流程及微信号序列分析 (5) 2.2.1 ADD指令分析 (5) 2.2.2 ADC指令分析 (5) 2.2.3 SUB指令分析 (6) 2.2.4 SBC指令分析 (6) 2.2.5 INC指令分析 (6) 2.2.6 DEC指令分析 (6) 2.2.7 SHL指令分析 (7) 2.2.8 SHR指令分析 (7) 2.2.9 MOVR指令分析 (7) 2.2.11 MOVD指令分析 (7) 2.2.12 LDRR指令分析 (8) 2.2.13 STRR指令分析 (8) 2.2.14 JMP指令分析 (8) 2.2.15 JRZ指令分析 (8) 2.2.16 JRC指令分析 (9) 3.部件仿真实验(彭阳坤) (10) 3.1 八个通用寄存器设计与仿真 (10) 3.1.1 设计代码 (10) 3.1.2 RTL连接图 (16) 3.1.3 仿真过程 (16) 3.2算术逻辑单元设计与仿真 (17) 3.2.1 设计代码 (17)

3.2.2 RTL连接图 (22) 3.2.3 仿真过程 (23) 4. CPU设计(彭阳坤) (24) 4.1取指设计 (24) 4.2 时序节拍设计 (25) 4.3指令译码的设计 (26) 4.4执行部分设计 (29) 4.5存储器部分设计 (31) 4.6通用寄存器组设计 (32) 4.7寄存器输出设计 (38) 4.8顶层实体设计 (38) 5. 测试报告(张航宇) (42) 5.1规则文件 (42) 5.2测试文件 (42) 5.3指令测试 (44) 6 实验总结 (46) 6.1 彭阳坤的小结 (46) 6.1.1 实验收获 (46) 6.1.2 建议与意见 (46) 6.2张航宇的小结 (46) 6.2.1 实验收获 (46) 6.2.2 建议与意见 (47) 参考资料 (47)

c++程序设计实验报告

C++程序设计实验报告：班级：学号：指导教师：

实验一VC6.0环境入门与简单程序设计一、实验目的： 1、熟悉VC++6.0开了环境并编写简单的C++程序。 3、使用C++语言编写简单的输入输出程序。 4、使用VC++6.0的DEBUG调试功能：单步执行、设置断点、观察变量值。二、实验内容： 1、使用VC++建立一个标准C++程序，编译、运行如下程序： #include Int main() { Cout<<”Hello World!\n”; Cout<<”Welcome to C++!\n”; } 2、编程计算图形的面积。程序可计算圆形、长方形、正方形等的面积，运行时首先提示用户选择图形类型，然后根据不同图形类型，输入相关参数计算其面积，并将其显示出来。 #include using namespace std; void circle_area(); void rectangle_area(); void square_area(); int main()

{ int i; while(1) { cout<<"请输入图形类型（1：圆形；2：长方形；3：正方形；4：退出。）："; cin>>i; switch(i) { case 1:circle_area();break; case 2:rectangle_area();break; case 3:square_area();break; case 4:return 0; default:cout<<"输入错误！\n"; } } } void circle_area() { float r,s; cout<<"输入圆的半径："; cin>>r; s=3.14*r*r; cout<<"该圆的面积是："<>a>>b; s=a*b; cout<<"该长方形的面积是："<>a; s=a*a; cout<<"该正方形的面积是："<

计算机组成原理实验报告-单周期CPU的设计与实现

1个时钟周期 Cloc k 电子科技大学计算机科学与工程学院标准实验报告（实验）课程名称：计算机组成原理实验电子科技大学教务处制表电子科技大学实验报告学生姓名：郫县尼克杨学号： 2014 指导教师：陈虹实验地点：主楼A2-411 实验时间：12周-15周一、实验室名称：主楼A2-411 二、实验项目名称：单周期CPU 的设计与实现。三、实验学时： 8学时四、实验原理：（一）概述单周期（Single Cycle ）CPU 是指CPU 从取出1条指令到执行完该指令只需1个时钟周期。一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。（二）单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。

（三） MIPS 指令格式化 MIPS 指令系统结构有MIPS-32和MIPS-64两种。本实验的MIPS 指令选用MIPS-32。以下所说的MIPS 指令均指MIPS-32。 MIPS 的指令格式为32位。下图给出MIPS 指令的3种格式。本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。下图列出了本实验的所涉及到的9条MIPS 指令。五、实验目的 1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、运算器等。? 2、认识和掌握指令与CPU 的关系、指令的执行过程。? 3、熟练使用硬件描述语言Verilog 、EDA 工具软件进行软件设计与仿真，以培养学生的分析和设计CPU 的能力。六、实验内容（一）拟定本实验的指令系统，指令应包含R 型指令、I 型指令和J 型指令，指令数为9条。（二）CPU 各功能模块的设计与实现。（三）对设计的各个模块的仿真测试。（四）整个CPU 的封装与测试。七、实验器材（设备、元器件）：（一）安装了Xilinx ISE Design Suite 的PC 机一台（二）FPGA 开发板：Anvyl Spartan6/XC6SLX45 （三）计算机与FPGA 开发板通过JTAG （Joint Test Action Group ）接口连接，其连接方式如图所示。八、实验步骤一个CPU 主要由ALU （运算器）、控制器、寄存器堆、取指部件及其它基本功能部件等构成。? 在本实验中基本功能部件主要有：32位2选1多路选择器、5位2选1多路选择器、32位寄存器堆、ALU 等。（一）新建工程（New Project ）启动ISE Design Suite 软件，然后选择菜单File →New Project ，弹出New Project 26 31 25 21 20 16 15 11 10 6 5 0 op rs rt rd sa func R 型指令 26 31 25 21 20 16 15 0 op rs rt immediate I 型指令 26 31 25 0 op address J 型指令

CPU与简单模型机设计实验报告

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成与结构项目名称 CPU与简单模型机设计实验班级学号姓名同组人员无实验日期 2015-11-15 一、实验目的 1.掌握一个简单CPU的组成原理； 2.在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机； 3.为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。CPU由运算器（ALU）、微程序控制器（MC）、通用寄存器（RO）、指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成，如图下图所示。这个CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和贮存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。基本CPU构成原理图系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD芯片中。CLR连接至CON单元的纵情断CLR，按下CLR按钮，将是PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD 为低时，计数时钟到来后将CPU内总线的数据打入PC。程序计数器(PC)原理图 2.2 逻辑原理图分析本模型机；和前面微程序控制器实验相比，新增加一条跳转指令JMP，供有五条指令：IN（输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移）、HLT（停机）、其指令格式瑞霞（高4为为操作码）：

CPU与简单模型机设计实验实验报告

实验报告 CPU 与简单模型机设计实验日期： 2015.11 实验目的：（1）掌握一个简单CPU 的组成原理。（2）在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。（3）为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。二、实验内容：本实验要实现一个简单的 CPU 并且在此CPU 的基础上，继续构建一个简单的模型计算机。CPU 由运算器（ALU 、微程序控制器（MC 、通用寄存器（R0）,指令寄存器（IR ）、程序计数器（PC 和地址寄存器（AR 组成，如图2-1-1所示。这个CPU 在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中， CPU 必须和主存挂接后，才有实际的意义，所以还需要在该CPU 的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。图1-4-1基本CPU 构成原理图除了程序计数器（PC ，其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC 由两片74LS161和一片74LS245构成，其原理如图1-4-2所示。PC_B 为三态门的输出使能端，CLR 连接至CON 单元的总清端CLR 按下CLR 按钮，将使PC 清零，LDPC 和T2相与后作为计数器的计数时钟，当LOAD 为低时，计数时钟到来后将CPU 内总线上的数据打入PG 班级：学号: 姓名: 实验名称:

LDPC T2 CLR 图1-4-2程序计数器（PC）原理图本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP共有五条指令：IN （输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高4位为操作码）：助记符机器指令码说明 IN 0010 0000 IN T R0 ADD 0000 0000 R0 + R0 T R0 OUT 0011 0000 R0T OUT JMP addr 1100 0000 ******** addr ~pc HLT 0101 0000 停机其中JMP为双字节指令，其余均为单字节指令，******** 为addr对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图1-4-3所示。本实验在前一个实验的基础上增加了三个部件，一是PC （程序计数器），另一个是AR （地址寄存器），还有就是格式如表1-4-1所示。MEM（主存）。因而在微指令中应增加相应的控制位，其微指令CPU内总线 LOAD

cpu实验报告

武汉大学计算机学院课程实验(设计)报告题目：CPU设计专业（班）：2008级信息安全三班项目组成员：组长：许洋学号：30074 组员：王滢学号：30071 殷丽学号：30070 刘博文学号：30080 课程名称：计算机组成原理课程设计任课教师：蔡朝辉 2010-5-17

目录 1引言 ............................................................... 错误!未定义书签。实验目的 ...................................................... 错误!未定义书签。国内外研究现状........................................... 错误!未定义书签。实验环境 ...................................................... 错误!未定义书签。主要成果 ...................................................... 错误!未定义书签。2实验方法........................................................ 错误!未定义书签。总体说明 ...................................................... 错误!未定义书签。各部分说明 .................................................. 错误!未定义书签。时序控制信号形成部件 ...................... 错误!未定义书签。指令寄存器IR ...................................... 错误!未定义书签。程序计数器PC ..................................... 错误!未定义书签。只读存储器ROM ................................. 错误!未定义书签。控制寄存器CR..................................... 错误!未定义书签。随机存储器RAM ................................. 错误!未定义书签。通用寄存器GR .................................... 错误!未定义书签。三选一 ................................................. 错误!未定义书签。二选一 ................................................. 错误!未定义书签。运算器ALU ....................................... 错误!未定义书签。数据寄存器DR ................................. 错误!未定义书签。地址寄存器AR ................................. 错误!未定义书签。八位三态门TRI81 ............................. 错误!未定义书签。测试报告 ...................................................... 错误!未定义书签。微码设计.............................................. 错误!未定义书签。测试 ..................................................... 错误!未定义书签。测试程序 ...................................................... 错误!未定义书签。测试结果 ...................................................... 错误!未定义书签。3总结 ............................................................... 错误!未定义书签。实验总结 ...................................................... 错误!未定义书签。取得的收获 .................................................. 错误!未定义书签。意见与建议 .................................................. 错误!未定义书签。4参考文献........................................................ 错误!未定义书签。5组员分工........................................................ 错误!未定义书签。

CPU_与简单模型机设计实验实验报告

实验报告实验名称：CPU 与简单模型机设计实验日期：2015.11 班级：学号：姓名：一、实验目的： (1) 掌握一个简单CPU 的组成原理。 (2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。二、实验内容：本实验要实现一个简单的CPU，并且在此CPU 的基础上，继续构建一个简单的模型计算机。CPU 由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成,如图2-1-1 所示。这个CPU 在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU 必须和主存挂接后，才有实际的意义，所以还需要在该CPU 的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。图1-4-1 基本CPU 构成原理图除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）由两片74LS161 和一片74LS245 构成，其原理如图1-4-2 所示。PC_B 为三态门的输出使能端，CLR 连接至CON 单元的总清端CLR，按下CLR 按钮，将使PC 清零，LDPC 和T2 相与后作为计数器的计数时钟，当LOAD 为低时，计数时钟到来后将CPU 内总线上的数据打入PC。

图1-4-2 程序计数器(PC)原理图本模型机和前面微程序控制器实验相比，新增加一条跳转指令JMP，共有五条指令：IN （输入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下（高４位为操作码）：助记符机器指令码说明 IN 0010 0000 IN→R0 ADD 0000 0000 R0 + R0→R0 OUT 0011 0000 R0→OUT JMP addr 1100 0000 ******** addr→ PC HLT 0101 0000 停机其中JMP 为双字节指令，其余均为单字节指令，********为addr 对应的二进制地址码。微程序控制器实验的指令是通过手动给出的，现在要求CPU 自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图1-4-3 所示。本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR （地址寄存器），还有就是MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表1-4-1 所示。