自考计算机组成原理总复习资料

1、是主机：CPU、存储器和输入输出接口合起来构成计算机的主机。

2、CPU：中央处理器，使计算机的核心部件，由运算器和控制器构成。

3、ALU：算术逻辑运算单元，执行各种算术运算和逻辑运算。

4、指令：构成计算机软件的基本元素，表示成二进制数编码的操作命令。

5、位：计算机中的一个二进制数据代码（0或1），计算机中数据的最小表示单位。

6、字长：一个数据字中包含的位数，一般为8位，16位，32位或64位等。

7、操作系统：主要的系统软件，控制其它程序的运行，管理系统资源并且为用户提供操作界面。

8、汇编程序：将汇编语言程序翻译成机器语言程序的计算机软件。

9、汇编语言：采用文字方式（助记符）表示的程序设计语言。

10、编译程序：将高级语言程序转换成机器语言程序的计算机软件。

11、解释程序：解释执行高级语言程序的计算机软件，解释并执行源程序的语句。

12、接口：部件之间的连接电路，如输入输出接口是主机与外围设备之间传输数据与控制信息的电路。

13、伪指令：汇编语言程序通常还提供有关该程序装入内存中的位置的信息、表示程序段和数据段开始或结束的信息以及表示程序的开始和结束的信息等，还可以有条件汇编、文件包含、常熟定义等信息。表示这些信息的汇编指令称为伪指令。

14、虚拟地址：在虚拟存储器中，CPU根据指令生成的地址，又称为逻辑地址。

15、机器语言：是一种用二进制代码标识的能够被计算机硬件直接识别和执行的语言。

1、原码：带符号数据表示方法之一，一个符号位表示数据的正负，0代表正号，1代表符号，其余的代码表示数据的绝对值。

2、补码：带符号数据表示方法之一，正数的补码与原码相同；负数的补码是将二进制位按位取反后自阿最低位加1

3、反码：带符号数据表示方法之一，正数的反码与原码相同；负数的反码是将二进制位按位取反。

4、移码带符号数据表示方法之一，符号位用1表示正号，0代表负号，其余为与补码相同

5、阶码：在浮点数据编码中，表示小数点的位置的代码

6、尾数：在浮点数据编码中，表示数据有效值的代码。

7、上溢：指数据的绝对值太大，以致大于数据编码所能表示的数据范围。

8、下溢：指数据的绝对值太小，以致小于数据编码所能表示的数据范围。

9、Booth算法：一种带符号数乘法的方法，它采用相加和相减的操作计算补码数据的乘积。

10、海明距离：在信息编码中，两个合法代码对应位上编码不同的位数。

11、检错码：能够发现某些错误或具有自动纠错能力的数据编码。

12、纠错码：能够发现某些错误并具有自动纠错能力的数据编码。

13、海明码：一种常见的纠错码，呢观念检测出2位错误，并能纠正1位错误。

14、循环码：一种纠错码，其合法码字移动任

意位后的结果仍然是一个合法码字。

15、桶形移位器：一种移位电路，具有移2

位、移4位和移8位等功能。

16、半加器：半加器电路时只对两个输入数据

位进行加法，输出一个结果位，不考虑数据的

进位，也不产生进行输出的加法器电路。

17、阶码上溢：在浮点数中，当数据的绝对值

太大，以至于大于阶码所能表示的数据，称为

阶码上溢。

18、机器零：在浮点数据编码中，尾数部分为

0时不论其阶码为何值，都看作是零值，称为

机器零。

19、简叙奇偶校验码的构成规则：

（1）偶校验码的构成规则：所有信息位和单

个校验位的模2加等于0，即每个码字（包括

校验位）中1的数目为偶数。

（2）奇校验位的构成规则：所有信息位和单

个校验位的模2加等于1，即每个码字（包括

校验位）中1的数目为奇数。

20、浮点数乘除法运算的五个步骤是什么？

1、阶码的加减运算。

2、尾数的乘除法运算。

3、规格化。

4、对结果进行舍入。

5、检查结

果是否溢出，即检查阶码是否溢出。

1、RAM：随机访问存储器，能够快速方便地

访问地址中的内容，访问的速度与存储位置无

关。包括：SRAM静态随机访问存储器，DRAM

动态随机访问存储器。

2、ROM：只读存储器，只能读取不能写入。

3、PROM：可编程的ROM，可被户编程一次。

4、EPROM：可擦写可编程的ROM，可以被

用户编程多次。

5、相联存储器：一种按内容的存储器，每个

存储单元有匹配电路，可用于cache中查找数

据。

6、多体交叉存储器：由多个相互独立、容量

相同的存储器构成的存储器。每个存储器独立

工作，读写操作重叠进行。

7、直接映像：cache的一种地址映像方式，一

个主存块只能映像到cache 中的唯一对一个

指定块。

8、组相联映像：cache的一种地址映像方式，

将存储器空间分成若干组，各组之间是直接映

像，而组内各块之间则是全相联映像。

9、全写法：cache命中时的一种更新策略，写

操作时将数据既写入cache又写入主存。

10、写回法：cache命中时的一种更新策略，

写cache时不写主存，而当cache数据被替代

出去时才写回主存。

11、虚拟存储器：在内存与外存间建立的层次

体系，使得程序能够像访问主存储器一样访问

外部存储器，主要用于解决计算机中主存储器

的容量问题。

12、按写分配：cache不命中时的一种更新策

略，写操作时把对应的数据块从主存调入

cache。

13、简叙静态存储器的读操作：（1）外部电路

驱动芯片的地址线，将需要读取的数据的二进

制地址送到存储器芯片（2）将WE*控制信号

置高电平，将CS*信号和OE*信号置低电平。

（3）存储器芯片开始读操作，然后驱动数据

输出咸，将存储的数据输出。

14、cache：cache是一个高速小容量的临时存

储器，可以用高速的静态存储器芯片实现或集

成到CPU芯片内部，存储CPU最经常访问的

指令或操作数据。

15、数据寄存器：是存放操作数运算和运算的

重点结果，以减少访问存储器的次数，或者存

放从存储器读取的数据以及写入存储的数据

的寄存器。

15、从结构上提高存储器的带宽的措施有哪

些？他们的特点是什么？

措施：增加存储器的数据宽度和采用多提交叉

存储技术。

16、在计算机中常用的寻址方式有哪几种？

(1)立即数寻址（2）寄存器寻址（3）直接寻

址（4）寄存器间接寻址（5）基址变址寻址。

17、全相联映像：cache的一种地址映像方式，

每个主存块可映像到任何cache块。

18、堆栈：是一中存储部件，即数据的写入和

读出不需要提供地址，而是根据写入的顺序决

定读出的顺序：先存入的数据后读出，后写入

的数据先读出。

19、只读存储器：是一种只能读取数据不能写

入数据的存储器。他勇于存储计算机中的一些

固定的信息。

20、cache的常用替换算法：随机法、先进先

出法、近期最少使用法等。

随机法：使随机地确定替换存储单元。

先进先出法：替换最早调入的存储单元，cache

中的块就像一个队列一样，先进入的县调出。

近期最少使用法：能比较好的利用访存局部性

原理，替换出近期用得最少的存储块。

21、快闪存储器：快擦存储器，它是在EPROM

和EEPROM 的制造技术基础萨化工发展起

来的一种新型的电可擦非挥发性存储器元件。

22、cache命中率：访问主存的数据或代码存

在于cache中的情形为cache命中，cache命中

的统计概率为cache的命中率。

23、段式虚拟存储器的优点是用户地址空间分

离，段表占用存储空间数量少，管理简单。段

式虚拟存储器的缺点是真个段落必须一起调

入或调出，这样使得段长不能大于内存容量。

24、一般而言，需要在一条机器指令中包含以

下的信息（1）操作的类型（2）操作数的存书

位置（3）操作结果的存储位置

25、一条转移指令的操作过程是：1）取指令，

将程序计数器PC 的内容作为地址访问指令

存储器，并将PC的内容加上指令的字节数，

访问到的内容传送到指令寄存器IR。（2）指

令译码。对指令寄存器中的操作码进行译码，

识别指令操作类型。（3）更新指令地址，计算

吓一跳指令的地址，并将计算结果送入PC。

第四章

1、助记符：汇编语言中采用的比较容易记忆

的文字符号，表示指令中的操作码和操作数。

2、寻址方式：对指令的地址码进行编码，以

得到操作数在存储器中地址的方式。

3、RISC：精简指令系统计算机。

4、CISC：复杂指令系统计算机。

5、相对转移：一种形成转移目标地址的方式，

转移指令的目标指令地址是由PC寄存器的值

加上一个偏移量形成的。

6、绝对转移：一种形成转移目标地址的方式，

转移指令的目标指令地址是有效地址直接指

定，与PC寄存器的内容有关。

7、条件转移：一种转移指令类型，根据计算

机中的状态决定是否转移。

8、无条件转移：一种转移指令类型，不管状

态如何,一律进行转移操作。

9、指令格式：计算机指令编码的格式。

10、指令字长度：一个指令中所包含的代码的

位数。

11、相对寻址方式：操作数的寻址是程序计数

器PC的值加上一个偏移量，因为访问的数据

位置时相对于指令的位置。因此称为相对寻址

方式。

12、在计算机中常用的寻址方式有哪几种？

(1)立即数寻址（2）寄存器寻址（3）直接寻

址（4）寄存器间接寻址（5）基址变址寻址。

13、指令系统：计算机中各种指令的集合称为

指令系统，或指令集。

14、简叙RISC技术的主要特征。

（1）简化的指令系统（2）以寄存器——寄存

器方式工作。（3）指令一流水方式工作。（4）

使用较多的通用寄存器一减少访存。（5）委提

高直立茎能够执行速度，绝大部分采用组合电

路控制器实现，不用或少用微程序实现。

（6）通过精心选择的指令系统，并采用软件

手段，特别是优化变异技术，力求能高效的支

持高级语言实现，生成优化的机器指令代码。

15、计算机的CPU具有哪些方面的基本功

能？（1）指令控制，控制指令的执行顺序，

对程序运行的控制。（2）操作控制，对指令的

各个操作步骤，及指令内操作补助的控制。（3）

数据运算，对数据进行算术和逻辑运算，以实

现按计算机指令所规定的功能。（4）异常处理

和中断处理，对CPUneibu出现的意外情况进

行处理，如处理运算中的溢出等错误情况以及

处理外部设备的服务请求等。

16、常见指令的类型包括：

(1)数据传送指令（2）算术运算指令（3）逻

辑运算指令（4）程序流控制指令

（5）输入输出操作指令（6）堆栈操作指令（7）

字符串处理指令（8）系统指令

17、地址码：指令中指定操作数地址的字段。

操作码：指令中指定操作类型的字段。

18、MIPS处理器的主要特征是：

（1）指令格式简单。只有三种指令格式，美

中指令格式中的数据寻址方式是固定的。（2）

采用流水执行方式提高指令执行速度。（3）使

用32个通用寄存器。（4）采用“比较与转移”

指令，从而使比较和转移这两个动作在以太哦

一条指令内便可完成，并不需要设置条件码。

1、指令周期：从一条指令的启动到下一条指

令的启动的间隔时间。

2、机器周期：指令执行中每一步操作所需要

的时间。时钟周期：计算机的主频周期一个指

令周期一般需要几个机器周期完成，一个机器

周期需要几个时钟周期。

3、硬连线逻辑：一种控制器逻辑，用一个时

序电路产生时间控制信号，采用组合逻辑电路

实现各种控制功能。

4、微程序：存储在控制存储器中的完成指令

功能的程序，由微指令组成，

5、微指令：控制器存储的控制代码，分为操

作控制部分和顺序控制部分。

操作控制部分包含一个机器周期中每个位

操作所需要的全部控制信号的编码，用来发出

管理和指挥全机工作的控制信号。即控制字。

顺序控制部分用来决定产生下一条微指令

的微地址。

6、微地址微指令在控制存储器中的存储地址。

7、水平型微指令：一次呢观念地一并执行多

个并行操作控制信号的微指令。

8、垂直型微指令：一种为指令类型，设置为操作码字段，采用为操作码编码法，由微操作码规定微指令的功能。

9、控制存储器：微程序型控制器中存储微指令的存储器。

10、微程序控制器主要由哪几部分构成？各部分的功用是什么？

答：微程序控制器主要由控制存储器、微指令寄存器、微地址寄存器和地址转移逻辑等构成（1）控制存储器：存放实现全部指令系统的所有微程序2）微指令寄存器：存放由控制存储器中独处的意条为指令信息。3）微地址寄存器：存放将要访问的下一条微指令的微地址（4）地址转移逻辑部分：能够测试执行中的状态信息，修改为地址寄存器中的内容，以便按修改后的内容去读下一条微指令。

11、在专用通路计算机中，一条运算指令的执行需要哪四个阶段？他们都执行什么动作？1）取指令，将程序计数器PC的内容作为地址访问指令存储器。将PC内容加上指令的字节数，访问到的内容传送到指令寄存器IR中。2）指令译码及读取操作，对指令寄存器中的操作进行姨妈识别指令类型，并根据指令地址码从寄存器或数据存储器中读取操作数，将操作数送ALU的输入端。3）执行，控制其向ALU发送操作命令，ALU 对A端和B端的数据执行指令制定的运算操作。4）写回，将运算结果写回到结果寄存器，累加器，存储器12、微指令中，控制字的编码方式有三种：（1）直接表示法：这种方法的特点是简单直观，控制字的输出直接用于操作koingzhi。（2）编码表示法：微代码的分组减少了控制存储器所需要存储的代码数量，但是编码的微指令代码需要译码后才能成为控制信号。（3）混合表示法：能综合考虑微指令字长、灵活性和执行速度方面的要求。

13、产生后继微指令微地址可有三种方式：（1）计数器方式，由称增量方式。，用微程序uPC来产生下一条微指令的微地址，将微程序中的各条微指令按执行顺序安排在控制存储器中，后继微地址由现行微地址加上一个增量形成。

（2）断定方式：断定方式根据机器状态决定下一个微指令的微地址，下一个微指令，下一条微指令的微地址包含在担欠微指令的代码中。

（3）结合方式，结合方式就是把增量方式与断定方式相结合。

14、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在一个存储器中，需要时从这个存储器中读取。也就是把操作控制信号变成微指令，存放在一个专门的存储器中。一条机器指令的功能通常用许多微指令组成的序列来实现，这个微指令叫做微程序。在计算机运行时，一条又一条的读出这些微指令，从而产生各种操作控制信号。

15、组合逻辑性控制器：以硬连线方式组合逻辑型控制器产生各种控制信号的控制器。

第六章

1、总线事务：总线操作的请求方与响应方之间的一次通信。

2、总线协议：总线通信同步副ize，规定时限总线数据传输的定时规则。

3、菊花链方式：各申请总线的设备合用一条总线作为请求信号线，而总线控制设备的响应

信号线则串接在各设备间。

4、独立请求方式：集中式总线裁决方式之一，

每一个设备都有一个独立的总线请求信号线

送到总线控制器，控制器也给各设备分别发送

一个总线响应信号。

5、计数器定时查询方式：集中式总线裁决方

式之一，设备要求使用总线时通过一条公用请

求线发出，总线控制器按计数器的值队各设备

进行查询。

6、系统总线：处理器总线，连接处理器和主

存，使计算机系统的主干。

7、消息传输：总线的信息传输方式之一，将

总线需要传送的数据信息、地址信息和控制信

息等组合成一个固定的数据结构以猝发方式

进行传输。

8、总线裁决：决定总线由哪个设备进行控制

的方式称为总线裁决方式.。

总线裁决的控制方式可分为集中式控制和分

布式控制两种。集中式总线裁决包括链式查询

方式，计数器定时查询方式和独立请求方式三

种。

9、总线接口：连接在总线上的设备与总线的

连接电路。

系统总线接口的基本功能：（1）控制，控制功

能是传递总线上的控制信息，主设备会通过总

线接口向从设备发出控制信息。

（2）数据缓存，所数据缓存功能是在总线传

递信息是，在总线接都种临时存放数据内容。

（3）状态设置，状态设置是通过总线和转移

从设备的工作信息，主设备需要了解从设备的

信息，以便启动进一步的操作。

（4）数据转换，某些总线接口需要对传递的

数据进行转换。

10、消息：是一种固定格式的数据，又称为数

据包。

11、提高总线信号速度的主要措施有：

（1）增加总线宽度。（2）增加传输的数据长

（3）缩短总线长度

（4）降低信号电平（5）采用差分信号（6）

采用多条总线

12、串行传输：是指数据的传输在一条信号线

路上按位进行的传输方式。

并行传输：是指数据的传输每个数据为都需要

单独一条传输线的传输方式。

13、同步通信：在一个公共的时钟信号控制下

进行数据的传输方式。

异步通信：采用握手信号来控制数据的传输方

式。

14、总线周期是主设备占用总线进行一次数据

传输的时间。从请求总线到完成总线使用的操

作序列称为总线事务，它是在一个总线周期中

发生的一系列活动。典型的系统作镍铬丝案的

事务包括请求操作、裁决操作、地址传输、数

据传输和总线释放操作。

15、USB是由pc机厂商开发的一种串行总线。

USB是一个较复杂的标准总线，采用较复杂

的数据包格式和传输协议支持各种外围设备

的各种操作类型，在主机端和外设端都要求大

量的软件支持。该总线已成为事实上的工业标

准。适合于计算机与外围设备之间或者计算机

之间的高速通信。高速传输方式主要用于视频

设备、大容量存储设备的数据传输。目前，采

用USB总线的外围设备已经十分丰富，包括

打印机、鼠标器等各种外围设备，还有U盘。

U盘是采用USB接口的快闪存储器，可实现

磁盘的功能。

16、PCI是系统板上的总线，他可支持需要对

主存或相互之间进行快速访问的多种适配器，

并且允许主机以全速进行访问。这个总线是一

种时钟同步型输入/输出总线，总线接口上所

有的信号的逻辑和时序都作了严格的定义，数

据线为32位，可扩充到64位。PCI总线支持

隐含的总线裁决，即当一个总线设备占用PCI

总线时，另一个总线可同时请求总线，总线能

够进行裁决。

17、数据通路：通常把寄存器与运算器之间传

递信息的线路连同这些部件称为“数据通路”

18、传输速率：它指通道在传输数据时，1秒

钟时间内传输的位数（bps），即传输速率。

1、分辨率：衡量显示器显示清晰度的指标，

以像素的个数为标志。

2、灰度级显示器所显示的像素点的亮度差别。

3、归零制：一种磁盘信息记录方式，正脉冲

表示1，负脉冲表示0，在激烈下一个信息之

间记录电流要恢复到零电流。

4、不归零制：一种磁盘信息记录方式，磁头

线圈上始终有电流，、正向电流代表1，反向

电流代表0。

5、调相制：一种磁盘信息记录方式，在一个

磁化元的中间位置，利用电流相位的变化进行

写1或者写0。

6、调频制：一种磁盘信息记录方式，写1电

流的变化频率是写0电流频率的2倍。

7、寻道时间：在磁盘中，将磁头定位到所要

求的磁道上所需要的时间。

8、波特率：是码元传输速率，只没秒钟通过

信道传输的码元数。

比特率：信息位传输速率，每秒钟通过信

号传输的有效信息量。

1、统一编址：一种外围设备的寻址方法，将

输入输出设备中的控制寄存器，数据局寄存

器，状态寄存器和内存单元一样看待，将它们

和内存单元联合在一起编排地址。

2、单独编址：一种外围设备的巡至方法，采

用专门的控制信号进行输入输出操作，内存的

地址空间和输入输出设备的地址空间是分不

开的。

3、单级中断：简单的处理中断方法，与多极

中断对应，各种中断的优先级一样，在处理一

个中断时不响应另一个中断请求，所以是单重

中断。

4、多极中断：处理多重中断的方法，采用按

优先级的方法，在处理某级中断时，与他同级

的中断或比它低级的中断请求不能中断它的

处理，而比它优先级高的中断请求则能中断它

的处理。

5、中断屏蔽：在处理中断时阻止其他中断。

6、现场保护：接受中断时保存CPU 工作信

息，如各寄存器的值。

现场恢复：CPU从中断处理程序返回前，

将专门存储的信息恢复到相应的寄存器中。

7、中断向量：由发出中断请求的设备通过输

入输出总线主动向CPU发出一个识别代码。

8、自陷：由CPU的某种内部因素引起的内部

中断。

9、软件中断：由自陷指令引起的中断。

10、通道命令：通道控制器自己的指令，可完

成输入输出操作。

11、中断：发生了一个外部的事件时，调用相

应的处理程序的过程。

12、简叙在比较简单的处理方式下，CPU响

应中断的步骤。

（1）关中断，进入一个短暂不在响应中断的

状态

（2）保存现场信息，为了中断处理结束之后，

能恢复原来的状态继续执行，将现场相关寄存

器信息作专门存储。

（3）识别发出中断的外围设备，判断中断信

号，确定中断来源，形成中高端服务程序入口

地址。

（4）执行中断服务程序，完成中断请求的操

作。

（5）恢复现场信息，将专门存储的信息恢复

到相应的寄存器中。

（6）开中断，继续执行中断前的程序代码，

并允许其他中断请求。

13、简叙CPU启动DMA 的操作步骤：

（1）测试外围设备状态，向DMA接口的设

备地址寄存器送入设备地址。

（2）写存储器地址寄存器，包括传输数据的

起始地址。

（3）写长度计数器，包含传输数据的长度。

（4）启动DMA控制逻辑，可以通过写命令

寄存器实现。

14、简叙通道由启动到结束操作的工作过程。

通道接到启动信号后（1）要到指令的内存单

元中去通道地址自，放在通道地址寄存器中。

（2）根据通道地址寄存器的值到内存中取第

一条通道指令，并放在通道指令寄存器中（3）

通道程序执行对通过在通道指令寄存器中的

相应为进行设置来告诉通道执行结构在执行

网承担欠指令后，自动转入下一条指令或者结

束数据传输过程。（4）通道程序的最后一条指

令是一条结束指令，通道在执行到这条结束指

令时就不再取下一条指令，而是通知外设结束

操作。

15、DMA：直接存储器访问，一种高速输入

输出方法。

16、在程序查询方式下，计算机进行输入操作

的过程是：

（1）CPU启动外围设备，命令外围设备进行

读操作。

（2）CPU读取外围设备的状态，等待输入设

备的数据发送准备就绪。

（3）CPU从数据总线输入数据，放在内部的

寄存器中。

在程序查询方式下，计算机进行输出操作的过

程是：

（1）CPU启动外围设备，命令外围设备接受

数据。

（2）CPU读取外围设备的状态，等待输出设

备准备好接受数据。

（3）CPU把数据放在数据总线上，向外围设

备提供数据。外围设备将数据取走。

17、简叙中断裁决轮询方式：在轮询方式中，

CPU依次查询各外围设备的状态寄存器，以

确定中断源，遇到发出中断的外围设备就相应

外围设备的中断请求，中断服务的顺序就是轮

询的顺序。

18、外围设备控制器的具体任务是：

（1）从通道接受通道指令，控制外围设备完

成指定的操作。

（2）向通道提供外围设备的状态。

（3）将各种外围设备的不同信号转换成通道

能够识别的标准信号。

19、通道的功能：

（1）接受CPU的输入输操作命令，按命令要求控制外围设备。

（2）从内存中读取通道程序并执行，控制外围设备的各种操作。

（3）控制数据在内存于外围设备之间的传输操作。根据需要提供数据缓存空间以及提供数据存储的地址和传输的数据长度。

（4）读取外围设备的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中。（5）向CPU发出输入输出本操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。

20、为解决DMA与CPU共同使用存储器，可采用专门的电路协调各模块的访存操作。它对冲突的访问进行裁决，通常采用的方法有三种：（1）CPU等待DMA的操作。

（2）DMA乘存储器空闲时访问存储器。（3）CPU与DMA交替访问存储器。

21、CPU与外围设备进行的通信有三种类型：(1) CPU向外围设备发出操作控制命令，操作控制命令不久包括数据读写操作命令，还可能包括其他操作控制命令，如光盘托架的运动、打印机送纸、磁盘中磁头的移动和定位。（2）外围设备向CPU提供状态信息。外围设备用一些信号线向CPU表示其工作状态，表示其操作是否完成以及市否发生了错误情况等。

（3）数据在CPU与外围设备之间的传输。这是输入输出操作的主要内容，会费大部分的输入输出操作时间。

22、通道：是一个具有输入输出处理器控制的输入输出接口。

23、DMA的数据块传输过程可分为三个阶段：传输前预处理、数据传输、传输后处理。

预处理阶段由CPU执行几条输入输出指令来完成，包括测试外围设备状态、向DMA接口的外围设备地址寄存器中送入外围设备号并启用外围设备，同时向内存地址寄存器中送入起始地址，向长度计数器中送入交换的数据个数。

在这些工作完成后，CPU可处理其他任务。DMA控制器占用总线后，进行一个数据单元的传输。数据块中的数据单元全部传输完成后向CPU发出中断请求，由CPU进行后处理。DMA的后处理工作是：一旦DMA的中断请求得到响应，CPU停止原来程序的执行。转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、命令DMA继续传输数据或停止DMA工作。

24、根据数据传输方式，通道可分成字节多路通道、选择通道和数组多路通道三种类型。（1）选择通道：对于高速传输，通道难以同时对多个这样的外围设备进行操作，只能一次对一个外围设备进行操作，这种通道称为选择通道。

（2）数组多路通道：数组多路通道以固定大小的数足（数据块）为单位在若干高速传输操作之间进行交叉复用。

（3）字节多路通道：.字节多路通道用于连接多个慢速的和中速的外围设备。能够识别的标准信号。

19、通道的功能：

（1）接受CPU的输入输操作命令，按命令要

求控制外围设备。

（2）从内存中读取通道程序并执行，控制外

围设备的各种操作。

（3）控制数据在内存于外围设备之间的传输

操作。根据需要提供数据缓存空间以及提供数

据存储的地址和传输的数据长度。

（4）读取外围设备的状态信息，形成整个通

道的状态信息，提供给CPU或保存在内存中。

（5）向CPU发出输入输出本操作中断请求，

将外围设备的中断请求和通道本身的中断请

求按次序报告CPU。

20、为解决DMA与CPU共同使用存储器，

可采用专门的电路协调各模块的访存操作。它

对冲突的访问进行裁决，通常采用的方法有三

种：（1）CPU等待DMA的操作。

（2）DMA乘存储器空闲时访问存储器。（3）

CPU与DMA交替访问存储器。

21、CPU与外围设备进行的通信有三种类型：

(1) CPU向外围设备发出操作控制命令，操作

控制命令不久包括数据读写操作命令，还可能

包括其他操作控制命令，如光盘托架的运动、

打印机送纸、磁盘中磁头的移动和定位。

（2）外围设备向CPU提供状态信息。外围设

备用一些信号线向CPU表示其工作状态，表

示其操作是否完成以及市否发生了错误情况

等。

（3）数据在CPU与外围设备之间的传输。这

是输入输出操作的主要内容，会费大部分的输

入输出操作时间。

22、通道：是一个具有输入输出处理器控制的

输入输出接口。

23、DMA的数据块传输过程可分为三个阶段：

传输前预处理、数据传输、传输后处理。

预处理阶段由CPU执行几条输入输出指令来

完成，包括测试外围设备状态、向DMA接口

的外围设备地址寄存器中送入外围设备号并

启用外围设备，同时向内存地址寄存器中送入

起始地址，向长度计数器中送入交换的数据个

数。

在这些工作完成后，CPU可处理其他任务。

DMA控制器占用总线后，进行一个数据单元

的传输。数据块中的数据单元全部传输完成后

向CPU发出中断请求，由CPU进行后处理。

DMA的后处理工作是：一旦DMA的中断请

求得到响应，CPU停止原来程序的执行。转

去执行中断服务程序，做一些DMA的结束工

作，包括校验送入传输的数据、命令DMA继

续传输数据或停止DMA工作。

24、根据数据传输方式，通道可分成字节多路

通道、选择通道和数组多路通道三种类型。

（1）选择通道：对于高速传输，通道难以同

时对多个这样的外围设备进行操作，只能一次

对一个外围设备进行操作，这种通道称为选择

通道。

（2）数组多路通道：数组多路通道以固定大

小的数足（数据块）为单位在若干高速传输操

作之间进行交叉复用。

（3）字节多路通道：.字节多路通道用于连接

多个慢速的和中速的外围设备。

能够识别的标准信号。

19、通道的功能：

（1）接受CPU的输入输操作命令，按命令要

求控制外围设备。

（2）从内存中读取通道程序并执行，控制外

围设备的各种操作。

（3）控制数据在内存于外围设备之间的传输

操作。根据需要提供数据缓存空间以及提供数

据存储的地址和传输的数据长度。

（4）读取外围设备的状态信息，形成整个通

道的状态信息，提供给CPU或保存在内存中。

（5）向CPU发出输入输出本操作中断请求，

将外围设备的中断请求和通道本身的中断请

求按次序报告CPU。

20、为解决DMA与CPU共同使用存储器，

可采用专门的电路协调各模块的访存操作。它

对冲突的访问进行裁决，通常采用的方法有三

种：（1）CPU等待DMA的操作。

（2）DMA乘存储器空闲时访问存储器。（3）

CPU与DMA交替访问存储器。

21、CPU与外围设备进行的通信有三种类型：

(1) CPU向外围设备发出操作控制命令，操作

控制命令不久包括数据读写操作命令，还可能

包括其他操作控制命令，如光盘托架的运动、

打印机送纸、磁盘中磁头的移动和定位。

（2）外围设备向CPU提供状态信息。外围设

备用一些信号线向CPU表示其工作状态，表

示其操作是否完成以及市否发生了错误情况

等。

（3）数据在CPU与外围设备之间的传输。这

是输入输出操作的主要内容，会费大部分的输

入输出操作时间。

22、通道：是一个具有输入输出处理器控制的

输入输出接口。

23、DMA的数据块传输过程可分为三个阶段：

传输前预处理、数据传输、传输后处理。

预处理阶段由CPU执行几条输入输出指令来

完成，包括测试外围设备状态、向DMA接口

的外围设备地址寄存器中送入外围设备号并

启用外围设备，同时向内存地址寄存器中送入

起始地址，向长度计数器中送入交换的数据个

数。

在这些工作完成后，CPU可处理其他任务。

DMA控制器占用总线后，进行一个数据单元

的传输。数据块中的数据单元全部传输完成后

向CPU发出中断请求，由CPU进行后处理。

DMA的后处理工作是：一旦DMA的中断请

求得到响应，CPU停止原来程序的执行。转

去执行中断服务程序，做一些DMA的结束工

作，包括校验送入传输的数据、命令DMA继

续传输数据或停止DMA工作。

24、根据数据传输方式，通道可分成字节多路

通道、选择通道和数组多路通道三种类型。

（1）选择通道：对于高速传输，通道难以同

时对多个这样的外围设备进行操作，只能一次

对一个外围设备进行操作，这种通道称为选择

通道。

（2）数组多路通道：数组多路通道以固定大

小的数足（数据块）为单位在若干高速传输操

作之间进行交叉复用。

（3）字节多路通道：.字节多路通道用于连接

多个慢速的和中速的外围设备。

能够识别的标准信号。

19、通道的功能：

（1）接受CPU的输入输操作命令，按命令要

求控制外围设备。

（2）从内存中读取通道程序并执行，控制外

围设备的各种操作。

（3）控制数据在内存于外围设备之间的传输

操作。根据需要提供数据缓存空间以及提供数

据存储的地址和传输的数据长度。

（4）读取外围设备的状态信息，形成整个通

道的状态信息，提供给CPU或保存在内存中。

（5）向CPU发出输入输出本操作中断请求，

将外围设备的中断请求和通道本身的中断请

求按次序报告CPU。

20、为解决DMA与CPU共同使用存储器，

可采用专门的电路协调各模块的访存操作。它

对冲突的访问进行裁决，通常采用的方法有三

种：（1）CPU等待DMA的操作。

（2）DMA乘存储器空闲时访问存储器。（3）

CPU与DMA交替访问存储器。

21、CPU与外围设备进行的通信有三种类型：

(1) CPU向外围设备发出操作控制命令，操作

控制命令不久包括数据读写操作命令，还可能

包括其他操作控制命令，如光盘托架的运动、

打印机送纸、磁盘中磁头的移动和定位。

（2）外围设备向CPU提供状态信息。外围设

备用一些信号线向CPU表示其工作状态，表

示其操作是否完成以及市否发生了错误情况

等。

（3）数据在CPU与外围设备之间的传输。这

是输入输出操作的主要内容，会费大部分的输

入输出操作时间。

22、通道：是一个具有输入输出处理器控制的

输入输出接口。

23、DMA的数据块传输过程可分为三个阶段：

传输前预处理、数据传输、传输后处理。

预处理阶段由CPU执行几条输入输出指令来

完成，包括测试外围设备状态、向DMA接口

的外围设备地址寄存器中送入外围设备号并

启用外围设备，同时向内存地址寄存器中送入

起始地址，向长度计数器中送入交换的数据个

数。

在这些工作完成后，CPU可处理其他任务。

DMA控制器占用总线后，进行一个数据单元

的传输。数据块中的数据单元全部传输完成后

向CPU发出中断请求，由CPU进行后处理。

DMA的后处理工作是：一旦DMA的中断请

求得到响应，CPU停止原来程序的执行。转

去执行中断服务程序，做一些DMA的结束工

作，包括校验送入传输的数据、命令DMA继

续传输数据或停止DMA工作。

24、根据数据传输方式，通道可分成字节多路

通道、选择通道和数组多路通道三种类型。

（1）选择通道：对于高速传输，通道难以同

时对多个这样的外围设备进行操作，只能一次

对一个外围设备进行操作，这种通道称为选择

通道。

（2）数组多路通道：数组多路通道以固定大

小的数足（数据块）为单位在若干高速传输操

作之间进行交叉复用。

（3）字节多路通道：.字节多路通道用于连接

多个慢速的和中速的外围设备。

自考计算机组成原理总复习资料

1、是主机:、存储器和输入输出接口合起来构成计算机的主机 计算机W1件 由运算器和控制器构成。 3?:算术逻辑 运算单元， 逻辑各种算软逻令运本成计算的操作命令。"丄 亠 5、位：计算机中的一个二进制数据代中数据的最小表示单位。 6、字长：一个数据字中包含的位数，一般为8位，16位，32位或64位等。 7、操作系统：主要的系统软件，控制其它程序的运行，管理提统操作运行为用户 8、汇编程序：将汇器语言程序翻计算机软件。、亠一 9内汇编语言 :采用文字万式（助记符）表示的程序设计语言。 10、编译程序：将高级 语聲序转计算机 11 '、解释程序：解释执................ 计 或结 束的 信息 以及 表示 的_ , 常熟 汇义、信息包表、 示这些信息的汇编指 令称为伪指令。 AI羊丄11、o、 进制代码标识的能识别 制代行硬件言。 原码：带符号数器个符 号位表示数据的码表符 号，据的代对值。、 、， 2『^补码:、带符号数据 表示方法之一，正数的 z补码与原码』目同； 负数的补码是将二进制 位按位取反丿自阿最低 位加叮口― 3T摯码：带 符号数数表示方法与 原，码 相 一，负 数的反码是将一移码带 符号数据表示方 法之器，符号位 用1表示正号，0 代表负 号，其余为与补码相同 亠、一—5内。阶码、 在浮点数据编码中，表 示小数点的位置的代码 十据编码中，表示数据 有效值的代码。口甜绝 对值太大，以致大于数 据编码所能表示的数据 范围?十” J溢：指数 据的绝对值太小，以致 小的数又编围所能表示 9内算法：一 种带符号数 乘法的方 法，它作计 相补码相 据，它积。 内海明距离:在信息 编码中，两个合法代码 对应位上编码不同的位 数。 11、检错码：能够发现 某些错误或具有自动纠 错能力的数据编码。 12、纠错码：能够发现 某些错误并具有自 ___ 」O 器，使 算术运 算。…… 执行高级语的语释的执行源程序的语句。 12、接口：部^件之间的连接电路，、如输入 与控制信息的电路。13、伪指令：汇编语言程序通常还提供有的位程的信入内供有程序段和数据段开始 示程序的开始和结束信 息等，还可以有14、虚拟地址：在虚 拟存储器中，根据指令 逻成的地,,又称 15、卫 :疋 言。........... 据表示方法之一 正负，0代表正 .相 将 浮点数 口。 阶码上溢据的在浮 18、 加等包括校验位）中2o 的内浮目为乘除法运算 的五个步骤是什么内尾 码的加减运算。算结果 进行格入。45、、 即检查 出。 1、― 器，能够 态随机|问存储器所2内 只读存储器，只能读取 不能写入。“ 3、、可编、 程的，可被户编程的次。 一：可擦写可、编程 的，，可以被用户编程 多次。 5、相联存储器：一种 按内容的存储器，每个 存储单兀有匹配 数据所 ......... . 由多个相…—.. 量相同的 10、写 高电

计算机组成原理期末试题及答案

第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器

按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息

4月全国计算机组成原理自考试题及答案解析

全国2019年4月高等教育自学考试 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共15小题，每小题1分，共15分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.若二进制数为1111.101，则相应的十进制数为( )。 A.15.625 B.15.5 C.14.625 D. 14.5 2.在下列设备中，属于图形输入设备的是( )。 A.键盘 B.条形码阅读机 C.数字化仪 D.显示器 3.磁表面存储器记录信息是利用磁性材料的( )。 A.磁滞回归线特性 B.磁场渗透特性 C.磁场分布特性 D.磁场吸引力特性 4.系统级的总线是用来连接( )。 A.CPU内部的运算器和寄存器 B.主机系统板上的所有部件 C.主机系统板上的各个芯片 D.系统中的各个功能模块或设备 5.在微程序控制中，把操作控制信号编成( )。 A.微指令 B.微地址 C.操作码 D.程序 6.从一条指令的启动到下一条指令的启动的间隔时间称为( )。 A.时钟周期 B.机器周期 C.工作周期 D.指令周期 7.假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到的操作数为200，则所采用的寻址方式为( )。 A.立即寻址#200 B.寄存器间接寻址(R) C.存储器间接寻址(200) D.直接寻址200 8.表示主存容量的常用单位为( )。 A.数据块数 B.字节数 C.扇区数 D.记录项数 9.已知一个8位寄存器的数值为11001011，将该寄存器逻辑左移一位后，结果为( )。 A.01100101 B.10010111 C.01100111 D.10010110 10.多位二进制加法器中每一位的进位传播信号P为( )。 A.X i+Y i B.X i Y i C.X i+Y i+C i D.X i⊕Y i⊕C i 11.存储器的随机访问方式是指( )。 A.可随意访问存储器 1

02318自考计算机组成原理(问答)总结讲解

1．简述主存与CACHE之间的映象方式。 【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。 2．简述存储器间接寻址方式的含义，说明其寻址过程。 【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。 寻址过程：从指令中取出存储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。 3．微程序控制器主要由哪几部分构成?它是如何产生控制信号的? 【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成。 操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。 4．简述提高总线速度的措施。 【答案】从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。 5．简述中断方式的接口控制器功能。 【答案】中断方式的接口控制器功能：①能向CPU发出中断请求信号；②能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址；③CPU要能够对中断请求进行允许或禁止的控制；④能使中断请求参加优先级排队。 6．CPU与DMA访问内存冲突的裁决的方法有哪些？ 【答案】①CPU等待DMA的操作；②DMA乘存储器空闲时访问存储器；③CPU与DMA交替访问存储器。 08真题1.高速缓存Cache用来存放什么内容?设置它的主要目的是什么? (3分) 参考答案：Cache中存放当前活跃的程序和数据，作为主存活跃区的副本。(2分) 设置它的主要目的是解决CPU 与主存之间的速度匹配。（2分） 2.什么是堆栈?说明堆栈指针SP的作用。(3分) 参考答案：堆栈是一种按先进后出（或说成是后进先出）顺序进行存取的数据结构或存储区域。常在主存中划一小块连续单元区作为堆栈。(3分) 堆栈指针SP是用来保存最后进入堆栈的位置（栈顶）的寄存器。(1分) 3.简述微程序控制方式的基本思想。它有什么优点和缺点? (3分) 参考答案：（P132-134）微程序控制的基本思想可归纳为： （1）将微操作命令以微码形式编成微指令，并事先固化在控制存储器（ROM）中。(1分) （2）将一条机器指令的操作分解为若干微操作序列，用一段微程序对应地解释执行，微程序中每条微指令所包含的微命令控制实现一步操作。(1分) 优点：结构规整，有利于设计自动化；易于修改与扩展，灵活性、通用性强；适于作系列机的控制器，性能价格比较高；可靠性较高，易于诊断与维护。(1分) 缺点：速度相对较慢。（1分） 4.什么是中断?请说明它的特点和适用场合。(3分) 参考答案：中断是指在计算机的运行过程中，CPU接到更紧迫的服务请求而暂停执行现行程序，转去执行中断服务程序，以处理某些随机事态；并在处理完毕后自动恢复原程序的执行。(2分) 主要特点是具有随机性，通过执行程序来处理随机事件。(1分) 它适用于中低速I/O操作的管理，以及处理随机发生的复杂事件。(1分) 5.什么是串行总线?什么是并行总线?试比较它们的应用场合。(3分) 参考答案：串行总线采用一条数据线；并行总线采用多条线路并行地传输数据信号。(2分) 串行总线一般用于较长距离的较低速率的数据传输；并行总线一般用于较短距离的高速数据传输。(2分) 07真题1.半导体随机访问存储器芯片主要有哪两种类型？(5分) 参考答案：主要有静态存储器（SRAM）芯片和动态存储器（DRAM）芯片。 2.简述CISC和RISC的含义。(5分) 参考答案：CISC：复杂指令系统计算机，其指令条数较多，指令功能和结构复杂，进而机器结构复杂。（2分）RISC：精简指令系统计算机，其指令条数较少，指令结构和功能简单，进而机器结构简单，提高了机器的性能价格比。

(完整版)计算机组成原理期末考试试题及答案

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

计算机组成原理实验

计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。

计算机组成原理全国月自考试题

全国2013年7月高等教育自学考试 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题纸” 的相应代码涂黑。未涂、错涂或多涂均无分。 1．若十进制数为120，则其对应的8位补码[X]补为 A．01111000 B．00001111 C．11111000 D．10001111 2．用3K×4位的存储芯片组成12KB存储器，需要这样的芯片 A．8片B．4片 C．3片 D.2片 3．下列存储器中，存取速度最快的存储器是 A．主存B．高速缓存 C．光盘D．硬盘 4．寄存器寻址是指 A．操作数在寄存器中B．操作数地址在寄存器中 C．操作数在存储器中D．操作数地址在存储器中 5．指令格式中的地址结构是指 A．地址段占多少位B．指令中采用几种寻址方式 C．指令中如何指明寻址方式D．指令中给出几个地址 6．下列寄存器中，汇编语言程序员可编程使用的是 A．存储器地址寄存器B．通用寄存器 C．存储器数据寄存器D．指令寄存器 7．微指令存放在 A．主存中 B.RAM中 C．ROM中D．硬盘中 8．总线从设备 A．不掌握总线控制权B．掌握总线控制权 C．只能发送信息D．只能接收信息 9．DMA方式是指输入输出接口控制 A．CPU与外设之间传输数据 B.CPU与内存之间传输数据 C．外设与外设之间传输数据D．内存与外设之间传输数据 10．不属于 ．．．输入输出设备的计算机部件是

A．显示器B．运算器 C．打印机D．键盘 二、名词解释题（本大题共6小题，每小题3分，共18分） 11．ALU 12．定点数 13．ROM 14．控制字 15．中断 16．CRT显示器 三、简答题（本大题共6小题，每小题5分，共30分） 17．在计算机硬件处理中采用什么计数制？为什么？ 18．计算机指令中一般包含哪些字段？ 19．计算机中有哪些类型的寄存器？ 20．总线上有哪些信息传输方式？ 21.CPU响应中断的步骤有哪些？ 22．磁盘有哪些记录方式？ 四、简单应用题（本大题共2小题，每小题10分，共20分） 23．用原码一位乘的乘法方法进行2×4的四位原码乘法运算，要求写出其运算过程。 24．写出单总线的CPU结构中，执行写存储器指令STORE R3,mem的过程（其中mem为内存地址值）。单总线CPU的结构示意图如下：

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-

计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。

A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；

自考计算机组成原理 改错题

改错题 1. 运算器的功能就是执行加、减、乘、除四则运算。 2.已知x=0.1011，那么[-x]补为1.0101，[x/2]补为0.11011. 3.1KB=1000字节 4.两个定点数相减，不会产生溢出。 5.主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。 6.在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。 7.在虚拟存储器中，常将存储空间按程序模块大小划分为若干页。 8.二地址指令中，操作数的物理位置可安排在两个主存单元。 9.在寄存器寻址方式中，指定寄存器中存放的是操作数地址。 10.位操作类指令的功能是对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置。 11.一条机器指令由一段微指令编成的维程序来解释执行。 12.指令周期、机器周期和工作脉冲构成三级时序系统。 13.减少控制存储器容量，是设计微程序控制器所追求的目标之一。 14.总线中地址线的功能是用于指定存储器单元和I/O设备接口电路的选择地址。 15.单总线结构系统是指：各大功能部件之间用一根信号线连接。 16.如果认为CPU等待设备的状态信号是处于非工作状态（既踏步等待），那么，程序查询方式的主机与设备是串行工作的。 17.在计算机系统中，除CPU外的其它部件和设备都称为外围设备。 18.磁盘的位价格就是单位数据容量的价格，等于磁盘设备的价格除以容量。 19.写入硬盘时，若一个文件的长度超出一个磁道的容量，则继续写入同面的相邻磁道中。 20.随机扫描方式画图速度快，图象清晰，但价格昂贵。 21.单级中断与多级中断的区别是单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断。

计算机组成原理实验

实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理期末试题

1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50

2018年4月自考《计算机组成原理》真题(完整试卷)含参考答案

2018年4月自考《计算机组成原理》真题（完整试卷）含参考答案 选择题部分 一、单项选择题：本大题共10小题，每小题1分，共10分。在每小题列出的备选项中只有一项是最符合题 目要求的，请将其选出。 1．计算机中的U盘属于 A．运算器B．控制器 C．内存D．外存 2．下列软件中不属于系统软件的是 A．操作系统B．语言处理系统 C．文字处理软件D．数据库管理系统 3．IEEE754单精度(32位)浮点数格式中指数的偏移常数为 A．127 B．128 C．1023 D．1024 4．若十进制数为-l00，则其对应的8位补码[X]补为 A．01100100 B．11100lOO C．10011100 D．1001101l 5．采用寄存器直接寻址方式的操作数在 A．指令中B．通用寄存器中 C．内存中D．外存中 6．MIPS计算机的汇编指令“1w $s1，200($s2)”的功能是 A．$sl=Memory[$s2+200] B．$s2=Memory[$s1+200] C．$s1=Memory[$s2]+200 D．$s2=Memory[$s1]+200 7．微程序存放在 A．主存储器中B．控制存储器中 C．高速缓存中D．外存储器中 8．—个1 6MB的主存储器，按字节编址需要地址线 A．14条B．24条 C．34条D．44条 9．在计算机的存储器层次结构中，速度最陕的是 A．硬盘B．寄存器 C．高速缓存D．主存 10．在浮点数的乘法中，乘积的尾数规格化后，小数点左边两位是 A．00 8．01

C．10 D．11 非选择题部分 二、填空题：本大题共15空，每空1分，共15分。 11．MIPS指令流水线数据通路通常包括取指、译码、_____、_____和五段流水线。 12．Cache行和主存块之间的映射方式有_____、_____和_____三种。 13．磁盘的平均存取时间由_____、_____和_____三部分构成。 14．CPU的数据通路的时钟周期长度包括Clk—to-Q时间(也叫锁存延迟)、所有操作元件中最长操作延迟时间、_____和_____等四个部分。 15．I／O端口的编址方式有_____和_____两种方式。 16．在Intel处理器中将外部中断分为_____中断和_____中断两类。 三、名词解释题：本大题共5小题，每小题3分，共15分。 17．标志寄存器 18．总线宽度 19．随机存取存储器RAM 20．微地址 21．DMA控制器 四、简答题：本大题共4小题，每小题5分，共20分。 22.试说明在计算机系统的层次化结构中，最终用户、应用程序员、系统管理员和系统程序员分别与操作系统、汇编程序、编译程序和应用程序这四个程序的哪一个相对应？ 23.汉字字符的编码有哪三类？简述各类编码的作用，并分别列举一个实际的编码。 24.在浮点数加减法中对阶的目的是什么？对阶原则是什么？ 25.试比较变址寻址方式和基址寻址方式的异同。 五、计算题：本大题共3小题，第26、27小题各6分，第28小题4分，共16分。 26.某计算机的时钟周期为2.5ns，指令集中有A?D四种不同类型的指令，这四类指令的平均CPI分别为3、2、4、5。某高级语言程序P经两个不同版本的编译程序，编译成了两种不同的指令序列X1和X2，两个指令序列包含的指令情况如下表所示。 (1)该计算机的峰值MIPS是多少？

【精品】计算机组成原理期末考试简答题重点

一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.

2012年4月自考计算机组成原理试题及答案

全国2012年4月高等教育自学考试 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共15小题，每小题2分，共30分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1．存储器的基本单位字节的长度是（ B ） A．1bit B．8bit C．16bit D．32bit 2．定点小数是指（ B ） A．小数点固定在最低位数的后面B．小数点固定在最高位数的后面 C．小数点的位置可以随意指定D．没有小数的数 3．-1的8位补码表示是（ D ） A．00000001 B．10000001 C．10000000 D．11111111 4．二进制数01101011对应的十进制数为（ B ） A．100 B．107 C．117 D．127 5．下列采用偶校验的8位奇偶校验编码中正确的是（ D ） A．10111010 B．11110010 C．01100111 D．00000000 6．下列存储器中不是 ．．半导体存储器的是（ B ） A．静态存储器B．动态存储器 C．U盘D．光盘

7．容量为4KB的存储器的最少地址位数为（ B ） A．11 B．12 C．13 D．14 8．下列指令助记符中表示求补操作的是（ D ） A．ADD B．COM C．AND D．NEG 9．下列寻址方式中出现在指令“ADD R2, (R1)”中的是（ C ）A．隐含寻址B．存储器间接寻址 C．寄存器间接寻址D．直接寻址 10．下列寄存器中用于与存储器之间传送数据的是（ A ）A．MDR B．MAR C．PC D．SP 11．下列说法不正确 ．．．的是（ C ） A．硬连线控制器比微程序控制器设计复杂 B．硬连线控制器不便于实现复杂指令的控制 C．微程序控制器比硬连线控制器速度要快 D．微程序控制器将指令执行所需要的控制信号存放在存储器中12．UART接口属于（ B ） A．同步串行传送总线B．异步串行传送总线 C．同步并行传送总线D．异步并行传送总线 13．一个字长为16位的并行总线包含有几条数据线？（ B ）A．8条B．16条 C．32条D．64条

计算机组成原理实验完整版

河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

自考计算机组成原理问答总结

自考计算机组成原理问答总结

1．简述主存与CACHE之间的映象方式。 【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。2．简述存储器间接寻址方式的含义，说明其寻址过程。【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。 寻址过程：从指令中取出存储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。 3．微程序控制器主要由哪几部分构成?它是如何产生控制信号的? 【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成。 操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。 4．简述提高总线速度的措施。 【答案】从物理层次：1增加总线宽度；2增加传输的数据

长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。 5．简述中断方式的接口控制器功能。 【答案】中断方式的接口控制器功能：①能向CPU发出中断请求信号；②能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址；③CPU要能够对中断请求进行允许或禁止的控制；④能使中断请求参加优先级排队。 6．CPU与DMA访问内存冲突的裁决的方法有哪些？ 【答案】①CPU等待DMA的操作；②DMA乘存储器空闲时访问存储器；③CPU与DMA交替访问存储器。 08真题1.高速缓存Cache用来存放什么内容?设置它的主要目的是什么? (3分) 参考答案：Cache中存放当前活跃的程序和数据，作为主存活跃区的副本。(2分) 设置它的主要目的是解决CPU与主存之间的速度匹配。（2分） 2.什么是堆栈?说明堆栈指针SP的作用。(3分) 参考答案：堆栈是一种按先进后出（或说成是后进先出）顺序进行存取的数据结构或存储区域。常在主存中划一小块连续单元区作为堆栈。(3分) 堆栈指针SP是用来保存最后进入堆栈的位置（栈顶）的寄存器。(1分) 3.简述微程序控制方式的基本思想。它有什么优点和缺点?

2018年自考《计算机组成原理》试题

2018年自考《计算机组成原理》试题 一、填空题(每空１分，共15分) 1、第一代电子数字计算机所用的基本器件是。 2、固件是一种特性的硬件。 3、设x=-（13/16），[X]补= 。 4、在浮点补码加减法运算中，当运算结果的尾数出现___________和____________时,需进行向左规格化操作。 5、磁盘存储器中,可寻址的最小单位是______________。 6、按其读写性，我们可将半导体存储器分为两种。 7、操作表达式为(Ad1)OP(Ad2)→Ad1的指令,称为_________地址指令。 8、指令译码的主要功能是对_______________进行译码。 9、PSW用于存放程序运行时的工作方式、____________和___________。 10、在用分段直接编码法组合成的微指令中,应将具有___________性的微命令分在不同字段内。 11、键盘是一种________设备。 12、采用中断屏蔽码技术,可以改变各设备的_______________。 13、中断过程实质上是一种程序的____________过程。 14、设X=—51/64，当字长为7位（含一位符号位）时，[X]原=___________，[X]补=________。 15、运算器的基本组成中，核心部件是_____________。 16、在在计算机中，各部件间往来的信息分为三种类型，除数据信息

外，它们是______和______ 信息。 17、在浮点补码加减运算中，当运算结果的尾数出现______和______ 形式时，需要进行向右规格化操作。 18、一般来说，机器指令包括两个部分内容，它们是________和__________。 19、总线的通讯方式有______________和__________两种。 20、按信息传送的格式，接口可分为______________接口和_________ 接口两大类。 21、Cache存贮器中采用的主要替换算法有__________________和______________ 。 22、任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为，其中第i位的权为。 23、8421BCD码中，十进制数字“5”的BCD码的前面加上奇校验位后，为。 24、设字长8位（含1位符号位），真值X=-1011，则[X]原= 。 25、有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择。 26主存储器进行两次连续、独立的操作（读/写）之间所需的时间称作。 27、程序访问的为Cache的引入提供了理论依据。 28、某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有种指令。

计算机组成原理全部实验.

计算机科学技术系王玉芬2012年11月3日

基础实验部分该篇章共有五个基础实验组成，分别是： 实验一运算器实验 实验二存储器实验 实验三数据通路组成与故障分析实验 实验四微程序控制器实验 实验五模型机CPU组成与指令周期实验

实验一运算器实验 运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。 运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。机器字长n位，意味着能完成两个n位数的各种运算。就应该由n个全加器构成n位并行加法器来实现。通过本实验可以让学生对运算器有一个比较深刻的了解。 一、实验目的 1．掌握简单运算器的数据传输方式。 2．掌握算术逻辑运算部件的工作原理。 3. 熟悉简单运算器的数据传送通路。 4. 给定数据，完成各种算术运算和逻辑运算。 二、实验内容： 完成不带进位及带进位的算术运算、逻辑运算实验。 总结出不带进位及带进位运算的特点。 三、实验原理： 1.实验电路图

图4-1 运算器实验电路图

2.实验数据流图 图4-2 运算器实验数据流图 3.实验原理 运算器实验是在ALU UNIT 单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU 来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。 （1）DR1，DR2：运算暂存器， （2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。 （3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。 （4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。 （5）M ：M ＝0执行算术操作；M ＝1执行逻辑操作。 （6）/CN ：/CN ＝0表示ALU 运算时最低位加进位1；/CN ＝1则表示无进位。 （7）ALU －BUS ：控制运算器的运算结果是否送到总线BUS ，低电平有效。 （8）SW －BUS ：控制8位数据开关SW7－SW0的开关量是否送到总线，低电平有效。 四、实验步骤： 实验前首先确定实验方式（是手动方式还是系统方式），如果在做手动方式实验则将方式选择开关置手动方式位置（31个开关状态置成单板方式）。实验箱已标明手动方式和系统方式标志。所有的实验均由手动方式来实现。如果用系统方式，则必须将系统软件安装到系统机上。将方式标志置系统模式位置。学生所做的实验均在系统机上完成。其中包括高 ALU DR1 DR2 LDDR1 T4 LDDR2 T4 S1 S2 M0 S0 CN S3