当前位置：文档库 › 电子课程设计

电子课程设计

(论文首页纸)

09 — 10学年第一学期

课程名称：电子课程设计——多路竞赛抢答器设计任课教师：张丹、严琴论文题目：

8路竞赛抢答器

学号： MDA07044 姓名：吕良泉年级： 07级

专业：机械设计制造及其自动化班级： 1班

提交日期： 2010年 7 月 29 日

一、前言 (3)

二、功能介绍 (3)

三、总体设计方案 (3)

四、单元模块设计 (4)

<1>、抢答电路设计 (4)

<2>、定时电路设计 (5)

<3>、控制电路和报警电路设计 (6)

<4>、振荡电路 (8)

五、电路参数的计算及元器件的选择 (8)

六、主要芯片介绍 (10)

七、设计总结 (13)

八、参考资料 (13)

九、附录 (14)

1、前言

1.1主要功能介绍

（1）抢答器最多可供8名选手参赛，编号为1~8号，各队分别用一个按钮（分别为S1~S8）控制，并设置一个系统清零和抢答控制开关S，该开关由主持人控制。

（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来。

（3）开关S作为清零及抢答控制开关（由主持人控制），当开关S被按下时抢答电路清零，松开后则允许抢答。输入抢答信号由抢答按钮开关S1~S8实现。

（4）有抢答信号输入（开关S1~S8中的任意一个开关被按下）时，并显示出相对应的组别号码。此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。

1.2扩展功能介绍

（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。

（2）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示

上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。

（4）当选手抢答完后，主持人可根据相关题的加减分对选手进行加分或减分。

2、总体方案设计

如图1所示的总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给

出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。主要使用74LS148,74LS279,74LS192, 74LS48，74LS00N,74LS08N.

图1 总体方框图

3、单元模块设计

3．1抢答器电路功能介绍

设计电路见图2所示。电路选用优先编码器74LS148 和锁存器74LS279来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于"清除"端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝1，使74LS148 优先编码工作标志端（图中5号端）＝1，处于禁止状态，封锁其他按键的输入。当按

键松开即按下时，74LS148的此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后才可能进行。

图2 抢答器电路

3．2定时时间电路功能介绍

原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。

图3 定时电路

3．3控制电路和报警电路

由555 芯片构成多谐振荡电路，555 的输出信号再经三极管放大，从而推动扬声器发声。

控制电路包括时序和报警两个电路,如图所示。控制电路需具有以下几个功能。主持人闭合开关扬声器发声,多路抢答器电路和计时电路进入正常状态; 参赛者按键时,扬声器发声,抢答电路和计时电路停止工作；抢答时间到，无人抢答，扬声器发声，抢答电路和计时电路停止工作。

由功能表可以看出，要使电路实现倒计时（减法）功能，应使CR=0，PE 非=1，CP+=1，CP-=CP。可用CR端接电平开关来控制计时器的工作与否。

声响显示电路需要在两种情况下做出反应：一种是当有参赛者按下抢答开关时，相应电路的发光二极管亮，同时推动输出级的蜂鸣器发出声响；第二种情况是当裁判员给出“请回答”指令后，计时器开始倒计时，若回答问题时间到达限定的时间，蜂鸣器发出声响。

声响电路由两部分组成：一是由门电路组成的控制电路，二是三极管驱动电路。门控电路主要由或门组成，它的两个输入，一个来自抢答电路各触发器输出Q非的与非，他说明只要有一Q非为低电平，就使该与非门输出为高电平通过或门电路驱动蜂鸣发生器；另一个来自计时系统高位计数器的借位信号QB，它说明计时电路在30秒向29秒，28秒，……2秒，1秒，0秒倒计时再向30秒转化时向高位借位时给出一个负脉冲经反相器得到一个高电平。这个高电平信号也能使蜂鸣器发声。

图5 时序控制电路

3.4振荡电路

本系统需要产生三种频率的脉冲信号，一种是频率为1KHZ的脉冲信号，用于声响电路；一种是频率为500KHZ的脉冲信号，用于触发器的CP信号。第三中频率为1HZ信号用于计时电路。以上电路可用555定时器组成，也可用石英晶体组成的振荡器经过分频得到。

图 6 振荡电路

4、电路参数的计算及元器件的选择

4．1电路参数的计算

发声延迟0.5秒，fo＝1．43／［（R1＋2R2）C］，权衡考虑到元器件的成本和74LS121的相关性质（下文有说明），最终选择的电阻值为R1=15K，R2=68K，C=10uF

4．2元件清单

表1 元件清单

5、主要芯片介绍

5．1 优先编码器 74LS148

74LS148为8线－3线优先编码器，表2为其真值表，图8为其管脚图。

I 0

I 1 I 2 I 3 I 4 I 5 I 6 I 7 S

10 11 12

13 1 2 3 4 574LS148

(a)(b)

图8 74LS148管脚

表2 74LS148—3线二进制编码器真值表

74LS148工作原理如下：

该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。

当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI 为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先

级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。

从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理

5.2 锁存器74LS279

原理：在74ls279中，由于4回路中2回路置位端子为两个，所以使用其一时，整理两个置位输入作为1个使用，或将另一个输入固定为“H”使用。另外，作为稍微变化74LS279 的使用方法，也可将3组作为RS锁存器使用，剩余的RS锁存器作为2输入NAND门电路使用，复位输入例如①管脚固定为”L”时其输入为”H”，所以可构成将②和③作为输入，输出为④的2输入NAND。其管脚图如图9所示。

图9 74LS279管脚引线图

5.3 计数器74LS192

74LS192具有下述功能：

①异步清零：CR=1，Q3Q2Q1Q0=0000

②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0

③保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态

④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数

⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数

74LS192是双时钟方式的十进制可逆计数器。

CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

CO为进位输出：1001状态后负脉冲输出

BO为借位输出：0000状态后负脉冲输出。

图10 74LS192管脚引线图

5.4 74LS48与七段LED数码管

图12 74LS48与七段LED数码管的联结

使能端的作用如下：

(1) 是试灯输入端，当LT=0，BI =1时，不管其它输入是什么状态，a~g七段全

亮。

(2)灭灯输入，当 BI=0，不论其它输入状态如何，a~g均为0，显示管熄灭。

(3)动态灭零输入，当 LT=1，BI=0时，如果A0A1A2A3=0000时，a~g均为各段熄灭。

(4)RBI为灭“0”信号，用来熄灭器件显示0。

6、设计总结

经过这次课程设计的学习，我确实学习了很多知识，真正的感受到了理论联系实际的重要性，以及这之间莫大区别。由于接触不多，开始学得很费力，但到后来就好了。在以后的课程设计中，遇到问题，最好的办法就是问别人，发挥群众的力量，复杂的事情就会变得很简单。

通过这次课程设计，我明白了学会与大家合作的重要性，从原理图的最终确定，这都是大家分工合作的结果，正是因为大家相互配合，才使我们很快的完成了任务。这些天的学习我深刻的体会到实际与理论有很大的区别。在我们学习的过程中不仅考验了我们对知识的吸收和掌握，而且也考验了我们的细心和耐心。

经完成这次课程设计我觉得收获很多，不但进一步掌握了数电的知识及相关专业知识，还提高了自己的设计能力。虽然只是初步学会了数字抢答器的设计，离真正掌握还有一定距离，但学习的这段日子确实令我收益匪浅，因为我有学到了课本以外的很多知识，还锻炼了自己的能力。

7、参考文献

[1] 康华光. 电子技术基础（数字部分）[M]. (第五版) . 北京：高等教育出版社,. 2000

[2] 林育兹.电工学实验[M] .高等教育出版社，2010

[3] 林育兹.电工技术[M] .科学出版社，2006

附：八路抢答器电路图