文档库 最新最全的文档下载
当前位置:文档库 › AD转换器参考电压模块的版图设计

AD转换器参考电压模块的版图设计

毕业设计(论文)

ADC转换器参考电压模块的版图设计

学院:信息科学技术学院

专业:

姓名:指导老师:电子科学与技术

文观上

学号:

职称:

0601531013 路良刚高级工程师

中国·珠海

二○一○年五月

北京理工大学珠海学院毕业设计(论文)

诚信承诺书

本人郑重承诺:我所呈交的毕业设计(论文)《ADC转换器参考电压模块的版图设计》是在指导教师的指下,独立开展研究取得的成果,文中引用他人的观点和材料,均在文后按顺序列出其参考文献,设计(论文)使用的数据真实可靠。

承诺人签名:

日期:年月日

摘要

版图设计是决定良率高低的一个重要环节,按设计自动化程度来分,可将版图设计方法分成手工设计和自动设计两大类。按照对布局布线位置的限制和布局模块的限制来分, 则可把设计方法分成全定制和半定制两大类。由于制造工艺水平的提高,特征尺寸的减小,各种寄生参数对电路的影响也越来越大,在版图设计中有越来越多的问题要考虑。

本文首先是分析比较了各种高速模数转化器的特点之后采用Cadence公司的Virtuoso 定制设计平台,使用全定制的的方法对一个ADC参考电压电路进行版图设计,ADC参考电压电路使用了cmos工艺,量程为0.5V,在版图时调用Cadence公司提供的90nm标准cmos 工艺库,用Spectre工具对电路进行了性能分析和仿真,并在Cadence公司提供的工艺文件下完成了版图设计,详细的分析了版图设计的过程,介绍了DRC规则和LVS,然后使用Assura工具进行DRC和LVS验证,进行仿真的验证,证明本论文的版图设计完全符合要求。在最后还对一些DRC和LVS错误进行了分析。

关键词:参考电压电路版图设计 cmos 工艺全定制后仿真

Abstract

Layout design is an important part of the rate decision according to the degree of automation design, and layout design methods can be divided into the design manual and automatic design of two categories. According to the place and route location and layout of the restrictions to limit the sub-module, the design methods can be divided into full-custom and semi-custom two categories. Since raising the level of manufacturing technology, feature size decreases, the various parameters on the circuit parasitic effects also growing in the territory of the design of a growing number of issues to consider.

This paper is a comparative analysis of the characteristics of digital converter using Cadence Virtuoso company, use the custom design platform for a method of customized reference voltage circuit ADC layout design,. ADC reference voltage circuit to maintain the use of the cmos technology, Range for 0.5 V, called the Cadence companies to provide standard cmos 90 nm process for using the tools Spectre circuit performance analysis and simulation, and Cadence technology companies to provide the documents to complete the layout, a detailed analysis of the layout design process, the DRC rules are introduced and use of Assura Tools DRC and LVS verification,and simulation test to prove that the layout of the paper fully meet the requirements. In the end, some mistakes of LVS DRC and analyzed.

Key Words:reference voltage circuit layout design cmos technology full-custom post layout simulation.

目录

摘要 ........................................... I Abstract ........................................ I I 1绪论.. (1)

1.1本课题研究的意义 (1)

2版图设计方案 (2)

2.1版图设计工具简介 (2)

3模拟数字转换器(ADC)简介 (3)

3.1工作原理 (3)

3.2模数转换器的种类 (4)

3.2.1全并行结构模数转换器 (5)

3.2.2两步式模数转换器 (6)

3.2.3流水线模数转换器 (8)

3.2.4流水线模数转换器的体系结构 (9)

4电路分析 (11)

4.1参考电压电路 (11)

4.2电路模拟仿真结果 (11)

5版图设计 (14)

5.1 CMOS工艺概述 (14)

5.2单元版图设计 (15)

5.2.1 90nm制造工艺综述 (15)

5.2.2电容的版图设计 (16)

5.2.3 MOS管的版图设计 (17)

5.2.4电阻的版图设计 (19)

5.3CMOS保护环设计 (20)

5.4天线效应的分析 (21)

5.5衬底噪声分析 (22)

5.6 MOS管的匹配分析 (23)

5.7版图的总体设计 (23)

5.7.1估算芯片面积 (23)

5.7.2电源规划 (27)

5.7.3 布局 (28)

5.7.4 布线 (29)

5.7.5 版图优化 (31)

5.8版图 (35)

6物理验证 (38)

6.1设计规则检查 (38)

6.1.1 DRC规则介绍 (38)

6.1.2 DRC操作 (41)

6.2 电路规程检查 (43)

6.2.1 LVS介绍 (43)

6.2.2 LVS操作 (44)

7版图错误分析 (46)

7.1DRC错误分析 (46)

7.1.1 OXIDE.X.1错误 (46)

7.1.2 METAL1.SP.1.2错误 (47)

7.1.3 CONT.W.1错误 (48)

7.2 LVS错误分析 (49)

8总结及讨论 (51)

参考文献 (52)

附录 (53)

致谢 (55)

1 绪论

1.1 本课题研究的意义

集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。集成电路是电子电路,但它又不同于一般意义上的电子电路,它把成千上百的电子元件包括晶体管,电阻,电容甚至电感集成在微小的芯片上,正是这种奇妙的设计和制造方式使它为人类社会的进步创造了空前绝后的器件,而使这种奇迹变为现实的是集成电路版图设计。

版图是集成电路设计的最后截断的产物,版图设计就是按照线路的要求和一定的工艺参数,设计出元件的图形并排列互连,以设计出一套供IC制造工艺使用的光刻掩模版的图形,称为版图或工艺复合图

集成电路版图设计是实现集成电路制造所必不可少的设计环节,它不仅关系到集成电路的功能是否正确,而且也会极大程度地影响集成电路的性能,成本与功耗。近年来迅速发展的计算机,通信,嵌入式或便携式设备中集成电路的高性能低功耗运行都离不开集成电路版图的精心设计,一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。

集成电路版图设计是一门技术,它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性,空间想象力和耐心,需要设计者长期工作的经验和知识的积累,需要设计者对日新月异的集成电路发展密切关注和探索。然而,集成电路版图设计不仅仅是一门技术,还是一门艺术。设计出一套符合设计规则的“正确”版图也许并不困难,但要设计出最大程度体现高性能低功耗低成本,能实际可靠工作的芯片版图却不是一朝一夕能学会的事情。

最初,集成电路版图设计是在一种称为Myler的特殊纸张上用手工绘制的,这是一项既耗时有耗力的工作。市场的需求和技术上的进步,急切需求人们开发出一套软硬件的解决方案来加快芯片的面市时间,尤其是是整个版图设计过程自动化。此外,最终掩膜对精确性的要求,也在不断促使版图设计计算化。但是在复杂的场合,有些程序的应用遇到了阻力,需要人工干预帮助解决问题。人工设计得到的器件版图密度一般高于自动化版图设计和布线程序所得到的密度,因而人机交互式版图设计和布线程序得到了广泛的应用。

目前集成电路版图设计的工具很多,以cadence,mentor和synopsis等公司的产品占据了软件工具市场的90%以上的份额,国内有华大公司自主研发的九天软件系统。

2 版图设计方案

2.1 版图设计工具简介

Cadence公司的virtuoso定制设计平台是一个全面的系统,能够加速差异化定制芯片的精确设计。个人消费电子和无线产品已经成为当今世界电子市场的主导力量.这些设备对于新功能和特性的无止境的要求促进了RF,模拟和混合信号应用设备的前所未有的发展。为创造满足该需求的新产品,IC设计师必须掌握精确的模拟数值—电压,电流,电荷,以及电阻与电容等参数值的持续比率。这就是企业采用定制设计的时候。全定制设计在让性能最大化的同时实现面积和功耗的最小化。尽管如此,它需要进行大量的手工作业,需要一批有着极高技能的特定工程师。此外,定制模拟电路对于物理效应更为敏感,而这在新的纳米工艺节点上进一步加强。为简化设计定制IC的流程,并将其整合到终端产品中,半导体和系统公司需要精密的软件和流程方法,以达成迅速上市和迅速量产的目标。Vrituoso 定制设计平台提供了极其迅速而保证芯片精确的方式,进行定制模拟,RF和混合信号IC 的设计。主要优点:通过数据库上的集成产品,解决了跨越各工艺节点的复杂设计要求,自动化约束管理有助于维持流程内以及广泛分布于设计链内的设计意图,高速全面的模拟引擎实现约束精炼全新的底层编辑器让设计团队可以在芯片实现之前探索多种设计结构,新的版图布置技术和DFM相结合,提供了尽可能最佳,最具差异化的定制芯片。

Virtuoso版图编辑器,在层次化的多窗口环境中使用全套用户配置和简单易用的纯多边形版图编辑特性来加快设计全定制。通过可选的参数化单元(pcell)和强大的具有直接访问数据库功能的脚本语言SKILL,工具配置与其他相互操作可以获得额外加速性能。易于生成和导航复杂设计,支持无限的层次及多窗口编辑环境加速版图输入,使用简单易用和便易于访问的编辑功能。使用Pcell提高生产率与进行设计优化。OpenAccess数据库可高效,高性能地处理大型设计。完全层次化的窗口编辑环境Virtuoso版图编辑器提供在任一编辑会话中打开多个单元或模块的能力,或在同一设计不同视图帮助确认复杂一致性。集成的全局视窗是个直观的导航助手,能在总体设计上下文内定位放大的详细区域。优化性能的选择,缩,重画和其他常用的命令提高版图设计生产率。

Virtuoso Analog Design Envrionment(Virtuoso ADE):Virtuoso模拟电路设计环境是Virtuoso全定制设计平台上的模拟设计与仿真环境,它是业界事实上的标准环境,用于仿真和分析全定制的模拟集成设计电路设计以及射频电路设计。

3 模拟数字转换器(ADC)简介

3.1工作原理

由于微电脑系统具备了快速运算,存储数据的能力,现在的机电系统中,微电脑所制作而成的控制器(controller)早已取代了旧时纯机械式或是电机机械式的控制机构。微电脑内部之讯号模式,皆为数字讯号,即通常所谓的逻辑[0]或[1],逻辑0代表低电位,通常在微电脑系统中为0伏特,逻辑1代表高电位,通常在微电脑系统中为5伏特。

然而在自然界中的物理现象,当予以数量化之后往往是呈现连续的模拟讯号,因此若将外界物理量的变化量传入微电脑中进行运算,或是要由微电脑输出命令驱动装置时,就需要将讯号进行转化处理,图1即为利用微电脑控制系统的机电装置的数据讯息处理流程。

图1

ADC模拟/数字转换过程可以用图2表示,过程主要有两项,首先要对欲转换的数据进行取样与保存(Sampling and Holding),然后再将汲取到的数据加以量化(Quantization),如此就完成了数据的转换。其中的取样的目的在于将原始模拟数据一一提取,因此取样频率(Sampling grate)越高则讯号越不容易失真,亦即分辨率越高;量化的目的则是在于将取样所获得的数据以0与1的组合予以编码,同样的量化的位数越高则分辨率越高。

图2

图3则为ADC内部电路概念图,在图中开关S往复切换将输入Vi讯号取样,并且利

用电容器C将取样后的讯号加以保存,然而在下一次取样后电容器的数据将会被更新,因此需要在下一次取样前将数据完成量化存储在微电脑的记忆单元中。

图3

另一方面,为了要提高取样率已经转换的效率,在真实的电路设计上,往往利用多组的取样—保存回路,或是加上不同的比较电路至设计中,目前ADC大致有四类的设计,分别是:回馈型(feedback-type converter),双斜率型(dual-slope converter),并联型(parellel or flash converter),以及电容充电型(charge-redisterbution converter),各类型ADC在转换效能与单位成本方面各有优缺点,例如就转化速度而言以并联ADC速度最快,而以分辨率而言则以双斜率型ADC较高。

3.2模数转换器的种类

在A/D转换器的发展过程中,出现了许多中体系结构。不同的结构侧重于不同的需求,有的侧重于高精度,有的侧重于低功耗,有的侧重于低硬件消耗。在当今各种A/D转换器中,按基本的转换原理划分,可分为奈奎斯特(Nyquist ) A/D转换器和过采样Oveisampling) A/D转换器。

对于分为奈奎斯特(Nyquist ) A/D转换器,其主要特征是:每一个被采样的模拟信号都被转换为唯一与之相对应的数字信号,即采样速率和转换速率相同。而过采样型是一类通过提高过采样比(采样速率与转换速率的比值)来达到高动态范围的分为A/D转换器。在目前所有的A/D转换器中,过采样是精度最高的,但由这类转换器从本质上是通过牺牲速度来换取高动态范围的,所以它的转换速率较低(一般小于10MS/s),这种转换器广泛用于音频处理,图像处理等低速,高动态范围领域。目前,大多数的高速A/D转换都属于Nyquist型,其中包括快闪型,两步型,主从型,折叠插值型,积分型和流水线型等。

表2.1是简单概括和比较了上述各个模数转换器结构和性能特点,同时明显的体现了模数转换器在速度,精度,功耗这三方面是重要的约束条件,他们之间并相互独立,而是存在相互联系,相互制约的辨证关系。任何一个体系结构的模数转换器都无法使上述三个约束条件同时达到最优,而只能在它们之间折中。

表2.1

结构速度精度功耗典型应用

全并行内插式快

较高

通信,雷达,高

速数据读取

两步式

折叠式流水线较快中等中等

数据通信,视频

逐次比较型

算法型积分型中等较高较低

音频,自动控

制,仪表等

过采样型较慢高中音频,通信等

可见,在数据转换速率较高的场合(几十MHZ以上)可以采用全并行,内插型,两步型,折叠式,流水线等模数转换器结构。结合高速高精度的设计要求,流水线式模数转换器在几个约束条件之间折中,而且功耗相对较低,因此是关注的重点。

3.2.1全并行结构模数转换器

全并行结构的模数转换器最早出现于1969年,这种转换器的特点是结构十分简单,而且速度非常快,缺点是分辨率不高,一般在10比特以下,因此在目前的情况下,这种结构主要应用于高速,中等分辨率领域。

基本的全并行模数转换器通常是n2-1个并行比较器,参考电压和二进制译码电路组成的。基准间隔为

FS

V/n2(即LSB)。如图2.1所示该电路采用并行比较方式,模拟输入信号送入每个比较器,并于电阻分压网络提供的参考电压分别进行比较,然后把比较结果输入优先编码的译码器进行编码,并最终输出N位二进制代码。这种结构的模数转换器实现一次变化只需要比较一次,所以其变换速度非常快,但是其缺点也是十分明显的,那就是需要的比较器的个数将随着转换器的位数n的增加而指数增加的。对于一个10比特全并行结构的模数转换器,需要1023个比较器,这将消耗相当可观的功耗,占有的芯片面积和输入电容也与分辨率成指数关系;其次如此多的比较器都要靠一个采样保持电路驱动,相当于采样保持电路带了一个非常大的电容,这将使其建立时间显著增加,从而使A/D转换器的速度变慢;第三,每一个比较器的失调误差和电阻之间的匹配误差都将在A/D转换器中引入非线形误差,因此必须控制在1/2 LSB之内,对于一个10比特精度的A/D转换器来说,要将误差控制在范围内是相当困难的,因此,比较器的输入失调限制了全并行模数转换器所能达到的分辨率。为了提高它的分辨率,可以采取一些补偿措施,如采用自校零技术等。但是分辨率的提高是以速度的降低为代价的。所以,在CMOS工艺中,这种结构主要用来设计高速,中低分辨率的ADC。

图2.1

3.2.2两步式模数转换器

为了提高分辨率,并能保持较高的转换速率,在全并行模数转换结构的基础上,两步式结构模数转换器被提出,它的体系结构如图2.2所示,这种A/D转换器由一个采样/保持放大器(SHA),两级位数相同的全并行模数转换器(分别用于高位和低位量化),一个D/A 转换器和一个减法器构成。全并行结构只需一步就得到完整的一组数据,而它一共需要两步才能产生一组数据。

图2.2

在第一步,采样/保持电路输入信号,在保持阶段,第一个模数转换器对信号进行量化,产生高位的数据(MSB),然后一个D/A转换器把这个数据变回模拟信号,并与输入的模拟信号相减。第二步,减出的余量送入第二级模数转换器中量化,并产生低位的数据(LSB)。最终输出的数据由高位数据和低位数据组成,由于低位数据的产生要经过两次A/D变换,因此两步式结构的转换时间要比全并行的结构长一些,但是仍然是非常快的。然而,由于两步快闪需要的比较器远远少于同样位数的全快闪结构,因此大大地节省了功耗和芯片面积(例如,同样是10位分辨率,全快闪需要1023个比较器,而两步快闪由于每一个的比较位数都是5位,所以仅需要31+31=62个)。

两步式模数转换器的主要优点是减少了比较器的数目,因此它消耗的功耗,占有的芯片面积和输入电容都比全并行的模数转换器小。不过,由于两次子模数转换都需要在采样保持电路的保持周期进行,因此需要三个时钟周期完成一次转换,整体转换周期长,转换速率不高:信号在通信中增益,第二级比较器精度要求较高,不利于设计设计。两步快闪结构经常被用于8位以上分辨率的高速应用中。

为了改进两步式结构的不足,图2.3是一种改进的两步式结构。与图2.2的结构相比,它在余量输出和低位子模数转换器之间增加一个采样/保持电路在同步时钟控制下工作。在第一个周期,输入采样/保持电路(SHI)对模拟输入信号采样,并把采样的值保持到余量计算完成,完成高位数据的量化;在第二周期,期间保持电路(SH2)保持余量值,同时低位A/D转换器进行转换的同时。

显然,由于增加了级间采样/保持电路,在低位A/D转换的同时,输入采样电路可以进行下一次采样。这样,高位和低位快闪被级间采样/保持电路分成了两级,分别独立地进行高位和低位转换,因此使速度比改进提高了近一倍。由于对高位和低位的转换相差一个周期,为了保证数据同步,要在高位数据后加一个移位寄存器对其延迟。这样,在模拟输入信号和数字输出信号之间会有2个周期的延迟,这个延迟被称为转换器的“latency”

图2.3

上面的这种操作方式就是所谓的流水线操作方式,改进的两步式模数转换器的结构其实就是流水线模数转换器的雏形。它克服了两步快闪结构上的缺陷,充分地利用了硬件资源,是速度和精度达到了几乎完美的优化。

3.2.3流水线模数转换器

1987年,第一个单片集成的CMOS流水线A/D转换器被设计成功。此后的十几年,这种结构获得了不断改进,成为高速,高精度A/D转换器的主流产品。

流水线行ADC主要是针对全并行ADC的上诉缺点,在改进两步式模数转换器的基础上面,把模数变换分成了几个子变换部分来实现的。如图2.4所示,流水线结构模式周期有m级流水线来构成,每一级都包含了采样保持电路。低分辨率的子模数转换器,子模数转换器电路,余量和增益电路(最后一部分没有DAC)。

电路工作时,前一级采样保持电路采集样本信号一路送入与其配套的子模数转换器变为k位二进制数字信号,另一路送入减法器与相应k位的子模数转换电路输出的信号相减,其结果经过放大后送入下一级采样保持电路,接着实现与前一级相同的运算与变换过程。最后,由数字误差校正电路对每部分子模数转换器输出的数字信号统一进行校正,并最终输出n位二进制代码信号。由于每级都有内部的采样保持电路,所以它们能够同时进行数据的转换,这就保证了流水线模数转换器每个时钟周期产生一次转换输出。

从整个转换过程来看,流水线工作方式可以看做是串行的,但就每一步转换来看,是并行工作的。因而总的最大转换速率取决于单级电路的最大速度,而且,总的转换速率与流水线的级数没有关系。总之,流水线模数转换器所完成的功能就是一个不断地求商取余数,并把余数放大相应的倍数,然后重复相同的操作。直到达到最终所需要的结果l流水线结构的最大优势在于速度,精度,功耗等方面的很好的平衡,而且可以工作在更低的电压条件下。两步式转换器虽然达到了降低硬件消耗的目的,但是它所需要的比较器数目仍然和转换器的分辨率成指数关系。而且在第二个模数转换器中需要更高精度的比较器。与两步式主要的不同之处在于:(1)流水线结构每一级均有采样保持电路,所以各级可以同步处理,提高数据输出的效率,这也正是流水线的概念。(2)级间放大器的增益大于1,后级的非线性效应会被前级的增益所衰减,降低后级电路的要求以进一步优化功耗和面积。(3)数字校正算法和亢余校正的技术,可以把电路非理想因素对线性的影响减到最小,放宽对比较器失调的要求,可以采用动态比较器减小功耗。

基于以上的这些特点,流水线行模数转换在保持较高转换速率的同时,其他路规模和功耗与分辨率接近线性关系而不是随分辨率提高大幅指数增加。

图2.4

3.2.4流水线模数转换器的体系结构

流水线结构的基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。流水线结构的转化率几乎与级数无关。

每一级可以有不同的位数,最简单的1位,每一级只要1个比较器,缺点是没有校准位:对于7位以上精度的转换器,必须要有校准功能。每一级的亢余放大器放大输入信号与D/A转换器的输出信号的差值电压是整个电路的主要颈瓶:随着每一级位数的增加,放大器增益G要求增大,同时,带宽也将按同比例大幅减小。因此,如何确定流水线的每级转换位数是一个重要的问题,流水线结构的模数转换器每一级所完成的转换精度依赖于具体应用中要求的转换速度和转换精度。因为它决定了为达到所要求的精度系统所需要的级数和级间增益倍数。这些又决定了体现如何在面积和转换速度间取舍。

研究单级分辨率与线性的关系,可以得出结论:从线性度的角度出发,希望大的单级分辨率,但若A/D转换器采用了亢余位和数字校正,且级间增益至少为2,则其对线性度的作用不大。一般来说,一些低速高精度的模数转换器往往每级的转换精度较高,比如说每级4比特,而一些对速度要求较高的模数转换器往往每级的转换精度较低,最低的就是2比特。对于N位的转换精度,流水线每一级内部需要一个放大倍数2K的

余数。这一放大器的带宽决定了整个模数转换器信号通道的带宽。

图2.5

由于运算放大器的增益带宽乘积在一定的功耗和一定的工艺下市基本恒定的,所以放大器的闭环放大倍数越低,放大器的带宽也就越大,这个模数转换器的能达到的速度也就越高。2比特/级的流水线结构非常简单,通道带宽最大,而且在设计过程中可以共用或者节省很多部件,因此一度获得广泛的应用。

从单机分辨率与速度,功耗的关系看,低采样率下,采用大的单级分辨率功耗较小,但存在与工艺相关的拐点频率,超过它之后,较小的单级分辨率功耗较小。在高频A\D转换器设计中,采用最小的单级分辨率能获得最大的转化率及最小的芯片功耗。

4 电路分析

4.1参考电压电路

这是参考电压模块的原理图(图4.1)

图4.1

这个电路的输入为前一模块(采样保持电路模块)的两个相位差为180度的输出,通过ref10引脚输入10uA的电流,流过10个相互串联的电阻产生一个0.5V的量程。这个电路的两个输入信号产生一个共模信号,通过adc_cascode_opamp模块产生一个参考电压量程的原点。

4.2电路模拟仿真结果

在我们完成原理图输入,设置好元器件的参数后我们把电路做成一个sample 模型

S/H,新建一个电路,加入激励信号,如图4.2 所示:

图4.2仿真测试电路

进行参数设置如图(图4.3)

图4.3

使用 Spectre 工具,对电路仿真,进行瞬态分析,仿真波形如图(图4.4)

图4.4

5 版图设计

5.1 CMOS工艺概述

CMOS 工艺技术是当代 VLSI 工艺的主流工艺技术,它是在 PMOS 与 NMOS 工艺基础上发展起来的。其特点是将NMOS器件与 PMOS 器件同时制作在同一硅衬底上。CMOS 工艺技术一般可分为三类,即 P 阱CMOS工艺,N阱CMOS工艺,双阱CMOS 工艺P 阱 CMOS 工艺以N型单晶硅为衬底,在其上制作 P 阱。NMOS 管做在 P 阱内,PMOS 管做在N型衬底上。P 阱工艺包括用离子注入或扩散的方法在 N 型衬底中掺进浓度足以中和 N 型衬底并使其呈 P 型特性的 P 型杂质,以保证 P 沟道器件的正常特性。阱杂质浓度的典型值要比 N 型衬底中的高 5~10 倍才能保证器件性能。然而 P 阱的过度掺杂会对 N 沟道晶

体管产生有害的影响,如提高了背栅偏置的灵敏度,增加了源极和漏极对 P 阱的电容等。电连接时,P 阱接最负电位,N 衬底接最正电位,通过反向偏置的 PN 结实现 PMOS 器件和 NMOS 器件之间的相互隔离。P 阱 CMOS 芯片剖面示意图 5.1。

图5.1

N 阱 CMOS 正好和 P 阱 CMOS 工艺相反,它是在 P 型衬底上形成 N 阱。因为 N 沟道器件是在 P 型衬底上制成的,这种方法与标准的 N 沟道 MOS(NMOS)的工艺是兼容的。在这种情况下,N 阱中和了 P 型衬底,P 沟道晶体管会受到过渡掺杂的影响。早期的CMOS 工艺的

N 阱工艺和 P 阱工艺两者并存发展。但由于 N 阱 CMOS 中 NMOS 管直接在 P 型硅衬底上制作,有利于发挥 NMOS 器件高速的特点,因此成为常用工艺。N 阱 CMOS 芯片剖面示意图 5.2。

图5.2

相关文档