当前位置：文档库 › 安徽农业大学数字电路2011复习题1

安徽农业大学数字电路2011复习题1

一、填空

1．4位十六进制数转化为二进制数有__________位。 2．时序电路可分为Mealy 型和__________型。

3．逻辑代数三种基本运算为、、。。 4．十进制整数转换成二进制整数的方法是。 5．（39）10=( )2 ;（87）10=( )8421BCD 6．门电路的扇出系数N 指的是。

7．七段数码显示器有两种接法，称法和法。它的七段是指。 8 常用的组合逻辑电路有、和。

9．基本RS 触发器的“0”和“1”态是以（输入，输出）端的状态定义的，其逻辑函数为，。

10．常用的触发方式，一般有电平触发和触发。其中，触发器可以有效地避免空翻现象。

11．二进制(10100)2对应的十进制数为，十六进制数为。 12．二进制(0.1101)2对应的八进制数为，十六进制数为。 13．八进制(4.5)8对应的十进制数为，二进制数为。 14．十进制数(15.25)D 对应的八进制数为，二进制数为。 15．余3码10010110.1100对应的8421码为，十进制数为。 16．TTL 三态电路的三种可能输出状态是，，。 17．组合逻辑电路当前输出只与当前输入（有、无）关，而且与过去的输入（有、无）关。

18．H B D 37.625）＝（）＝（）（

码

）＝（8421BCD

H B D 48.875）＝（）＝（）（码

）＝（8421BCD

19. 为使F= A ，则B 应为何值（高电平或低电平）？

B: B: B: 20. 为使F=B ，则A 应为何值（高电平或低电平）？

A ： A ： A ： 21.已知函数表达式为E D C

B A F +++=＋，则它的对偶式G= ，反演式F = 。

22．在数字电路中，逻辑变量的值只有个。

23．在逻辑函数的化简中，合并最小项的个数必须是个。 24．化简逻辑函数的方法，常用的有和。

25．逻辑函数A 、B 的同或表达式为A ⊙B= (用与或式表示)。

26．4线—10线译码器又叫做进制译码器，它有个输入端和个输出端, 个不用的状态。

27．T触发器的特性方程Q n+1= 。

28．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。

29．四位双向移位寄存器74LS194A的功能表如表所示。由功能表可知，要实现保持功能，应使，当R D=1；S1=1,S0=0时，电路实现功能。

74LS194A的功能表

30．若要构成七进制计数器，最少用个触发器，它有个无效状态。31．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 时，其它时刻触发器保持原态不变。

32．格雷码的特点是相邻两个码组之间有（）位码元不同。

33．要使JK触发器异步置1，则应使（）为高电平，（）为低电平。

34．若1101是2421BCD码的一组代码，则它对应的十进制数是（）

35．在组合逻辑电路中，若其输出函数表达式满足F=A+/A或F=（）就可能出现冒险现象。

二、选择

1．AB +A 在四变量卡诺图中有( )个小格是“1”。

A. 13

B. 12

C. 6

D. 5

2．16位输入的二进制编码器，其输出端有( )位。

A. 256

B. 128

C. 4

D. 3

3．下列一组数中，是等值的。

①（A7）16 ②（10100110）2③（166）10

A．①和③ B. ②和① C. ②和③

4．在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。

A．乘积项个数越少B．实现该功能的门电路少

C．该乘积项含因子少Ｄ．以上都不对

5．在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成形状。A．三角形 B. 矩形 C. 任意

6．的最小项之和的形式是。

7．在下列各种电路中，属于组合电路的有。

A．编码器 B. 触发器 C. 寄存器Ｄ．计数器

8．74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出

=。

Ａ.00010000， B. 11101111 C. 11110111

9．8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0，输出Y2 Y1 Y0，输入低电平有效，输出为三位二进制反码输出。当I7I6，……I1I0为11100111时，输出Y2

Y 1 Y 0为。

A ．011 B.100 C. 110 10．在以下各种电路中，属于时序电路的有。 A ．反相器 B. 编码器 C. 寄存器 D.数据选择器 11．RS 触发器当R=S=0时，Q

n+1

= 。

A ．0 B.1 C.Q n D. Q

三、化简

1.分别将下列各逻辑式化简为最简“与－或”式（方法不限）。 (1) C AB B A ABC Y ++=1；

(2) ))((2D B A D B A B A B A AB Y ??+++++=； (3) B A C B C B B A A Y ++++=3； (4) ABC C AB BC A C B A Y +++??=4

2、用卡诺图化简法将下列两函数化简为最简的与-或式： (1) ∑

1,3,4,5,7)0F 1，（＝； (2）∑∑+=

)7,5,2,0()6,4,1(),,(2d C B A F

(3) F3（A ，B ，C ，D ）=∑(m 3,m 5,m 6,m 7,m 10)，给定约束条件为m 0+m 1+m 2+m 4+m 8=0 （4）F4（A, B, C, D ）=∑(m2,m3,m7,m8,m11,m14),给定约束条件为m0 + m5 + m10 + m15 = 0。

3. 用代数法将下列函数化简为最简“与-或”式：

（1）EF B EF B A BD C A AB D A AD L ++++++=1 （2）)(2G F ADE B D D B B C C B C A AB L +++++++= （3）D C AB C B A C B C A B A L +?+++=3 （4）C B C A B A D B BC D C A L ?+++++?=4

四、证明或计算 1、证明等式：

2、写出下列函数的对偶式G 和反演式F 。（注意，反演式要求使用反演法则求解） 1.E D C B A F 1+++=＋； 2.E D C B A F 2++++=。

3.E D C B A F 1+++=＋；

4.D C C B A F +=)(

五、作图

1．画出图（A ）所示门电路的输出波形图，其输入波形如图（B ）所示。

B A

í?B

=F1

í?￡¨A ￡?

B ?Y1

2．触发器电路如图A 所示，已知CP 、A 、B 波形如图B ，并设触发器初态为0，（１）写出触发器的次态方程，（２）画出Q1,Q2端波形。

Q CP

图A

B B B

D Q Q

í?A

í?B

5.主从结构JK触发器各输入端的电压波形如图所示，试画出JK触发器的输出端Q及Q 的波形。

六、分析

1 分析下列电路为几进制计数器。

要求：（1）写出驱动方程（2）写出次态方程（3）画出状态转换图（4）判断电路是否会自启动

2．分析下列电路为几进制计数器。

要求：（1）写出驱动方程；（2）写出次态方程；（3）画出状态转换图；（4）判断电路是否会自启动。

3．已知如下图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。

4．已知如下图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。

5．已知逻辑函数的真值表如下，试写出其对应的最简“与－或”式。（要求写出具体步骤）

1"1

≥1

≥

6．试分析下列所示时序电路，要求：1.写出电路的驱动方程；2.状态方程；3.输出方程4.画出电路的状态转换图；5.描述电路的逻辑功能6.判断该电路能否自启动。

7．试写出下列图中所连接的触发器电路的次态方程并说明其实现的逻辑功能。

8．分析下图所示电路的逻辑功能，要求：写出输出的逻辑函数式，列出真值表，并说明电路的逻辑功能。

9．写出下图所示电路输出Y、Z的逻辑函数式。芯片为3线—8线译码器74LS138 。

10．写出下图所示电路输出Y1、Y2、Y3的逻辑函数式并说明各自表示的逻辑功能，其中芯片为3线—8线译码器74LS138 。

11 分析如图所示组合逻辑电路的功能（表达式、真值表及功能说明）

12．画出下图（a）、（b）的状态转换图，分别说明它们是几进制计数器。

(a) (b)

13 使用74LS194四位双向移位寄存器接成如图所示电路，由CP 端加入连续时钟脉冲，试写出其状态转换图，并验证该电路能否自启动。

七、设计

１．设计能实现全减器功能的组合电路。

要求：列出真值表，写出标准表达式，画出电路图。

2．某产品有A 、B 、C 、D 四项质量指标，其中A 为主要指标，产品检验标准规定：当主要指标及两项次要指标都合格时，产品定为合格品，否则定为不合格品。设计一个指标检验电路。要求：列出真值表，写出标准表达式，画出电路图。

3．用3-8译码器及与非门设计下列两函数。（译码器输出为反码输出，即输出低电平有效）

A B C A F m C B A F +==

∑21)7,4,2,1(),,(

4．用八选一数据选择器实现下列函数：

)()(CD AB F ⊕=

5．用 “与非”门和反相器设计一个三变量一致电路（当变量全部相同时输出为1，否则为0），要求（1）列出真值表；（2）画出符合要求的电路图

1，否则为0），要求：（1）列出真值表；（2）画出符合要求的电路图 7．用3线-8线74LS138译码器及与非门设计一个全加器逻辑电路。

8 试用双四选一数据选择器74LS153和必要的门电路实现下列两函数。

9 .用3线-8线74LS138译码器及必要的门电路实现

B B A m

C B A +==

∑21Y )

7,5,2,0(),,(Y

下列两函数。

9 试用两片74LS161芯片和必要的门电路来组成一个57进制计数器，具体方法和初始状态自己设定。设计要求：1.分别写出初始状态和末状态；2.画出芯片连接图。

10、试用双四选一数据选择器74LS153 实现“三人表决多数通过电路”逻辑。

B B A F m

C B A F +==∑21)

5,2,0(),,(

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器的Q 和Q1的表达式，并画出其波形。图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2ABCF 2求：（1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解：（1）化简该函数为最简与或式：解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分分分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分分分分

填对卡诺图圈对卡诺图-----------2分由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6．方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时，输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ．触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新 B 2 B V CC Y 1

数字电路复习题及答案

数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、状态方程）、状态图、状态表、时序图。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为动态RAM 和静态RAM 。 22、存储器以字为单位组织内部结构，1个字含有若干个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的容量。字数决定存储器的地址线的颗数，字长决定存储器的数据线的颗数。

数字电子技术试题及答案(题库)

《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。 2.三态门电路的输出有高电平、低电平和（）3种状态。 3．TTL 与非门多余的输入端应接（）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（）根地址线，有（）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。 11. ）；Y 3 ＝（）。

12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。

数字电路基础考试题9答案

A 卷一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环

c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（） 2．三态门输出为高阻时，其输出线上电压为高电平（） 3．超前进位加法器比串行进位加法器速度慢（） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（） 5．五进制计数器的有效状态为五个（） 6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（） 7．当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（） 9． D/A 的含义是模数转换（） 10．构成一个7进制计数器需要3个触发器（）三．计算题（5分）如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。（对） 3、8421BCD码、2421BCD码和余3码都属于有权码。（错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。（对）

数字电路复习题及参考答案

11级数字电路复习题及参考答案一、单选题 1. 同或逻辑对应的逻辑图是( )。 A. ≥1 ≥1 & 答案：A 2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器答案：D 3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。 A. 2 B. 3 C. 4 D. 5 答案：D 4. 在下列各图中，或非逻辑对应的逻辑图是( ) 。 A.B. C. D. 答案：B 5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。 A. 全部输入是“0” B. 任意输入是“1” C. 仅一输入是“1” D. 全部输入是“1” 答案：A 6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系

属于（）逻辑。 a.与； b. 或； c.非； d.与非答案：a 7. 在一个四变量逻辑函数中，（）为最小项。 a.AACD ； b.ABC ； c.ABCD ； d.()AB C D + 答案：c 8. 一个4路数据选择器，其地址输入（选择控制输入）端有（）个。 A. 2个 B. 3个 C. 4个 D. 5个答案：A 9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（）。 A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A 10. 在下列各图中，异或逻辑对应的逻辑图是（）。答案：D 11. JK 触发器在CP 脉冲作用下，欲使 n+1n Q =Q , 则对输入信号描述不正确的是( )。 A.J =K =1 B.J =Q ，K =Q C.J =Q ， K =Q D.J =Q ，K =1 答案：B 12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（）。 A. 基本RS 触发器 B. D 锁存器 C. 同步JK 触发器 D. 负边沿JK 触发器答案：D 13. 时序逻辑电路中一定包含（）。

数字电子技术考试题及答案

太原科技大学数字电子技术课程试卷 B 卷一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（）位，地址线为（）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

数字电子技术期末试题库

【数字电子技术】【试题库】一、填空题 1.电子电路中的信号可分为两大类，即模拟信号和。 2.数字信号是时间上和上都不连续的信号。 3.十进制数176转换成二进制数为。 4.二进制数11010011转换成十进制数为。 5.所谓二-十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即码。 ?+?=。 7.二进制数的逻辑运算0111 8. 二进制数的逻辑运算11=。 ⊕=。 9. 二进制数的逻辑运算11 +?=。 10.利用逻辑代数公式，对右式进行化简，A A B ++?=。 11.利用逻辑代数公式，对右式进行化简，A B A B 12.逻辑代数的三条重要规则分别是代入规则、反演规则和。 13.由n个逻辑变量组成的不同最小项个数为个。 14.由n个变量组成的“与或”逻辑表达式，若其中每一项均是关于n个逻辑变量的最小项，则称这一表达式为。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将2n个值为1的方格划为一个方格圈，方格圈的数量应（越少/越多）越好，方格圈所含的方格数应（越少/越多）越好。 16.三极管作为开关元件，通常工作在截止区和。 17.集成门电路主要有TTL门电路和。 18.三态门电路的输出有高电平、低电平和共3种状态。 19.TTL集成门电路是由半导体构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为。 22.触发器有两种稳定状态，即0状态和。 23.RS触发器由两个门电路首尾相连构成。 24.为了避免基本RS触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是。

数字电路复习题及答案

1。 11、对于任意一个最小项，只有一组变量的取值使其值为1，而在变量取其他各组值时这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为

数字电子技术基础试题与答案

数字电子技术基础期末考试试卷课程名称数字电子技术基础 B 卷考试形式闭卷考核类型考试本试卷共 3 大题，卷面满分100分，答题时间120分钟。一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由和两分组成。 2. 十进制数（56）10转换为二进制数为和十六进制数为。 3. 串行进位加法器的缺点是，想速度高时应采用加法器。 4. 多谐振荡器是一种波形电路，它没有稳态，只有两个。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F

2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：

（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。图1

5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，1Y 、6Y 分别才为低电平（被译中）。图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。图3 ………………………密……………………封…………………………装…………………订………………………线………………………

数字电路复习题及答案.

《数字电子技术基础》复习题一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.处理 b 的电子电路是数字电路。（a）交流电压信号（b）时间和幅值上离散的信号（c）时间和幅值上连续变化的信号（d）无法确定 2.用不同数制的数字来表示2004，位数最少的是 d 。（a）二进制（b）八进制（c）十进制（d）十六进制 3.最常用的BCD码是 b 。（a）5421码（b）8421码（c）余3码（d）循环码 4.格雷码的优点是 c 。（a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者 5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。（a）与非（b）或非（c）同或（d）异或 6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d （a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=111 7.2004个1连续异或的结果是 a 。（a）0 （b）1 （c）不唯一（d）逻辑概念错误二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）

1.5的5421BCD码是0101 这个是8421码的。 2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。 4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。 5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.实体（ENTITY）描述一个设计单元的 C D 的信息。（a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。（a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。（a）顺序（b）并行（c）即可顺序也可并行（d）无法确定4.在VHDL程序设计中，下面4个部分， C 不是可编译的源设计单元。（a）ARCHITECTURE （b）ENTITY （c）PROCESS （d）PACKAGE

数字电子技术基础试题和答案

一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码

《数字电路》期末模拟试题及答案 3

1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 A 1 A B 3

5. 已知某电路的真值表如下，该电路的逻辑表达式为。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 化简下列逻辑函数，写出最简与或表达式: 1．证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A + ++? 分析设计题: 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ），请画出电路连接图。 1A A A A D Y =(2D Y =( ２．TTL

数字电路试题及答案后面附带1doc

数字电路模拟题（答案附后）注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制）（1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。

四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、

数字电子技术基础试题及答案

3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态

时，1Y 、6Y 分别才为低电平（被译中）。图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:

①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4

数字电子技术复习题三套含答案

复习题一 1．下列四个数中，与十进制数（163）10不相等的是D 、（203）8 2．N 个变量可以构成多少个最大项C 、2N 3．下列功能不是二极管的常用功能的是C 、放大 5．译码器的输入地址线为4根，那么输出线为多少根（ 16 ） 6．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是00→11 7．一个4K 赫兹的方波信号经4分频后，下列说法错误的是B 、周期为2π×10－3 秒 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（或阵列） 9．A/D 转换器中，转换速度最高的为( A 、并联比较型 )转换 10．MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件（ B 、Altera 1．存储器按存取方式可分为三类，即：1． SAM ， RAM ， ROM 2．设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ，采用四舍五入法量化，模拟输入电压为，转换的逼近过程是（其中括号中用表示保留，×表示不保留 1000( )→1100(× )→1010(× )→1001( )→1001 3．时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性 5．既能传送模拟信号，又能传送数字信号的门电路是． CMOS 传输门三、简答题（每小题5分，共10分）1．请写出RS 、JK 、D 、T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。 2．请回答两个状态等价的条件是什么四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出S i 和C i 的逻辑函数表达式，说明其逻辑功能。（6分） 2 1 4 & 74LS138 1 0 2 4 3 5 6 7 C i-1 B i A i S i C i & & 1 2.问图示电路的计数长度N 是多少能自启动吗画出状态转换图。（7分）

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

数字电路基础试题及答案

陕西理工学院成教学生考试试卷姓名：年级：专业：科目：数字电路学历层次：一、填空：（２５分）１、（10110）2=( )10=( ) 16 ( 28 ) 10=( ) 2 =( ) 16 （56） 10=（） 8421BCD ２、最基本的门电路是：、、。３、有N个变量组成的最小项有个。 4、基本RS触发器的特征方程为_______ ,约束条件是__. 5、若存储器的容量是256×4 RAM,该RAM有 ___存储单元，有字，字长 _____位，地址线根。 6、用N位移位寄存器构成的扭环形计数器的模是________. 7、若令JK触发器的J=K=T则构成的触发器为_______. 7、如图所示，Y= 。9、如图所示逻辑电路的输出Y= 。 10、已知 Y=D AC BC B A+ +，则 Y= ，Ｙ／＝。 11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路有关。二、化简(20分) １、公式化简（１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++ 2、用卡诺图法化简下列逻辑函数（1）Y BCD BC ACD ABD =+++ — — 下 — — — — — — — — — — 装 — — — — — — — — — — 订 — — — — — — — — — — 线 — — — — — — — — — — —

（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑ 三、设下列各触发器初始状态为0，试画出在CP 作用下触发器的输出波形(10分 ) 四、用74LS161四位二进制计数器实现十进制计数器。（15分）五、试分析如图电路的逻辑功能,设各触发器的初始状态为0。(15分) r C Q A 、Q B 、Q C 、Q A 、B 、C 、 D ：数 P 、T ：计数选通端r C ：异步复位端CP ：时钟控制输入D L ：同步并置数 C ：位输出端；