硬件工程师考试试题答案
硬件工程师考试试题答案
模拟电路
1.基尔霍夫定理的内容是什么？
a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零.基尔霍
夫电压定律：在电路中的任一闭合电路，电压的代数和为0.
b.公式：I1+ I2+I3+In=I OUT
2.设计一个20倍运放，说明高频运放及低频运放区别，在选用运放时注意哪几个参数？
a.
b. 低频运算放大器工作频率，相对频带宽度却很宽，自20 Hz至20KHz,高低频之比1000 。高频运算放大器工作频率高，几百KHz万MHz,相对于其中心频率却较窄。如果高频运算放大器用于低频电路，就会产生很大的高频噪声，所以用时注意。
c.差模放大倍数大、差模输入电阻大、共模抑制比CMMR
高；输入失调电压及其温漂、输入失调电流及其温漂小，以及噪声小。
3.画出如下B点的波开：
B
4.什么叫差模信号？什么叫共模信号？在设计电路中如何处理差模干扰及共模干扰？设
计逻辑门电路及运放大器时，悬空引脚如何处理？
a.小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号（u il =-u i2）
时，称为差模输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号（u il =u i2）时，称为共模输入。在差动放大器中，有用信号以差模形式输入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。
b.差模干扰设计正负2条信号线紧靠，2条信号线平行，包地走线；共模干扰设计增加屏
蔽，布线远高电压大电流走线，采用稳定的电源和高品质开关电源（低噪声电源）。c.逻辑门电路时，悬空引脚应接高电平；运放大器悬空引脚正极端接运放输出，负端接低电平。
数字电路
5. 用逻辑门画出D触发器，实现2倍分频的逻辑电路？（verilog HDL实现）
a.
b. module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
6.如何用串行数字接口转换并行数字接口？如何用并行数字接口转换串行数字接口？并
举例说明
7.你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？用C语言描述
RS232通信数据。（协议）
a.常用的电平标准，低速的有RS232 、RS485、RS422、TTL、CMOS、LVTTL、L
VCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、H STL、SSTL 等。一般说来，CMOS电平比TT电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL电路需要下一级的输入阻抗作为负载才能正常工作。
b.
int OpenComm(char * commstr,char * boundstr)
{
struct termio t;
int comid;
#ifndef SCOUNIX_SYS
sprintf(, "/dev/tty%s", commstr);
#else
sprintf(, "/dev/tty%da", (*commstr) - 'a' + 1);
#endif
comid=(int)(tolower(*commstr)-'a');
if(comid<0||comid>;10)
{
printf("system unable to open %s!\n", );
return 0;
}
if((https://www.wendangku.net/doc/d68812197.html,mFd[comid] = open(, O_RDWR )) < 0)
{
printf("system unable to open %s!\n", );
return 0;
};
if(ioctl(https://www.wendangku.net/doc/d68812197.html,mFd[comid], TCGETA, &t) < 0)
{
printf("system unable to open %s!\n", );
return 0;
};
if(fcntl(https://www.wendangku.net/doc/d68812197.html,mFd[comid],F_SETFL,O_NDELAY)<0)
{
printf("system unable to open %s!\n", );
return 0;
};
t.c_cflag = CLOCAL | PARENB | CS7 | CREAD |ChkBound(boundstr); t.c_iflag = IGNCR |BRKINT | IGNPAR | IXON | IXANY | IXOFF;
t.c_oflag = OPOST ;
t.c_lflag = 0;
t.c_cc[4] = 1;
if(ioctl(https://www.wendangku.net/doc/d68812197.html,mFd[comid], TCSETA, &t) < 0)
{
printf("system unable to open %s!\n", );
close(https://www.wendangku.net/doc/d68812197.html,mFd[comid]);
return 0;
}
printf("system open %s: handle: %d successfully!\n", [comid]); return 1;
}
硬件工程师笔试题硬件工程师笔试题
硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器) 1、什么是兼容性测试兼容性测试侧重哪些方面参考答案：参考答案：兼容测试主要是检查软件在不同的硬件平台、软件平台上是否可以正常的运行，即是通常说的软件的可移植性。兼容的类型，如果细分的话，有平台的兼容，网络兼容，数据库兼容以及数据格式的兼容。兼容的类型，如果细分的话，有平台的兼容，网络兼容，数据库兼容，以及数据格式的兼容。兼容测试的重点是，对兼容环境的分析。通常，是在运行软件的环境不是很确定的情况下，兼容测试的重点是，对兼容环境的分析。通常，是在运行软件的环境不是很确定的情况下，才需要做兼根据软件运行的需要，或者根据需求文档，一般都能够得出用户会在什么环境下使用该软件。兼容和配置测试的区别在于，做配置测试通常不是Clean OS 下做测试，而兼容测试多是在Clean OS 的环境下做的。 2、我现在有个程序，发现在Windows 上运行得很慢，怎么判别是程序存在问题 还是软硬件系统存在问题参考答案： 1 、检查系统是否有中毒的特征； 2 、检查软件/硬件的配置是否符合软件的推荐标准； 3 、确认当前的系统是否是独立，即没有对外提供什么消耗CPU资源的服务；4、如果是C/S或者B/S结构的软件，需要检查是不是因为与服务器的连接有问题，或者访问有问题造成的； 5 、在系统没有任何负载的情况下，查看性能监视器，确认应用程序对CPU/内存的访问情况。在系统没有任何负载的情况下，查看性能监视器，CPU/内存的访问情况。 3、测试的策略有哪些参考答案：黑盒/白盒，静态/动态，手工/自动，冒烟测试，回归测试，公测（测试的策略） 4、正交表测试用例设计方法的特点是什么 参考答案：用最少的实验覆盖最多的操作测试用例设计很少，效率高，但是很复杂；对于基本的验证功能，以及二次集成引起的缺陷，一般都能找出来；但是更深的缺陷，更复杂的缺陷，还是无能为力的；具体的环境下，正交表一般都很难做的。大多数，只在系统测试的时候使用此方法。 5、描述使用bugzilla 缺陷管理工具对软件缺陷（BUG跟踪的管理的流程参考答案：就是Bugzilla 的状态转换图。 6、你觉得bugzilla 在使用的过程中，有什么问题参考答案：界面不稳定；根据需要配置它的不同的部分，过程很烦琐。流程控制上，安全性不好界定，进行误操作；没有综合的评分指标，不好确认修复的优先级别。 7、描述测试用例设计的完整过程参考答案：需求分析+ 需求变更的维护工作；根据需求得出测试需求；设计测试方案，评审测试方案；方案评审通过后，设计测试用例，再对测试用例进行评审； 8、单元测试的策略有哪些参考答案：逻辑覆盖、循环覆盖、同行评审、桌前检查、代码走查、代码评审 9 、LoadRunner 分哪三部分参考答案：用户动作设计；场景设计；测试数据分析； 10、LoadRunner 进行测试的流程参考答案：1 、测试测试2、创建虚拟用户脚本3、创建运行场景4、运行测试脚本5、监视场景6、分析测试的结果以上，最好是结合一个案例，根据以上流程来介绍。在lordrunner 中，如何进行并发的测试集合点失败了会怎么样参考答案：在同一时间点，支持多个不同的操作。伪装，集合点，配合虚拟用户的设计，以及在多台电脑上设置，LoadRunner 中提供IP 伪装，可以比较好的模拟真实的并发。集合点失败，集合点，即是多个用户在某个时刻，某个特定的环境下同时进行虚拟用户的操作的。集合点失败，则集合点的才操作就会取消测试就不能进行。 硬件工程师考试试题答案 模拟电路 1.基尔霍夫定理的内容是什么？ a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零.基尔霍 夫电压定律：在电路中的任一闭合电路，电压的代数和为0. b.公式：I1+ I2+I3+In=I OUT 2.设计一个20倍运放，说明高频运放及低频运放区别，在选用运放时注意哪几个参数？ a. b. 低频运算放大器工作频率，相对频带宽度却很宽，自20 Hz至20KHz,高低频之比1000 。高频运算放大器工作频率高，几百KHz万MHz,相对于其中心频率却较窄。如果高频运算放大器用于低频电路，就会产生很大的高频噪声，所以用时注意。 c.差模放大倍数大、差模输入电阻大、共模抑制比CMMR 高；输入失调电压及其温漂、输入失调电流及其温漂小，以及噪声小。 3.画出如下B点的波开： B 4. 什么叫差模信号？什么叫共模信号？在设计电路中如何处理差模干扰及共模干扰？设计逻辑门电路及运放大器时，悬空引脚如何处理？ a. 小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号（u il =-u i2） 时，称为差模输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号（u il =u i2）时，称为共模输入。在差动放大器中，有用信号以差模形式输 入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。 b. 差模干扰设计正负2条信号线紧靠，2条信号线平行，包地走线；共模干扰设计增加屏 蔽，布线远高电压大电流走线，采用稳定的电源和高品质开关电源（低噪声电源）。 c. 逻辑门电路时，悬空引脚应接高电平；运放大器悬空引脚正极端接运放输出，负端接低电平。 数字电路 5. 用逻辑门画出D 触发器，实现2倍分频的逻辑电路？（ verilog HDL 实现） a. b. module divide2( clk , clk_o, reset); input clk , reset; 奇虎360笔试题带答案版本 1.360软件管理功能测试，请写几个用例测试全部功能。 题目给了界面图和简单功能介绍，具体可以自己装个360 看下。 2.你用过360的软件吗？有什么建议和评价 360软件有一个功能就是在电脑的桌面左下方会有一个桌面管理工具，但是这个功能我使用起来，尽管设置了开机自启动，但是每次开机都不能够自启动，尤其是win8系统，其实这个功能特别方便，但是我却找不到启动的入口。 3.如何设计安全软件，才能符合用户需要。 首先：保证软件自身的安全，存在极少的易被攻击的漏洞。 其次：保证本软件运行时各项指标正常 然后：界面友好，易操作。 最后：关键是权衡好安全性与易用性的关系。因为：不恰当的安全性会损害易用性，不适当的易用性会损害安全性。 4.如何评测杀毒软件 闲时占用资源，跟工作时占用资源情况 对中毒文件的灵敏度及处理方式 软件界面、易操作性、收费、杀软功能 跟其他软件的兼容性 软件自身的鲁棒性 5.文件系统都有哪些，相对应都能安装什么系统 FAT16 : MS-DOS Win95 支持分区最大2G Win2000 最大分区4G FAT32 : Win2000 支持分区最大32G 支持硬盘2TB 但是不支持小于512MB分区 NTFS ：Windows NT 支持分区最大2TB Ext2 /Ext3/Ext4: GNU/Linux HFS (Hierarchical File System)分层文件系统 : Mac OS 6.内存溢出和内存泄露，有什么不同？ 内存溢出：内存不够，软件需要内存大于实际物理内存 内存泄露：程序分配了内存，使用完后没有及时释放内存，导致这块内存不能用。 7.要安装2000，XP，VISTA一起，有什么方案，默认启动为Vista？ 方案一：可以先安装vista,然后再vista中安装虚拟机。将XP 跟2000的镜像安装到vista宿主下的虚拟机中。 方案二：为了安全对硬盘分三个区，先安装2000到C盘,再安装XP到D盘，最后将vista安装E盘。然后在开机时候选择启动vista,右击“我的电脑”选属性，高级选项卡， 将默认启动系统设置为vista。 华为、中兴通信、康佳硬件工程师考试经验分享 一、华为专业面试 面试职位：硬件技术工程师(硬件开发方向)，面试形式为一对一。 面试官对应聘者的考察主要基于一些最基础的硬件知识和在校期间所 做的项目。因为作者带了个自己设计的AVR单片机开发板，所以面试 问题主要围绕这个板子展开，如下： 1)假设LED的导通电流为5mA，计算限流电阻的大小。(此题主要考察LED的正向导通压降、欧姆定律。LED导通电压降一般为1.5V到2.5V，因颜色不同而不同) 2)JTAG的各信号线是什么意义?(JTAG为联合测试行动小组的英文简称，主要信号线为：TDI——测试数据输入，TDO——测试数据输出，TCK——测试时钟，TMS——测试模式选择，TRST——测试复位) 3)IIC总线协议。为什么总线需要上拉电阻?(SDA——串行数据线，SCL——串行时钟线。为了避免总线信号的混乱，要求各设备连接到总 线输出端时，为OD或者OC输出。上拉电阻作用为保持总线有正常的 高电平输出) 4)AD电路中，为什么采用磁珠滤波，而不是用电感? 5)按键的中断是电平触发还是边沿触发?两者有什么区别?(电平出发， 如果中断处理时间短于电平的时间，则会发生多次触发中断) 6)按键消抖。(软件延时消抖，硬件双稳态RS触发器消抖，最经济的 硬件消抖方式——RC电路滤波) 7)驱动蜂鸣器的三极管工作在哪个区?如果拿来作为反相器呢?(放大区，做反相器时工作在饱和区和截止区) 8)PCB的两条平行走线过长，会有什么后果? 9)四层PCB的层信号分布怎样的?为什么这样就EMC性能好?(信号层、地层、电源层、信号层) 10)画出简单的低通、高通滤波器? 二、中兴硬件笔试题 中兴硬件类笔试题比较变态，因为硬件开发、硬件测试、射频等工程师的笔试题都是一样的，所以范围覆盖非常广，包括：电路分析、模电、数电、单片机、C语言、汇编语言、FPGA、DSP、高频电路、通信原理、PCB设计等等。 1)三极管的三个工作区域及条件(放大区、截止区、饱和区) 2)PCB的3W原则和20H原则(3W是相邻走线的中心间距大于3倍标准线宽，H指的是电源层与底层之间的介质的厚度，把电源层的边缘向内所20H以上) 3)PCB相邻层走线的方向(尽量相互垂直) 4)第三代移动通信技术3G的制式有哪几种?(移动TD-SDCMA、联通WCMDA、电信CDMA2000) 5)SDRAM和FLASH的区别?程序加载在哪里运行?为什么?(SDRAM——静态同步RAM，FLASH——闪存。程序加载在SDRAM里，因为其读写速度快于FLASH) 6)摩尔状态机和米勒状态的区别?(Moore：输出只与状态相关，与输入无关;Melay：输出与状态和输入都相关) 7)“线与”问题。(“线与”就是将逻辑门的输出直接并联以实现逻辑与的功能。前提条件：逻辑门必须为OC/OD门) 8)锁相环的结构组成? 9)同步电路和异步电路的时钟问题? 硬件测试工程师笔试题 （本试卷满分100分，请将答案写在答题卡上与试卷一并上交） 姓名： __________ 日期： _____________ 分数： _____________ 判断题：本题共10小题，每题2分，共20分。 1.发现错误多的模块，残留在模块中的错误也多。（） 2.测试人员在测试过程中发现一处问题，如果问题影响不大，而自己又可以修改，应 立即将此问题正确修改，以加快、提高开发的进程。（） 3.功能测试是系统测试的主要内容，检查系统的功能、性能是否与需求规格说明相同。 （） 4.编写测试计划的目的是：使测试工作顺利进行，使项目参与人员沟通更舒畅？，使测 试工作更加系统化。（） 5.硬件测试目的是杜绝产品硬件上无任何问题。（）？ 6.验收测试是由最终用户来实施的。（） 7.钽电容最适合用来滤除高频噪音。（） 8.负载测试是验证要检验的系统的能力最高能达到什么程度。（） 9.无线电监测中，常用一些单位有dBuv、dBm等，dBm是功率单位。（） 10.10W功率可由40dBm表示。（） 选择题（不定向选择）：本题共10小题，每题4分，共40分 1.常见的信号完整性问题有：（） A,过冲B,反射C,震荡D,环绕 2.下列属于产品可靠性指标的是：（） A,失效率B,平均寿命C,直通率D,可靠度E,维修度 3.SRAM中文名称是：（） A,动态随机存储器B,动态C,静态D,静态随机存储器 4.以下几种可以做为硬件测试标准的输入：（） A,用户需求B,国标C,产品规格D,硬件测试工程师经验 5.稳压管通常工作于（），来稳定直流输出电压 A,截止区B,正向导通区C,反向击穿区 6.已知如图所示放大电路中的RB=100k Q, RC=Q, Vcc=12V ,晶体管的B =80, UBE=。贝冋以判定，该晶体管处于（） A,放大状态B,饱和状态C,截止状态 7.场效应管是一种（）控制型的电子器件 A,电流B,光C,电压D,功率 8.数字示波器双踪显示时，触发源选择短周期信号、或是幅度稍小的信号。（） A,对B,错 9.半导体三极管的放大条件是（）。 硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平 硬件工程师面试题集 (DSP，嵌入式系统，电子线路，通讯，微电子，半导体) ---ReaLYamede 1下面是一些基本的数字电路知识问题，请简要回答之。 ⑴什么是SetUP和HOld时间？ 答：SetUP/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(SetUP Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信 号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetUPTime。如不满足SetUP Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号 上升沿到来以后，数据保持稳定不变的时间。如果Hold Time不够，数据同样不能被打入 触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会 不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出 端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒 险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D触发器实现2倍分频的逻辑电路 答：把D触发器的输出端加非门接到D端即可，如下图所示： OIJTPUT CLK (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC门,应在OC门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运 作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号 使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效 能、模块性、可组合和可复用性。 ⑺你知道那些常用逻辑电平？TTL与CoMS电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL> CML、HSTL、SSTL 等。 一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些 一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k。 6.输出使用OC门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BUCK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分） SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER) 和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC ，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN 软件测试常见笔试题（附带答案） 软件测试笔试题 一、选择题 1、对计算机软件和硬件资源进行管理和控制的软件是（D） A.文件管理程序 B.输入输出管理程序 C.命令出来程序 D.操作系统 2、在没有需求文档和产品说明书的情况下只有哪一种测试方法可以进行的（A） A.错误推测法测试 B.路劲分析测试 C.语句覆盖测试 D.条件覆盖测试 3、某测试人员通过执行测试软件测试的方法对当前功能进行了测试，该测试人员使用的测试方法为（C） A.静态测试 B.单元测试 C.黑盒测试 4、编写测试计划的目的是（ABC）多选题 A.使测试工作顺利进行 B.使项目参与人员沟通更舒畅 C.使测试工作更加系统化 D.软件工程以及软件过程的需要 E.软件过程规范化的要求 F.控制软件质量 5、关于软件测试与软件开发的认识，不正确的是（B） A.软件生命周期各个阶段都可能产生测试 B.软件测试是独立于软件开发的一个工作 C.软件开发的需求分析和设计阶段就应开始测试工作 D.测试越早进行，越有助于提高被测软件的质量 6、当一个应用程序窗口被最小化后该应用的程序将会出现一下哪种情况（D） A.被终止执行 B.继续在前台执行 C.被暂停执行 D.被转入后台执行 7、下列方法中，不属于黑盒测试的是？（A） A.基本路劲测试法 B.等价类测试法 C.边界值分析法 D.基于场景的测试方法 8、对于维护软件的人员来说，使用质量是【】的结果（C） A.功能性 B.可靠性 C.可维护性 D.效率 9、下列软件属性中，软件产品首要满足的应该是（A） A.功能需求 B.性能需求 C.可扩展性和灵活性 D.容错、纠错能力 10、单元测试中设计测试用例的依据是（D） A.概要设计规格说明书 B.用户需求规格说明书 C.项目计划说明书 D.详细设计规格说明书 二、判断题 1、单元测试通常应该先进行“人工走查”，再以白盒法为主，辅以黑盒法进行动态测试。（√） 2、软件测试就是为了验证软件功能实现的是否正确，是否完成既定目标的活动，所以软件测试在软件工程的后期才开始具体的工作（×） 3、发现错误多的模块，残留在模块中的错误也多。( √) 4、测试人员在测试过程中发现一处问题，如果问题影响不大，而自己又可以修改，应立即将此问题正确修改，以加快、提高开发的进程。（×） 5、单元测试通常应该先进行“人工走查”，再以白盒法为主，辅以黑盒法进行动态测试。 硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.wendangku.net/doc/d68812197.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达 硬件技术工程师 考试时间：60分钟 姓名：__________ 考号：___________ 1. 现在的台式PC机普遍使用的电源是符合ATX 2.03标准的。 A. 对 B. 错 标准答案：A 2. 完整的PC系统由硬件系统和操作系统两大部分组成，缺一不可。 A. 对 B. 错 标准答案：B 3. 从第三代计算机开始，【】成为制造计算机核心元器件的主要材料。 A. 硅 B. 真空管 C. 晶体管 D. 铜 标准答案：A 4. 地址总线决定最大寻址范围。 A. 对 B. 错 标准答案：A 5. 4004的运行时钟频率是【】。 A. 10.8KHz B. 108KHz C. 10.8MHz D. 108MHz 标准答案：B 6. AGP Pro标准的设计目的是【】。 A. 增加带宽 B. 方便安装 C. 统一标准 D. 保证供电 标准答案：D 7. AGP的最大特点是【】。 A. 32位数据总线 B. 66MHz时钟技术 C. 流水线操作 D. 直接内存执行 标准答案：D 8. Flex ATX主板标准是【】所开发的。 A. HP B. Intel C. IBM D. SONY 标准答案：B 9. AGP允许3D纹理数据不存入图形控制器内存，而将其存入系统内存。 A. 对 B. 错 标准答案：A 10. FSB用于连接CPU和RAM。 A. 对 B. 错 标准答案：A 11. 1394总线的数据传输率最高可达【】Mbps。 A. 133 B. 166 C. 200 D. 400 标准答案：D 12. IEEE 1394采用树形结构时可达【】层，从主机到最末端外设总长可达【】m。 A. 8、127 B. 8、72 C. 16、127 D. 16、72 标准答案：D 13. CPU总线和PCI总线是通过【】连接的。 A. 南桥芯片 硬件工程师笔试题 一、电路分析： 1、竞争与冒险 在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。 常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步 同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开 始接收的信息，如开始位，结束时有停止位 3、仿真软件：Proteus 4、Setup 和Hold time Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器 的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升 沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系 不确定，也可能出现亚稳态。 6、常用的电平标准 TTL：transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(L ow Voltage TTL)、LVCMOS(L ow Voltage CMOS)：3.3V、2.5V RS232、RS485 7、TTL电平与CMOS电平 TTL电平和CMOS电平标准 硬件工程师岗位笔试题 姓名：学校：专业： 一、填空题（每空2分） 1、晶体三极管在工作时，有________、________和________ 三种工作状态；如果发射结和集电结均处于正向偏置，该晶体管工作在________状态。 2、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入电平。 3、一个二进制数（11010010）2转换成十六进制数是________ 。 4、在各类负反馈放大电路中，能稳定输出电压的是负反馈放大器，能提高输入阻抗的是负反馈放大器。 5、我们通常所说的三态门为________、________和________ 三种状态。 6、贴片电阻上的表示103表示电阻的阻值为而________。 7、8051系列单片机的字长是___位，其系列单片机的ALE信号作用是_________________。 8、电阻串联后阻值________，电容并联后容值________。 9、理想运算放大器的输入电阻为________，输入电流为值________。 10、三种常见的ESD模型分别为______模型、机器模型和带电器件模型。 二、选择题（每题4分） 1、电阻按照封装来分非为( ) A.贴片电阻，插件电阻 B.水泥电阻，功率电阻 C.色环电阻，标码电阻 D.插件电阻，功率电阻 2、贴片电阻的阻值为5.1K，那么上面的标号应该为( ) A．512 B．513 C．514 D．510 3、贴片电阻的封装是:( ) A．SOP8 B．SOT-89 C．TO-92 D．0805 4、电阻封装为0805，其额定功率一般为（） A．1/10W B．1/8W C．1/16W 硬件工程师笔试题目 关键词：硬件工程师笔试题目 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 1.(判断题)DRAM上电时存储单元的内容是全0，而Flash上电时存储单元的内容是全1。(4分) A.正确 B.错误 FLASH可保存 2.(判断题)眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。(4分) A.正确 B.错误 3.(判断题)以太网交换机将冲突域限制在每个端口，提高了网络性能。(4分) A.正确 B.错误 4.(判断题)放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。(4分) A.正确 B.错误 5.(判断题)1的8位二进制补码是0000_0001,-1的8位二进制补码是1111_1111。(4分) A.正确 B.错误 6.(判断题)洗衣机，电冰箱等家用电器都使用三孔插座，是因为如果不接地，家用电器是不能工作的。(4分) A.正确 B.错误 7.(判断题)十进制数据0x5a与0xa5的同或运算结果为：0x00。(4分) A.正确 B.错误 8.(判断题)硅二极管的正向导通压降比锗二极管的大(4分) A.正确 B.错误 9.(单选题)一空气平行板电容器，两级间距为d，充电后板间电压为u。然后将电源断开，在平板间平行插入一厚度为d/3的金属板。此时电容器原板间电压变为(4分) 3 3 4 D.不变 但电容的大小不是由 Q（带电量）或U（电压）决定的，即： C=εS/4πkd。其中，ε是一个常数， S为电容极板的正对面积， d为电容极板的距离， k则是静电力常量。而常见的平行板电容器 电容为C=εS/d.（ε为极板间介质的介电常数， S 为极板面积， d为极板间的距离。） 3电容器的电势能计算公式： E=CU^2/2=QU/2 10.(单选题)8086CPU内部包括哪些单元(4分) ,EU ,BIU ,BIU ,EU,BIU 80x86从功能上分执行单元EU(Execution Unit)，和总线接口单元BIU(Bus Interface Unit)，执行单元由8个16位通用寄存器，1个16位标志寄存器，1个16位暂存寄存器，1个16位算术逻辑单元ALU及EU控制电路组成。 总线接口单元由4个16位段寄存器（CS,DS,SS,ES），1个16位的指令指针寄存器，1个与EU通信的内部暂存器，1个指令队列，1个计算20位物理地址的加法器∑及总线控制电路构成。 11.(单选题)为了避免50Hz的电网电压干扰放大器，应该用那种滤波器：(4分) A.带阻滤波器 B.带通滤波器 C.低通滤波器 D.高通滤波器 12.(单选题)关于SRAM和DRAM，下面说话正确的是：(4分) 需要定时刷新，否则数据会丢失 使用内部电容来保存信息 的集成度高于DRAM D.只要不掉点，DRAM内的数据不会丢失 【解析】SRAM和DRAM都是随机存储器，机器掉电后，两者的信息都将丢失。它们的最大区别就是：DRAM是用电容有无电荷来表示信息0和1，为防止电容漏电而导致读取信息出错，需要周期性地给电容充电，即刷新；而SRAM是利用触发器的两个稳态来表示信息0和1，所以不需要刷新。另外，SRAM 的存取速度比DRAM更高，常用作高速缓冲存储器Cache。 13.(单选题)在RS232串口中，采用哪一种校验方式：(4分) 校验 B.海明码校验 C.多种校验方式的组合 D.奇偶校验 14.(单选题)对于D触发器来说，为了保证可靠的采样，数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为:(4分) A.保持时间 B.恢复时间 C.稳定时间 D.建立时间 setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 (如上升沿有效)T时间到硬件工程师面试题集(含答案-很全)
测试面试题
硬件工程师考试试题 答案
奇虎360笔试题-带答案-格式整理
华为、中兴通信、康佳硬件工程师考试经验分享版
硬件测试笔试题V附答案
常见硬件工程师笔试题标准答案
硬件工程师面试题集(含答案,很全).docx
硬件工程师笔试题附答案
[全]软件测试常见笔试题(附带答案)
硬件工程师经典面试100 题
硬件工程师测试题
常见硬件工程师笔试题(标准答案)
硬件工程师招聘试题测试
硬件工程师笔试面试题目
硬件测试华为校招·硬件技术工程师机考试题及答案