当前位置：文档库 › 实验一：脱机运算器实验

实验一：脱机运算器实验

I 5 I

4 I 3 运算类型 0 0 0 R + S 0 0 1 S - R 0 1 0 R- S 0 1 1 R V S 1 0 0 R A S 1 0 1 RA S 1 1 0 R ? S 1 1 1

R ? S

I 2 I 1 I 0 R 来源 S 来源 0 0 0 A

0 0 1 A B 0 1 0 0[1] Q 0 1 1 0 B 1 0 0 0 A 1 0 1 D 2] A 1 1 0 D Q 1 1 1

I 8 I 7 I 6 寄存器组

Q 寄存器 Y 输岀 0 0 0 F T Q

F 0 0 1

F 0 1 0 F T B A 0 1 1 F T B

1 0 0 F/

2 T B Q/2 T Q

F 1 0 1 F/2 T B

F 1 1 0 2F T B Q/2 T Q

F 1 1 1

2F T B

实验一脱机运算器实验

一、实验目的

1、深入了解位片结构运算器 AM2901的功能与用法；

2、学习4片AM2901组成一个16位运算器的级连方式，深化运算器部件的组成、设计、控制和使用等方面的知识。

、实验原理

运算器是计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑运算，以及传送、移位、比较等操作。运算器的组成除了

ALU 单元外，还包括必要的寄存器和移位器等部件。寄存器用于存

放操作数和运算结果，以节省访问存储器的时间；移位器实现数据的移位功能，以扩展

ALU 的运算功能，增加数据传送的灵活性。

AM2901是一个4位的位片结构运算器，主要由ALU 输入多路选择器、输出选择器、寄存器组和移位器等组成，

如图1-1所示。

1 ）算术逻辑ALU

ALU 为4位算术逻辑单元，共有 8种运算功能，由输入端I 』4I 3的编码值决定执行哪一种功能。 2）通用寄存器组

AM2901内部有一个通用寄存器组，共有 16个4位的寄存器。寄存器组有 A 和B 两个端口，其中端口 A 只有读出数据功能，端

口 B 具有读出和写入两种功能。即数据可以从 A 口和B 口输出，但只能从 B 口输入。

3） Q 寄存器

Q 寄存器位4位，在乘除运算中可用来存放乘数或商，故又称为乘商寄存器。 Q 寄存器本身具有移位功能，可对数据进行左移

一位或右移一位的处理。

4） ALU 输入多路选择器

AM2901具有两个输入多路选择器 R 和S,为ALU 提供两个操作数。R 可选择来自数据线的数据 D （来自外部）或寄存器组端口 A 的数据；S 可从寄存器组端口 A B 和Q 寄存器3个来源选取数据。两个操作数的组合由控制信号

I 2I 1I 0的编码确定。

5）移位器

4位，用于对ALU 的输出实现直送、左移或右移处理。 6）输出选择器

选择AM2901输出数据Y 的来源。输出数据 Y 有两个来源：一个是 ALU 的运算结果F ，另一个是直接来自寄存器组端口 A 。输出

数据Y 的选择，以及ALU 的运算结果F 如何传送给寄存器组端口 B 的输入或Q 寄存器，由控制信号I 8I 7I 6的编码值确定。

表1-1、表1-2和表1-3为ALU 操作运算、数据来源以及运算结果处理的选择情况。

4 输岀丫

图1-1 AM2901芯片的内部组成结构

表1-1选择8种运算表1-2选择ALU 的8种输入数据组合

表1-3选择运算器的8种结果的处置方案

注：[1] 0表示数值恒为0; [2]D表示外部数据。

7）Am2901需要用一个CLK（CP时钟信号作为内部通用寄存器、锁存器和Q寄存器的打入（锁存）信号，如图1-2所示。CLK 为高电平时A、B锁存器即输入端的数据直通输出端，CLK的下降沿将输入端的数据锁存。CLK为低电平时通用寄存器从 B 口接收数

据，CLK的上升沿将输入端的数据锁存，Q寄存器接收数据的情况与通用寄存器组相同。

ALU操作周期

—系统时钟

Q寄存器接收

A、B 口数据锁存通用寄存器接收

图1-2 Am2901时钟CLK信号作用图

三、实验内容与步骤

1、实验说明

脱机运算器实验，是指把运算器部件完全脱离与计算机主机和其他部件正常的连接关系，在完全孤立岀来的运算器上进行的实验。此时，只能通过微型拨动开关和按键控制教学机的运算器完成指定的运算功能，并通过信号指示灯观察运算结果。

除I 8?| 0的9个拨动开关之外，其余的拨动开关功能和作用如下：

1）A口、B 口地址（各4位）：输入从A口、B 口对内部寄存器组的寄存器进行读、写操作的地址。

2） SCI （2位）：选择最低位进位输入信号 C0的形成，可取0、1,也可取进位标志 C的值（用于带进位的加、减运算）。

3）SSH（2位）：选择移位器左移、右移操作时最高位或最低位的移入信号。

4）SST（3位）：选择运算器的操作结果对状态标志寄存器的影响，即选择某个操作结果将对状态寄存器的标志有什么影响。

2、实验内容

在运算器脱机环境下，以手工方式，通过拨动开关向运算器提供运算操作所需的控制信号和数据，完成运算器的运算操作。

3、实验步骤

1 ）打开电源开关后，将教学机左下方的5个拨动开关置为1XX00 （单步、16位、脱机方式）；先按一下“ RESET按键，再按

一下“ START键（每按一下“ START键，时钟电路发出一个负脉冲），进行初始化。

2）将SST设置为“ 001”，通过拨动开关向运算器提供控制信号。

3）按下表所列的操作进行脱机运算器实验，将结果填入表中。其中D1取为0101H, D2取为1010H D1、D2通过16位数据开关向运算器提供数据；通过指示灯观察运算结果及状态标志。

4 ）特别说明：下表的运算实际上分两步完成：第一步完成数值运算，第二步完成赋值以及将标志状态送到标志寄存器。当设置好丨8-1 0、SCI、SSH的值以及A 口和B 口的地址后，运算器进行运算，按下START键后进行赋值（包括标志寄存器）操作。

压START前压START后运算I 8-I 0 A B SCI SSH

ALU输出CZVS ALU输出CZVS

*D1+0->R0 011000111 不用0000 00 00 1212 随机1212 0

*D2+0->R1 011000111 不用0001 00 00 3131 0 3131 0

R0+R1->R0 011000001 0001 0000 00 00 4343 0 7474 0

R0-R1->R0 011001001 0001 0000 01 00 1212 0 E0E1 1000

R1-R0->R1 011001001 0000 0001 01 00 1F1F 1000 0D0D 1000

R0V R1->R1 011011001 0000 0001 00 00 1F1F 1000 1F1F 1000

R0A R1->R0 011100001 0001 0000 00 00 1212 1000 1212 1000

R0? R1->R0 011110001 0001 0000 00 00 0D0D 1000 1212 1000

R0? R1->R0 011111001 0001 0000 00 00 EDED 1000 0D0D 1001 2*R0->R0 111000011 不用0000 00 00 EDED 1001 DBDA 0001

R0/2->R0 101000011 不用0000 00 00 DBDA 0001 6DED 0001 注：用*标记的运算，表示 D1、D2的数据来自外部，由拨动开关 SW合出。

四、实验要求

1、认真写岀预习报告，包括实验用的全部数据，实验操作步骤等。

计算机组成原理实验1_脱机运算器

实验一．脱机运算器部件实验一、教学计算机的通电启动和关闭操作 1.教学计算机系统通电启动的操作步骤： (1) 准备一台串行接口运行正常的PC机； (2) 将TH-union计原16放在实验台上，打开实验箱的盖子，确定电源处于断开状态； (3) 将黑色的电源线一端接220V交流电源，另一端插在计原16实验箱的电源插座； (4) 取出通讯线，将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座，另一端接到PC机的串口上； (5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置（连续、内存读指令、微程序、联机、16位），开关拨向上方表示“1”，拨向下方表示“0”； (6) 接通电源，船形开关和5V电源指示灯亮。 (7) 在PC机上运行PCEC16.EXE文件，根据使用的PC机的串口情况选“1”或“2”，其它的设置一般不用改动,直接回车即可。(具体步骤附后) (8) 按一下“RESET”按键,再按一下“START”按键，PC机屏幕上显示： TH-union CRT MONITOR Version 1.0 April 2001 Computer Architectur Lab.， Tsinghua University Programmed by He Jia > 这个版权信息显示出来之后，表示教学机已经进入正常运行状态，等待输入监控命令。实验注意事项： 1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态，否则可能损坏教学计算机系统的或PC机的串行接口电路； 2.五个黑色控制开关的功能示意图如下：开关位置，自左向右共5个，分别控制 1 2 3 4 5 向上拨：单步手工拨指令组合逻辑运算器联机 8位向上拨：连续读内存指令微程序运算器脱机 16位几种常用的工作方式，（开关向上拨表示为1，向下拨表示0）工作方式功能开关状态连续运行程序、硬连线控制器、联机、16位机 00110 连续运行程序、微程序控制器、联机、16位机 00010 单步、手拨指令、硬连线控制器、联机、16位机 11110 单步、手拨指令、微程序控制器、联机、16位机 11010 单步、脱机运算器实验、16位机 10000 2.关闭教学计算机系统在需要关闭教学计算机系统时，应首先通过安装在机箱右侧板上的开关关闭交流电源，教学机上的全部指示灯都会熄灭。（在需要时，还可以拨掉交流电源连线，断开教学计算机和PC机的串行接口连线），收拾好实验设备并盖好机箱的箱盖。 3.运行仿真终端程序的操作步骤： 1.在PC机上建一个文件夹TH-union计原16（若原来已有则不必重建）； 2.若PCEC16程序尚未拷入，将其拷贝到在用户硬盘中刚建的文件夹里； 3.双击PCEC16图标，出现如图所示的界面：

计算机组成原理实验1-汇编语言实验

微处理器与接口技术实验指导

实验一监控程序与汇编语言程序设计实验一、实验要求 1、实验之前认真预习，明确实验的目的和具体实验内容，设计好主要的待实验的程序，做好实验之前的必要准备。 2、想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果。 3、在教学实验过程中，要爱护教学实验设备，认真记录和仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。 4、实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。二、实验目的【1】学习和了解TEC-XP16教学实验系统监控命令的用法；【2】学习和了解TEC-XP16教学实验系统的指令系统；

【3】学习简单的TEC-XP16教学实验系统汇编程序设计。三、实验注意事项（一）实验箱检查【1】连接电源线和通讯线前TEC-XP16实验系统的电源开关一定要处于断开状态，否则可能会对TEC-XP16实验系统上的芯片和PC机的串口造成损害。【2】五位控制开关的功能示意图如下：【3】几种常用的工作方式【开关拨到上方表示为1，拨到下方为0】（二）软件操作注意事项【1】用户在选择串口时，选定的是PC机的串口1或串口2，而不是TEC-XP16实验系统上的串口。即选定的是用户实验时通讯线接的PC机的端口；【2】如果在运行到第五步时没有出现应该出现的界面，用户需要检查是不是打开了两个软件界面，若是，关掉其中一个再试；【3】有时若TEC-XP16实验系统不通讯，也可以重新启动软件或是重新启动PC再试；【4】在打开该应用软件时，其它的同样会用到该串口的应用软件要先关掉。

实验1运算器组成实验

实验一运算器组成实验一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算器的数据传输通路。 3、验证试验台运算器的8位加、减、乘、与、直通功能。二、实验电路 S0,S1,S2为片选信号，通过它们的高低电平的转换，使各模块的电路是否处于工作状态。每次输入数据存入存储器中，通过控制器取出指令，然后进行计算。三实验过程一、接线 1、固定接线 RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。 IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。 CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。 M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。 2、其他控制信号线 SW_BUS#接K0;ALU_BUS接K1; S0接K2；S1接K3；S2接K4； LDDR1接K5；LDDR2接K6。接线图如下：

二、设置功能开关 1、置开关DB=0，DZ=0，DP=1，使实验系统处于单排状态（每按一次QD按钮，顺序产生T1、T 2、T 3、T4各一个脉冲） 2、将开关IP/DBUS拨到DBUS位置；置SW_BUS#(K0)=0，ALU_BUS(K1)=0,使数据输入设备（SW7~SW0）与数据总线DBUS接通；ALU的输出与数据总线DBUS断开。三、实验操作 1、按下试验台上电源开关，接通电源。按复位按钮CLR#(使实验系统处于初始状态)。 2、置开关SW7~SW0为相应数字（eg:1000001）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000001） 3、置LDDR2=1，LDDR1=0,按QD按钮（产生T3），则将DBUS的数据（1000001）打入DR2。 4、置开关SW7~SW0为相应数字（eg:1000010）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000010） 5、置LDDR2=0，LDDR1=1,按QD按钮（产生T3），则将DBUS的数据（1000010）打入DR1。 6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。是数据输入设备（SW7~SW0）与数据总线DBUS 断开接通；ALU的输出与数据总线DBUS接通。 7、置S0、S1、S2为相应高低电平，使ALU进行相应计算（见下表）。运算的结果送至数据总线DBUS，DBUS的红色数据指示灯显示运算结果（10000011B）；此时仅为指示灯为C=1。按QD按钮（产生T4），进位C=1保存。 8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算（见下表）。

基本运算器实验定稿版

基本运算器实验 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称基本运算器实验班级学号姓名同组人员实验日期一、实验目的与要求实验目的（1）了解运算器的组成结构（2）掌握运算器的工作原理实验要求

（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低，一次实验时间根本无法完成实验任务；（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室；（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。还应写出自己的心得体会，也可以对教学实验提出新的建议等。实验报告要上交老师。二、实验逻辑原理图与分析画实验逻辑原理图逻辑原理图分析上图为运算器原理图。如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志FZ。ALU中所有模块集成在一片CPLD中。

基本运算器实验模板

计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称基本运算器实验班级学号姓名同组人员无实验日期 2016.5.17

一、实验目的与要求 (一) 实验目的： (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 (二) 实验要求：（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会特别低，一次实验时间根本无法完成实验内容，即使基本作对了，也很难说懂得了些什么重要教学内容。（2）应在实验前掌握所有控制信号的作用，写出实验预习报告并带入实验室。（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而破坏设备，又要仔细思考实验有关内容，把自己想不明白的问题通过实验理解清楚。二、实验逻辑原理图与分析 2.1 画实验逻辑原理图 xxxxxxxxxx xxxxxxxxxx 多路开关判零 A=xx LOG=xx SHF=xx ART=xx 进位 B=xx & &

2.2 逻辑原理图分析 1)运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM）。 2)各部件对操作数进行何种运算由控制信号S3…S0和CN 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。 ALU 中所有模块集成在一片CPLD 中。三、数据通路图及分析 1、逻辑运算

运算器部件实验报告

实验一运算器部件实验报告班级姓名学号日期一、实验目的 ●熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用。 ●熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系。 ●熟悉与深入理解用2片GAL20v8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 ●明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。二、实验说明脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。四、实验所使用到的控制信号 AM2901所用的控制信号

1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中。运算器功能所用到的控制信号

实验二运算器实验

南京工程学院计算机工程学院计算机组成与结构实验报告书实验学生班级 K网络工程121 实验学生姓名王云峰学号 240121525 实验地点信息楼A115 实验二运算器实验同组同学李翔240121515（合作小组朱赛杰240121533）实验日期 11月27日实验仪器号 TEC-XP+14S022 一、实验目的 1．加深对Am2901运算器内部组成的了解, 掌握四片Am2901芯片间的连接关系, 以及它与有关外部逻辑电路的连接关系。 2．准确把握该运算器的控制与使用, 即掌握其运算与操作功能, 以及正确地为其提供全部控制信号及有关数据的手段与技术。 3．初步了解运算器在计算机整机中的作用。二、实验内容 1．脱机方式下运算器的控制及运行设计控制信号序列，在脱机方式实现给定程序段的功能。记录按压START 前后的ALU的运算结果和状态标志。 2．联机方式下运算器的控制及运行在联机方式下，汇编并单步执行给定程序段，查看并记录每条指令执行后的运行结果。使用指令的单步骤执行方式，观察与运算器相关的控制信号的状态。三、实验步骤与结果脱机的运算器实验，在教学实验中实现如下7项操作功能：预期功能实现方案 R0 ←1234 数据开关拨1234，B地址给0，D+0，结果送B口选的R0

R9 ←789F 数据开关拨789F，B地址给9，D+0，结果送B口选的R9 R9 ←R9-R0 B地址9，A地址给0，最低位进位给1，B-A，结果送B 口选的R9 R0 ←R0+1 B地址给0，最低位进位给1，B+0，结果送B口选的R0 R10←R0 B地址给A，A地址给0，A+0，结果送B口选的R10 逻辑右移在有了预期功能和实现方案之后，要解决的具体问题，就是依据教学计算机的简明操作卡中的有关表格中规定的内容，找出实现每一操作功能要用到的控制码。请把表2-3中各组控制信号的正确的取值填写在相应位置，然后把运行结果的状态信息填入表2-4。

嵌入式--计算器--实验报告

计算器设计实验报告一、实验设计主要分工 04009320 文斌：算法设计，LCD显示。 04** 张希：界面（按钮控件）设计，文件内容读取。共同调试、完善设计。二、程序设计实现功能效果（1）支持整数、小数基本加减乘除运算；（2）有优先级的判别计算。优先级由高到低一次为括号运算、乘除运算、加减运算。（3）支持键盘输入和触摸屏输入；（4）能读取指定目录下文本内容（内容为计算表达式）并计算得出结果，将内容和结果显示在LCD上。程序任务开始后，等待键盘或触摸屏的输入。输入键有0~9数字键、+-*/（）运算符、del退格键、clear清屏键、read读指定目录文本内容并计算键、enter'='键、‘.’小数点键。每当有字符输入时，触摸屏相应键显示“AAA”，100ms后恢复原相应按键符号，同时LCD 屏幕上显示相应字符。当输入'del'键时，屏幕显示去掉最后一位字符。当输入'='号后，得出计算结果，结果显示于表达式的下一行。若是除零错误，则结果显示为“/0ERROR!”。若有非法字符（触摸点不能识别为设计按键符则视为非法字符），则结果输出为“Syntax Error!!”。若表达式有运算符连续输入，则忽略前面的运算符，只取最后一位运算符计算，正常显示数字结果。当输入'clear'键时，情况显示区域。当输入'read'键时，从指定目录文本文件中读取表达式并计算。将表达式内容和计算结果显示在LCD上。三、程序算法实现 1、计算算法首先将输入的0~9数字、+-*/（）运算符的内容存储于一个全局变量cal[number]中，表达为中缀表达式。用void str2repol（）函数，将输入字符串cal[number]转换成逆波兰表达式并存于全局数组char repol[maxs]中。str2repol（）函数中缀表达式转成逆波兰后缀表达式算法如下： (1)首先构造一个运算符栈stack[maxs]，此运算符在栈内遵循越往栈顶优先级越高的原则。

实验一运算器实验

武汉工程大学计算机科学与工程学院《计算机组成原理》实验报告专业班级XX 实验地点机电大楼302 学生学号XX 指导教师XX 学生姓名XX 实验时间第10周实验项目运算器实验实验类别操作性（√）验证性（）设计性（）综合性（）其它（）实验目的及要求实验目的： 1、掌握简单运算器的数据传输方式。 2、验证运算功能发生器（74LS181）及进位控制的组合功能。实验要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。成绩评定表类别评分标准分值得分合计上机表现积极出勤、遵守纪律主动完成实验设计任务 30分程序代码比较规范、基本正确功能达到实验要求 30分实验报告及时递交、填写规范内容完整、体现收获 40分评阅教师：日期：年月日实验内容

一、实验原理图1-1 运算器原理实验中所用的运算器原理如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS273）锁存，锁存器的输入已连至数据总线，数据开关（INPUT UNIT）用来给出参与运算的数据，经一三态门（74LS245）和数据总线相连，数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）相连，数据总线、时序电路（TIME UNIT）产生的脉冲信号（T1-T4）、P（1）、P（2）、P（3）本实验装置已作连接，（CLK UNIT）必须选择一档合适的时钟，其余均为电平控制信号（HC-UNIT）。进行实验时，首先按动位于本实验装置右中则的复位按钮使系统进入初始待令状态，在LED显示器闪动出现“P.”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态，在

java计算器实验报告

Java计算器实验报告计算机032 胡勇健 03095218 2005年5月5日

目录 1．设计名称与要求 2．各模块功能的介绍和实现3．系统的特色和不足4．参考书

一. 实验名称及其要求: A)名称: java计算器的设计 B)要求:1.实验目的：图形界面设计。熟悉java.awt包中的组件，掌握图形界面设计方法，理解委托事件处理模型。 2.题意：请设计并实现Windows系统中“计算器”的窗口及功能。 3.实验要求：（1）设计图形界面添加菜单：窗口上添加各种组件及菜单，并处理组件及菜单的事件监听程序。（2）运算：实现多种运算，保证运算正确性。二.各模块功能的介绍和实现: A)GUI图形界面的组件: a)所用到的Java类库包: java.awt.*; 基本的图形界面组件来源于awt包。 java.awt.event.*; 事件的属性处理来源于awt.event包。 javax.swing.*; swing组件增加了awt包中所不具备的各种优越功能。 java.awt.datatransfer.*; 用于计算器与外部的程序进行复制粘贴。 b)所用的各部分图形组件的定义: Frame mainFrame; //主框架 JTextField answerText; //显示计算结果 JTextField memoryState; //显示计算器内存的使用情况MenuBar menuGroup; //菜单栏 Menu editMenu,viewMenu,helpMenu; //编辑，查看，帮助菜单 MenuItem copyItem,pasteItem; //复制，粘贴 MenuItem standardModel; //标准型 CheckboxMenuItem numGroup; //数字分组 MenuItem aboutCal; //关于计算器 Button buttonBackSpace,buttonCE,buttonC; //退格，清除,清空按钮 Button buttonMC,buttonMR,buttonMS,buttonMADD; //内存操作按钮 Button buttonNum[]; //数字按钮 Button buttonAdd,buttonSub,buttonMul,buttonDiv; //+,-,*,/ Button buttonDot,buttonSign,buttonEqual; //. +/- =

实验二脱机运算器实验

计算机学院软件工程专业 < >班学号：姓名协作者教师评定实验题目脱机运算器实验一、实验目的： 1、深入了解AM2901运算器的功能与具体用法； 2、深化运算器部件的组成、设计、控制与使用等知识二、实验设备与器材： TEC-XP+教学实验系统三、实验说明和原理：脱机运算器实验，是指让运算器从数学计算机整机中脱离出来，此时，他的全部控制与操作均需通过两个12位的卫星开关来完成，这就谈不上执行指令，只能通过开关，案件控制数学机的运算器完成指定的运算功能，并通过指示灯观察运算器结果。下面先把前边几讲过的，与该实验直接有关的结论性内容汇总如下。 1、12位微型开关的具体控制功能分配如下： A口，B口地址：送给AM2901器件用于选择源与目的操作数的寄存器编号： I8-I0：选择操作数来源，运算操作功能，选择操作数处理结果和运算器输出内容的3组3位的控制码： SCI、SSH和SST：用于确定运算器最低位的进位输入，移位信号的入/出和怎样处理AM2901产生的状态标志位的结果。 2、开关位置说明：做脱机运算器实验时，要用到提供24位控制信号的微动开关和提供16位数据的拔动开关。微动开关是红色的，一共有三个，一个微动开关可以提供12位的控制信号，三个开关分别标有SW1 micro switch1和SW2 micro switch和SW3 micro switch，他们所对应的控制信号见下表；数据开关是黑色的，左边的标有SWH的是高8位：右边的标有SWL的是低8位。微动开关与控制信号对应关系见表：微动开关与控制信号对应关系表 SW1 Micro switch SW2 Micro switch SW3 Micro switch T3-T0 REQ/MIO/WE I2-I0 I8-I7 I6-I3 B PORT A PORT SST SSH SCI DC2 DC1

FPGA一位全加器设计实验报告

题目：1位全加器的设计一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。二．实验原理由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来显示。三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。其初始值、功能仿真波形和时序仿真波形分别如下所示

4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示

实验一：运算器实验

《计算机组成原理》实验报告实验一：运算器实验学院：专业：班级学号：学生姓名：实验日期：指导老师：成绩评定：计算机学院计算机组成原理实验室

实验一一、实验名称：运算器实验二、实验目的： 1、掌握运算器的组成及工作原理； 2、熟悉ALU执行算术运算与逻辑运算的具体实现过程； 3、掌握ALU 算术与逻辑运算的控制方法三、实验内容： 1、两8位操作数的算术运算及进位影响 2、两8位操作数的逻辑运算及进位影响 3、不同控制组合下的算术与逻辑运算的输出结果四、实验设备： EL-JY-II型计算机原理实验系统五、实验步骤： 1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线； 2、系统上电，拨动清零开关，系统清零； 3、从数据输入开关电路输入第一个8位数据，开放数据总线，使数据进入暂存寄存器A； 4、从数据输入开关电路输入第二个8位数据，开放数据总线，使数据进入暂存寄存器B； 5、关闭数据输入开关，开启ALU输出，检查两个8位数据正确与否，有错通过步骤3改正； 6、拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果； 7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成； 8、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。六、实验结果整个实验记录的实验结果如下：

七、分析讨论 S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或、移位等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和移位处理功能。灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如通过移位运算可以实现数据的乘2（左移一位）和除2运算（右移一位），此外选择S3S2S1S0=0000或S3S2S1S0=0001将操作数A 或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。本次实验通过算术加法运算观察到对进位位FC和零标志FZ的影响，和手工验算的结果一致。实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开）与数据总线隔离；公共性是总线的最根本的属性，所有传输的数据都通过共享数据线分时完成的，何时完成靠控制信号来区分，如输入的两个8位数据就是通过数据总线分两次（分时）传送的。（不少于100字）八、心得体会这是计算机组成原理的第一个实验，虽然还有点陌生，但基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区，学会何时操作各种开关、按键。最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的。（蓝色字部分学生根据具体实验的实验指导书及实验内容和过程自己填写）

计算机组成原理实验报告书

《计算机组成原理》实验报告学院： ______________ 专业：_______________ 班级：______________ 学号：______________ 姓名：______________

目录 1 软件的安装、测试与使用 (3) 2 基本汇编指令应用 (8) 3 脱机运算器实验 (16) 4 存储器部件教学实验 (18) 5 I/O口扩展实验 (22) 6 中断实验 (26)

1 软件的安装、测试与使用实验目的： 1．学习和了解TEC-XP教学实验系统监控命令的用法； 2．学习和了解TEC-XP教学实验系统的指令系统；实验内容： 1．学习联机使用TEC-XP教学实验系统和仿真终端软件PCEC. 2. 熟悉实验箱三种工作模式：仿真、脱机、联机实验要求在使用该教学机之前，应先熟悉教学机的各个组成部分，及其使用方法。实验步骤一．实验具体操作步骤： 1．准备一台串口工作良好的PC机； 2．将TEC-XP放在实验台上，打开实验箱的盖子，确定电源处于断开状态； 3．将黑色的电源线一端接220V交流电源，另一端插在TEC-XP实验箱的电源插座里； 4．取出通讯线，将通讯线的9芯插头接在TEC-XP实验箱上的串口“COM1”或“COM2” 上，另一端接到PC机的串口上； 5．将TEC-XP实验系统左下方的五个黑色的控制机器运行状态的开关置于正确的位置，在找个实验中开关应置为00110（连续、内存读指令、组合逻辑、联机、16位），控制开关的功能在开关上、下方有标识；开关拨向上方表示“1”，拨向下方表示“0”， “X”表示任意，其它实验相同； 6．打开电源，船形开关和5V电源指示灯亮。 7．在PC机上运行PCEC16.EXE文件，根据连接的PC机的串口设置所用PC机的串口为“1”或“2”, 其它的设置一般不用改动,直接回车即可。(具体步骤附后) 8．按一下“RESET”按键,再按一下“START”按键，主机上显示： TEC-2000 CRT MONITOR Version 1.0 April 2001 Computer Architectur Lab.， Tsinghua University Programmed by He Jia > 二、实验注意事项：

EDA 1位全加器实验报告

南华大学船山学院实验报告（2009 ~2010 学年度第二学期）课程名称EDA 实验名称1位全加器姓名学号200994401 专业计算机科学与班级01 技术地点8-212 教师

一、实验目的：熟悉MAX+plus 10.2的VHDL 文本设计流程全过程二、实验原理图： ain cout cout ain bin sum cin bin sum cin f_adder or2a f e d u3 u2u1b a c co so B co so B h_adder A h_adder A 三、实验代码：（1）LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain ，bin ，cin : IN STD_LOGIC; cout ，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder PORT ( a ，b : IN STD_LOGIC; co ，so : OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT (a ，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT ； SIGNAL d ，e ，f : STD_LOGIC; BEGIN u1 : h_adder PORT MAP(a=>ain ，b=>bin ，co=>d ，so=>e); u2 : h_adder PORT MAP(a=>e ， b=>cin ， co=>f ，so=>sum); u3 : or2a PORT MAP(a=>d ， b=>f ， c=>cout);

实验一基本运算器实验

山西大学计算机与信息技术学院实验一基本运算器实验一、实验目的：（1 ）了解运算器的组成结构（2 ）掌握运算器的工作原理二、实验内容： 1、实验原理：本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器B,三个部件同时接受来自 A和B的数据各部件对操作数进行何种运算由控制信号S3,S0和 CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。如果是影响进位的运算，还将置进位标志 FC,在运算结果输出前，置ALU零标志。ALU 中所有模块集成在一片运算器部件由一片 CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。图中除T4和CLR其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4, CLR都连接至 CON 单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由 CON单元的二进制数据开关模拟给出。控制信号中除 T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。表1-1运算器逻辑功能表（表中“ X ”为任意态，下同）运算类型S3 S2 S1 S0CN 功能逻辑运算0000 X 台匕 F=A （直通）能0001 X F=B （直通）课程名称 2011级计算机科学与技术计算机组成原理课程设计实验日期批改日期实验名称学号专业班级指导教师 CPLD

0100 X F= A' （FZ ） 0101 X F=A 不带进位循环右移 B （取低 3位）位（FZ ） 0110 0 F=A 逻辑右移一位（FZ ）移位运算 1 F=A 带进位循环右移一位（FC ，FZ ） 0111 0 F=A 逻辑左移一位（FZ ） 1 F=A 带进位循环左移一位（FC ，FZ ） 1000 X 置 FC=CN （FC ） 1001 X F=A 加 B （FC ，FZ ） 1010 X F=A 加B 加FC （FC ， FZ ）算术运算 1011 X F=A 减 B （FC ， FZ ） 1100 X F=A 减 1 （FC ， FZ ） 1101 X F=A 加 1 （FC ， FZ ） 1110 X （保留） 1111 X （保留）算器零标志，表中功能栏内的 FC FZ 表示当前运算会影响到该标志。 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器A 的值通过ALU 单元的A7,A0八位 LED 灯显示。用输入开关向暂存器 B 置数。拨动CON 单元的SD27,SD20数据开关，形成另外一个二进制数。置LDA=0，LDB=1,连续按动时序单元的 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂中，暂存器B 的值通过ALU 单元的B7,B0八位 LED 灯显示。改变运算器的功能设置，观察运算器的输出。置 ALU_B=0、LDA=0 LDB=0,然后按表1-1置 S3、S2、S1、S0和Cn 的数值，并观察数据总线 LED 显示灯显示的结果。 2、实验步骤: ⑴ ⑶ 查接线， ⑷ ① KK1、KK3置为’运行’档。打开电源开关，如果听到有’嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检直到错误排除。然后按动 CON 单元的用输入开关向暂存器 A 置数。拨动CON 单元的SD27,SD20数据开关， CLR 按钮，将运算器的 A 、B 和FC 、FZ 清零。形成用户指定的二进制数，数据显示亮为’1'，灭为‘ 0'。 ② 存器A （5） ① ② 存器B 置LDA=1, LDB=0连续按动时序单元的按图1-2连接实验电路，并检查无误。

实验一一位二进制全加器设计实验

南昌大学实验报告学生姓名：学号：专业班级：中兴101 实验类型：■ 验证 □ 综合 □设计 □ 创新实验日期： 2012 9 28 实验成绩：实验一一位二进制全加器设计实验一．实验目的（1）掌握Quartus II 的VHDL 文本设计和原理图输入方法设计全过程；（2）熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果；（3）熟悉设备和软件，掌握实验操作。二．实验内容与要求（1）在利用VHDL 编辑程序实现半加器和或门，再利用原理图连接半加器和或门完成全加器的设计，熟悉层次设计概念；（2）给出此项设计的仿真波形；（3）参照实验板1K100的引脚号，选定和锁定引脚，编程下载，进行硬件测试。三．设计思路一个1位全加器可以用两个1位半加器及一个或门连接而成。而一个1位半加器可由基本门电路组成。 (1) 半加器设计原理能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器原理图。其中：a 、b 分别为被加数与加数，作为电路的输入端；so 为两数相加产生的本位和，它和两数相加产生的向高位的进位co 一起作为电路的输出。半加器的真值表为表1 半加器真值表由真值表可分别写出和数so ，进位数co 的逻辑函数表达式为： b a b a b a so ⊕=+=- - （1） ab co = （2）图1半加器原理图 (2) 全加器设计原理除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图2全加器原理图。全加器的真值表如下：

运算器实验报告模板

脱机运算器实验报告理论课教师姓名：高金山实验指导教师：刘万成组号：姓名：闫麟阁学号：12281212 实验目的：（1）了解脱机操作下AM2901运算器的功能与控制信号的使用，了解运算器AM2901的内部结构及工作时序，观察运算器运算的结果对状态标志的影响。（2）深入了解AM2901运算器的功能与具体用法，掌握用AM2901完成各种运算操作时各控制信号的使用，观察指令执行的结果对状态标志的影响；了解4片AM2901的级联方式，深化运算器部件的组成、设计、控制与使用等诸项知识。实验内容： 1.将教学机左下方的5个拨动开关置为1XXOO（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。 2.接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：其中D1取为0101H，D2取为1010H；通过两个12位的红色微型开关向运算器提供控制信号，通过16位数据开关向运算器提供数据，通过指示灯观察运算结果及状态标志。运算器实验（1）实验结果分析（每人选择2个操作运算进行控制信号取值和运算结果值的分析）：

此式的功能是R0∨R1然后将值赋给R1，由于有两个值，所以A、B口均有对应地址输入，B 对应的是R0，所以B的地址为0001，A对应的是R1,所以A的地址为0000。因为最后的值存储到B口多对应的地址并输出，所以I8-I6所选值为011；该式实现的是并运算，所以I5-I3所选值为011；数据来源是A和B，所以I2-I0所选值为001。该式接受ALU的标志位输出的值，所以SST所选值为001；该式执行的并（SUB），所以SSH SCI 所选值为000。因为R0=0101，R1=1010，所以按START前ALU的输出值为0F0F，故输出值为0F0F。此时的功能是实现R0的逻辑左移功能，由于只有一个值，所以只有B口有对应地址输入，B对应的是R0，所以B的地址为0000。因为最后的值存储到B口对应的地址并输出，所以I8-I6所选值为111,；该式实现的是逻辑左移，所以I5-I3取000（加法）；数据来源是B，所以I2-I0所选值为011。该式是左移操作，另三个标志不变，所以SST所选值为110；SSH SCI所选值为100。因为R0=FEFE，实现逻辑左移后补0,所以按START之前R0为FEFE，按START后R0变为FDFC。运算器实验（2）实验步骤将教学机左下方的5个拨动开关置为1XX00（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：

数电实验报告半加全加器

实验二半加/减器与全加/减器一、实验目的：（1）掌握全加器和半加器的逻辑功能。（2）熟悉集成加法器的使用方法。（3）了解算术运算电路的结构。二、实验设备： 1、 74LS00 （二输入端四与非门） 2、 74LS86 （二输入端四异或门） 3、数字电路实验箱、导线若干。 Ver 4B 4A 4￥ 3B 3A 3Y 1A IB !Y 2A 2B 2Y GND （74LS86引脚图）三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 A 表示被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。四、实验内容：用74LS00和74LS86实现半加器、全加器的逻辑电路功能。（一）半加器、半减器 M=0寸实现半加，M=1时实现半减，真值表如下：（74LS00引脚）

功能M A B S C 半加00000 00110 01010 01101 半减10000 10111 11010 11100 —s +/- ——co M （半加器图形符号） 2、 ⑴S真值表: 00011110 00110 11001 A ⑵C真值表: 00011110 00000 10101 C 二B（A二M）

（二）全加器、全减器 S CO C^BC i-1 ?（M 十 A ）（B 十 C ）、实验结果半加器： S 二 AB AB = A 二 B C =B （A 二 M ）全加器： S = A 二 B - C i-1 G 二GM C 2M CI B +/一

实验一运算器实验(1)

级班学号姓名实验报告实验一运算器实验一、实验目的： 1、掌握简单运算器的数据传送通路； 2、验证运算功能发生器（74LS181）的组合功能； 3、验证带进位控制的算术运算功能发生器的功能； 4、按指定数据完成几种指定的算术运算。二、实验设备 DVCC-C5JH计算机组成原理教学实验系统一台，排线若干。三、实验原理 1、实验中所用的运算器数据通路图如附A图1-3所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。 2、控制信号说明： T4：脉冲信号；实验时，将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 S3~S0、M：运算器的功能控制信号；可参见74181芯片的功能表P64。 Cn：进位控制信号，低电平有效。 LDDR1、LDDR2：数据寄存器DR1和DR2的数据装载控制信号，高电平有效。ALU-B：该控制信号控制是否将ALU的结果送到总线上，低电平有效。

SW-B ：三态门开关信号，控制是否打开三态门，低电平有效。四、实验内容 1、算术逻辑运算实验：实验步骤： ①按图1-2连接路线，仔细检查无误后，接通电源； ②用二进制数码开关向DR1和DR2寄存器置数。 A ）数据开关置01100101； B ）设置switch unit ：ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 C ）按动KK2给出一个单脉冲信号，即T4=┎┒ D ）数据开关置10100111； E ）设置switch unit ：LDDR1=0 LDDR2=1 F ）按动KK2给出一个单脉冲信号。 ③检验DR1和DR2中存的数是否正确： A ）设置switch unit ：SW-B=1 ALU-B=0 B ）设置switch unit ：当S 3S 2S 1S 0M=00000，总线显示灯显示DR1中的数，而置为S 3S 2S 1S 0M=01010，总线显示灯显示DR2中的数。 ④验证74LS181的算术运算和逻辑运算功能：[给定A=（DR1）=65 H ，B=（DR2）=A7 H] A ）改变运算器的功能设置，观察运算器的输出，填入下表： DR1 DR2 S 3S 2S 1S 0 M=1（算术运算） M=0（逻辑运算） Cn=1 （无进位） Cn=0 （有进位） 65 A7 0000 01100101 01100110 10011010 65 A7 0001 11100111 11101000 00011000 65 A7 0010 01111101 01111110 10000010 65 A7 0011 11111111 00000000 00000000 65 A7 0100 10100101 10100110 11011010 65 A7 0101 00100111 00101000 01011000