MOS管及简单CMOS逻辑门电路原理图

MOS管及简单CMOS逻辑门电路原理图

现代单片机主要是采用CMOS工艺制成的。

1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示：

以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。

对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4

端与6端导通，栅极5要加低电平。

在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS

不导通（即“截止”或“关断”），所以称为“互补型

2、CMOS逻辑电平

高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。

高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-1.5V～VDD）

低电平视作逻辑“0”，要求不超过VDD的35%或0～1.5V。

+1.5V～+3.5V应看作不确定电平。在硬件设计中要避免出现不确定电平。

近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为3.3V的CMOS器件已大量使用。在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。

3、非门

非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：

A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V DD一致，输出高电平。

4、与非门

与非门工作原理：

①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V DD 一致，输出高电平。

②、A输入高电平，B输入低电平时，1、3管导通，2、4管截止，C端电位与1管的漏极保持一致，输出高电平。

③、A输入低电平，B输入高电平时，情况与②类似，亦输出高电平。

④、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。

5、或非门

或非门工作原理：

①、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与V DD 一致，输出高电平。

②、A输入高电平，B输入低电平时，1、4管导通，2、3管截止，C端输出低电平。

③、A输入低电平，B输入高电平时，情况与②类似，亦输出低电平。

④、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。

注：

将上述“与非”门、“或非”门逻辑符号的输出端的小圆圈去掉，就成了“与”门、“或”门的逻辑符号。而实现“与”、“或”功能的电路

图则必须在输出端加上一个反向器，即加上一对CMOS

6、三态门

三态门的工作原理：

当控制端C为“1”时，N型管3导通，同时，C端电平通过反向器后成为低电平，使P型管4导通，输入端A的电平状况可以通过3、4管到达输出端B。

当控制端C为“0”时，3、4管都截止，输入端A的电平状况无法到达输出端B，输出端B呈现高电阻的状态，称为“高阻态”。

这个器件也称作“带控制端的传输门”。带有一定驱动能力的三态门也称作“缓冲器”，逻辑符号是一样的。

注：

从CMOS等效电路或者真值表、逻辑表达式上都可以看出，把“0”和“1”换个位置，“与非”门就变成了“或非”门。对于“1”有效的信号是“与非”关系，对于“0”有效的信号是“或非”关系。

上述图中画的逻辑器件符号均是正逻辑下的输入、输出关系，即对“1”（高电平）有效而言。而单片机中的多数控制信号是按照负有效（低电平有效）定义的。例如片选信号CS（Chip Select），指该信号为“0”时具有字符标明的意义，即该信号为“0”表示该芯片被选中。因此，“或非”门的逻辑符号也可以画成下图。

7、组合逻辑电路

“与非”门、“或非”门等逻辑电路的不同组合可以得到各种组合逻辑电路，如译码器、解码器、多路开关等。

组合逻辑电路的实现可以使用现成的集成电路，也可以使用可编程逻辑器件，如PAL、GAL等实现。

三态门与高阻态

三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态（电阻很大，相当于开路）。三态门都有一个EN控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......).

计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的，比如说，他不够富有，但是他也不一定穷啊；她不漂亮，但也不一定丑啊，处于这两个极端的中间，就用那个既不是＋也不是―的中间态表

之一就是I/O(输入/输出)口在输入时读入外部电平用。

高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。

以输入这个输出端口的数据。所以你还需要有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态，这是典型的三态门应用。如果在线上没有两个以上的输出设备, 当然用不到三态门，而线或逻辑又另当别论了。

++++++++++++++++++++++++++++++++++++

高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。

高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几是一样的。

（当门电路的输出上拉管导通而下拉管截止时，输出为高电平；反之就是低电平；如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制）

典型应用：

1、在总线连接的结构上。总线上挂有多个设备，设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线（放弃对总线的使用），以方便其他设备获得总线的使用权。

2、大部分单片机I/O使用时都可以设置为高阻输入，如陵阳，AVR等等。高阻输入（类似于CMOS输入阻抗）可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流（不衰减），而且在一定程度上也增加了芯片的抗电压冲击能力

触发器/寄存器/锁存器

1、D触发器

2、寄存器

3、锁存器

只有一个孤独的影子，她，倚在栏杆上；她有眼，才从青春之梦里醒过来的眼还带着些朦胧睡意，望着这发狂似的世界，茫然地像不解这人生的谜。她是时代的落伍者了，在青年的温馨的世界中，她在无形中已被摈弃了。她再没有这资格，心情，来追随那些站立时代前面的人们了！在甜梦初醒的时候，她所有的惟有空虚，怅惘；怅惘自己的黄金时代的遗失。咳！苍苍者天，既已给与人们的生命，赋与人们创造社会的青红，怎么又吝啬地只给我们仅仅十余年最可贵的稍纵即逝的创造时代呢？

CMOS逻辑电路

CMOS逻辑电路 CMOS是单词的首字母缩写，代表互补的金属氧化物半导 体(Complementary Metal-Oxide-Semiconductor)，它指的是 一种特殊类型的电子集成电路(IC)。集成电路是一块微小的硅 片，它包含有几百万个电子元件。术语IC隐含的含义是将多个 单独的集成电路集成到一个电路中，产生一个十分紧凑的器件。在通常的术语中，集成电路通常称为芯片，而为计算机应用设计的IC称为计算机芯片。 虽然制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS 集成电路来完成所需的功能。当我们注意到所有的个人计算机都使用专门的CMOS 芯片，如众所周知的微处理器，来获得计算性能时， CMOS IC的重要性就不言而喻了。CMOS之所以流行的一些原因为: ?逻辑函数很容易用CMOS电路来实现。 ?CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小，可以制造在极小的面积上。 ?用于制造硅片CMOS芯片的工艺已经是众所周知，并且CMOS芯片的制造和销售价格十分合理。 这些特征及其它特征都为CMOS成为制造IC的主要工艺提供了基础。 CMOS可以作为学习在电子网络中如何实现逻辑功能的工具。CMOS它允许我们用简单的概念和模型来构造逻辑电路。而理解这些概念只需要基本的电子学概念。 CMOS逻辑门电路的系列及主要参数: 1．CMOS逻辑门电路的系列 CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经达到或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。CMOS集成电路主要有以下几个系列。 （1）基本的CMOS——4000系列。 这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。 （2）高速的CMOS——HC（HCT）系列。 该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。它的输入电压参数为VIH（min）=2.0V；VIL（max）=0.8V，与TTL完全相同。另外，

MOS管及简单CMOS逻辑门电路原理图

MOS管及简单CMOS逻辑门电路原理图 现代单片机主要是采用CMOS工艺制成的。 1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。 对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4 端与6端导通，栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。 高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者～VDD）

低电平视作逻辑“0”，要求不超过VDD的35%或0～。 +～+应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为的CMOS器件已大量使用。在便携式应用中，VDD为，甚至的单片机也已经出现。将来电源电压还会继续下降，降到，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。 3、非门 非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V一致，输出高电平。 4、与非门

CMOS逻辑门电路

CMOS逻辑门电路 CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS电路的工作速度可与TTL 相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。 早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。 MOS管结构图 MOS管主要参数： 1.开启电压V T ·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，V T约为3～6V； ·通过工艺上的改进，可以使MOS管的V T值降到2～3V。 2. 直流输入电阻R GS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的R GS可以很容易地超过1010Ω。 3. 漏源击穿电压BV DS ·在V GS=0（增强型）的条件下，在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS ·I D剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 ·有些MOS管中，其沟道长度较短，不断增加V DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后 ，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I D 4. 栅源击穿电压BV GS ·在增加栅源电压过程中，使栅极电流I G由零开始剧增时的V GS，称为栅源击穿电压BV GS。 5. 低频跨导g m ·在V DS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导

与门电路和与非门电路原理

什么就是与门电路及与非门电路原理？ 什么就是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么就是门电路 “门”顾名思义起开关作用。任何“门”的开放都就是有条件的。例如.一名学生去买书包,只买既好瞧又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。 门电路就是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。 图15-17甲就是我们实验用的与用的与门,它有两个输入端Ａ、Ｂ与一个输出端。图15-17乙就是它连人电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是低电位,二极管不发光。

实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管就是否发光,判定输出端电位的高低。 输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。 可见,与门只在输入端A与输入端Ｂ都就是高电位时,输出端才就是高电位;输入端Ａ、Ｂ只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。输人端空着时,输出端就是高电位。 与门的应用

图15-19就是应用与门的基本电路,只有两个输入端Ａ、Ｂ同低电位间的开关同时断开,Ａ与Ｂ才同时就是高电位,输出端也因而就是高电位,用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机,当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。 与非门,与非门就是什么意思 DTL与非门电路: 常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离, 并提高带负载能力。

与门电路和与非门电路原理

什么是与门电路及与非门电路原理? 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如?一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。 图15-17甲是我们实验用的与用的与门，它有两个输入端A、E和一个输出端。图15-17乙是它连人电 路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输岀端电位的高低。

输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输岀瑞的电位是高电位, 二极管发光。 可见，与门只在输入端A与输入端E都是高电位时，输岀端才是高电位；输入端A、E只要有一个是低电位，或者两个都是低电位时，输岀端也是低电位。输人端空着时，输岀端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端A、E同低电位间的开关同时断开，A与E才同时是高电位，输出端也因而是高电位，用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的是常闭按钮开关，按压时断开，不压时接通 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门，图中的电动机是启动汽车内燃机的电动机, 当车间关紧时常闭按钮开关才能被压开，那么这个电路可以保证只有两个车门都关紧时汽车才能开动。与非门,与非门是什 么意思

3.1 MOS逻辑门电路解析

3逻辑门电路 3.1 MOS逻辑门电路 3.2TTL逻辑门电路 *3.3射极耦合逻辑门电路 *3.4砷化镓逻辑门电路 3.5逻辑描述中的几个问题 3.6逻辑门电路使用中的几个实际问题* 3.7用VerilogHDL描述逻辑门电路

3.逻辑门电路 教学基本要求： 1.了解半导体器件的开关特性。 2.熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3.学会门电路逻辑功能分析方法。 4.掌握逻辑门的主要参数及在应用中的接口问题。

3.1 MOS逻辑门 3.1.1数字集成电路简介 3.1.2逻辑门的一般特性 3.1.3MOS开关及其等效电路 3.1.4CMOS反相器 3.1.5CMOS逻辑门电路 3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门 3.1.8CMOS逻辑门电路的技术参数

1 . 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2. 逻辑门电路的分类 二极管门电路 三极管门电路 TTL 门电路 MOS 门电路 PMOS 门 CMOS 门 逻辑门电路 分立门电路 集成门电路 NMOS 门 3.1.1 数字集成电路简介

1.CMOS 集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL 不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL 兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL 兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL 兼容 负载能力强 抗干扰功耗低 74系列 74LS 系列 74AS 系列 74ALS 2.TTL 集成电路: 广泛应用于中、大规模集成电路 3.1.1 数字集成电路简介

CMOS 集成逻辑门电路特点及使用方法

CMOS 集成逻辑门电路特点及使用方法1．CMOS集成电路特点 CMOS集成电路的特点是功耗极低、输出幅度大噪声容限大、扇出能力强。MOS逻辑门电路主要分为NMOS、PMOS、CMOS三大类，PMOS是MOS逻辑门的早期产品，它不仅工作速度慢且使用负电源，不便与TTL电路连接，CMOS是在NMOS的基础上发展起来，它的各种性能较NMOS都好。 2．集成CMOS电路的特性参数 CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点。 (1)输出高电平U OH 与输出低电平U OL CMOS门电路U OH的理论值为电源电压U DD，U OH(min)=0.9U DD；U OL的理论值为0V，U OL(max)=0.01U DD。所以CMOS门电路的逻辑摆幅(即高低电平之差)较大，接近电源电压U DD值。 (2)阈值电压U TH 从CMOS 非门电压传输特性曲线中看出，输出高低电平的过渡区很陡，阈值电压U TH 约为U DD/2。 (3)抗干扰容限 CMOS非门的关门电平U OFF为0.45U DD，开门电平U ON为0.55U DD。因此，其高、低电平噪声容限均达0.45U DD。其他CMOS门电路的噪声容限一般也大于0.3U DD，电源电压U DD 越大，其抗干扰能力越强。 (4)传输延迟与功耗 CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC 高速CMOS系列的工作速度已与TTL系列相当。 (5)扇出系数 因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定的扇出系数可达50。 但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。 以测试过的CD4001为例，其主要特性参数见表11-12。 表3 CD4001四2或非门主要特性参数

MOS管及简单CMOS逻辑门电路原理图

MOS 管及简单CMOS 逻辑门电路原理图 现代单片机主要是采用CMO 工艺制成的。 1、MOS 管 MOS 管又分为两种类型：N 型和P 型。如下图所示: V DD 4 5 I c 6 =Vss P 型MOS 管 以N 型管为例，2端为控制端，称为“栅极”；3端通常接地，称为 “源极”；源极电压记作Vss , 1端接正电压，称为“漏极”，漏极电压记作VDD 要使1端与3端导通，栅极2 上要加高电平。 对P 型管，栅极、源极、漏极分别为 5端、4端、6端。要使4 端与6端 导通，栅极5要加低电平。 在CMO 工艺制成的逻辑器件或单片机中，N 型管与P 型管往往是 成对出 现的。同时出现的这两个 CMO 管，任何时候，只要一只导通，另一只则 不导通（即“截止”或“关断”），所以称为“互补型—CMO 管”。. 2、CMO 逻辑电平 高速CMO 电路的电源电压 VDD S 常为+5V; Vss 接地，是0V 。 高电平视为逻辑“ 1”，电平值的范围为：VDD 勺65%-VDD 或者VDD-1.5V ? VDD 低电平视作逻辑“ 0”，要求不超过 VDD 的35%或 0?1.5V 。 +1.5 V ?+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为3.3V 的CMO 器件已大量使用。在便携式应用中， VDC 为 2.7V ，甚至1.8V 的单片机也已经出现。将来电源电压还会继续下降，降到0.9V ， 但低于VDD 的 35%勺电平视为逻辑“ 0”，高于VDD 勺65%勺电平视为逻辑“ 1” 的规律仍然是适用的。 VDD Vss

基本门电路

基本门电路 一、实验目的 1.了解TTL 门电路的原理、性能和使用方法； 2.掌握基本门电路逻辑功能； 3.熟悉基本运算单元、半加器和全加器的逻辑关系和功能。 二、实验原理 在数字电路中，门电路是实现某种逻辑关系的最基本的单元，任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门，是学习数字电路的基础。本实验在数字学习机上进行，其各种逻辑电路都是由集成TTL 门电路构成，逻辑关系用正逻辑分析。 1.与门 逻辑功能为当输入端A 与B 均为“1”时，输 出才为“1”，其逻辑函数式为 B A F ?= 2.或门 逻辑功能为当输入端A 或B 有一端为“1”时， 输出为“1”，其逻辑函数式为 B A F += 3.异或门 其逻辑功能为当输入信号A 、B 相同时，输 出为“0”，当两个输入信号不同时，输出为“1”。 其逻辑函数式为 B A B A B A F ⊕=+= 4.半加器 半加器是求同一位上的两个加数和的运算单元。这个和称为半加和或本位和。逻辑表达式为 n n n n n n n B A B A B A S ⊕=+=' n n n B A C =' 式中，n A ，n B 分别表示两个加数在第n 位上的数码，'n S 为本位和，' n C 为该位向高一位的进位。 5.全加器 全加器是在半加器的基础上，能够实现两 个加数的某一位加法运算全功能的逻辑电路。 它不仅能求本位和，而且可以同时将从低位来 的进位也加进去。全加器电路由两个半加器和 一个或门构成，逻辑表达式为 1'1'-++=n n n n n C S C S S 1' -+=n n n n n C S B A C 式中，n S 表示全加和，1-n C 表示低位全加器输 出的进位数，n C 表示本位全加进位数，' n S 表示 半加和。 图20-1 与门电路 F 图20-2 或门电路 F 图20-3 异或门电路 F 图20-4 有异或门的半加器 C 'n S 'n An Bn 图20-5 全加器逻辑图 1

(完整版)第四章 CMOS组合逻辑电路设计I

第四章CMOS组合逻辑电路设计I －静态CMOS逻辑门电路 第一节互补CMOS逻辑门的结构及性能 第二节互补CMOS逻辑门的设计 第三节类NMOS电路（有比电路） 第四节传输门逻辑电路 第五节差分CMOS逻辑电路（有比电路）

第一节静态互补CMOS逻辑电路的结构及性能 一、静态CMOS逻辑电路的结构 二、静态CMOS逻辑电路的性能

A B C V DD Y F F F =(B A C ,,) PMOS NMOS 一、静态CMOS逻辑电路的结构 P U N P D N PUN：pull up net 上拉网络PMOS PDN：pull down net 下拉网络NMOS PUN、PDN为双重网络 设计时需保证，无论什么输入， 仅有一个网络在稳定状态下导通。

静态CMOS 逻辑门特点 1）带“非”的逻辑功能 input: x1,x2, (x) output: 2）逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。 NMOS ：PMOS ：串与并或 串或并与 ) ,2,1(Xn X X F Y ???=3）每个输入信号同时接一个NMOS 管和一个PMOS 管的栅极, n 输入逻辑门有2n 个管子。 4）静态CMOS 逻辑门保持了CMOS 反相器无比电路的优点。高噪声容限，VOH 、VOL 分别为VDD 和GND

A B A + B A B A ? B NMOS 串与 并或 F1 F2 F1 F2 F =F1F2 +F =F1F2 A B C F =A B C A B C F =A B C ++

A B A ? B A B A B F 001 011 101 110 A B 例：CMOS与非门 A ? B = A + B [!(A ? B) = !A + !B or !(A & B) = !A | !B]

逻辑门电路实验报告(精)

HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数

实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）

（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表

输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出

A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：

4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：

一个4与门电路的例子来说明LUT实现逻辑功能的原理

一个4与门电路的例子来说明LUT实现逻辑功能的原理 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA 采用Flash或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。 根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。 查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。 例1-1：给出一个使用LUT实现4输入与门电路的真值表。 表1-1 4输入与门的真值表 从中可以看到，LUT具有和逻辑电路相同的功能。实际上，LUT具有更快的执行速度和更大的规模。 由于基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以

逻辑门电路使用中的几个实际问题(精)

逻辑门电路使用中的几个实际问题 以上讨论了几种逻辑门电路特别是重点地讨论了 TTL和CMOS两种电路。在具体的应用中可以根据要求来选用何种器件。器件的主要技术参数有传输延迟时间、功耗、噪声容限，带负载能力 等，据此可以正确地选用一种器件或两种器件混用。下面对几个实际问题，如不同门电路之间的接口技术，门电路与负载之间的匹配等进行讨论。 一、各种门电路之间的接口问题 在数字电路或系统的设计中，往往由于工作速度或者功耗指标的要求，需要采用多种逻辑器件混合使用，例如，TTL和CMOS两种器件都要使用。由前面几节的讨论已知，每种器件的电压和电流参数各不相同，因而需要采用接口电路，一般需要考虑下面三个条件： 1.驱动器件必须能对负载器件提供灌电流最大值。 2.驱动器件必须对负载器件提供足够大的拉电流。 3.驱动器件的输出电压必须处在负载器件所要求的输入电压范围 ，包括高。低电压值。 其中条件１和２，属于门电路的扇出数问题，已在第四节作过详细的分析。条件３属于电压兼容性的问题。其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考 虑。 下面分别就CMOS门驱动TTL 门或者相反的两种情况的接口问题进行分析。 1.CMOS门驱动TTL门 在这种情况下，只要两者的电压参数兼容，不需另加接口电路，仅按电流大小计算出扇出数即可。 下图表示CMOS门驱动TTL门的简单电路。当CMOS门的输出为高电平时，它为TTL负载提供拉电流，反之则提供灌电流。 例2.9.1——74HC00与非门电路用来驱动一个基本的TTL反相器和六个74LS门电路。试验算此时的CMOS门电路是否过载？ 解： （1）查相关手册得接口参数如下：一个基本的TTL门电路，IIL＝1.6mA，六个74LS门的输入电流IIL＝6×0.4mA＝2.4mA。总的输入电流IIL(total＝1.6mA＋2.4mA＝4mA。

基本逻辑门电路汇总

第一节基本逻辑门电路 1.1 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑0表示低电平） 11.2 与门： 逻辑表达式F＝A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 11.3 或门：逻辑表达式F＝A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. 11.4．非门逻辑表达式F=A

即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. 11.5．与非门 逻辑表达式 F=AB 即只有当所有输入端A 和B 均为1时,输出端Y 才为0,不然Y 为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. 11.6．或非门： 逻辑表达式 F=A+B 即只要输入端A 和B 中有一个为1时,输出端Y 即为0.所以输入端A 和B 均为0时,Y 才会为 1.或非门常见的芯片型号有:74LS02等. 11.7．同或门: 逻辑表达式F=A B+A B 11.8.异或门：逻辑表达式F=A B+A B

11.9.与或非门：逻辑表逻辑表达式F=AB+CD A 11.10.RS 触发器： 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS 触发器，其逻辑电路如图 7.2.1.(a)所示。它有两个输入端R 、S 和两个输出端Q 、Q 。 工作原理 : 基本RS 触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。

数字门电路结构与原理

数字门电路结构与原理 一·引言 如果您已阅读了博闻网有关布尔逻辑方面的文章，您就会知道数字设备取决于布尔。在布尔逻辑的应用一文中，我们了解了七种基本的门。这些门是所有数字设备的基本组成部分。。如果回顾一下计算机技术的发展历史，从最初的继电器制造的电子门到现在包含多达2000个晶体管的芯片！实现这些门的技术已发生了根本性变化。 CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地 位的逻辑器件。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。 早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO 器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO 逻辑门电路。 MOS管结构图 二．正文 （一）·MOS管主要参数： 1.开启电压VT ·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，VT约为3～6V； ·通过工艺上的改进，可以使MOS管的VT值降到2～3V。 2. 直流输入电阻RGS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的RGS可以很容易地超过1010Ω。 3. 漏源击穿电压BVDS

·在VGS=0（增强型）的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS ·ID剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 ·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后 ，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID 4. 栅源击穿电压BVGS ·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。 5. 低频跨导gm ·在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导 ·gm反映了栅源电压对漏极电流的控制能力 ·是表征MOS管放大能力的一个重要参数 ·一般在十分之几至几mA/V的范围内 6. 导通电阻RON ·导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数 ·在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间·由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似 ·对一般的MOS管而言，RON的数值在几百欧以内 7. 极间电容 ·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS ·CGS和CGD约为1～3pF ·CDS约在0.1～1pF之间 8. 低频噪声系数NF ·噪声是由管子内部载流子运动的不规则性所引起的 ·由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化 ·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB） ·这个数值越小，代表管子所产生的噪声越小 ·低频噪声系数是在低频范围内测出的噪声系数 ·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小 （二）、CMOS反相器 由教科书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。 下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即 VDD＞(VTN＋|VTP|) 。

第四章逻辑门电路作业题(参考答案)

第四章逻辑门电路 （Logic Gates Circuits） 1．知识要点 CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构； CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型； 动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性； 特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。 重点： 1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系； 2．CMOS逻辑电平的定义和噪声容限的计算； 3．逻辑门电路扇出的定义及计算； 4．逻辑门电路转换时间、传输延迟的定义。 难点： 1．CMOS互补网络结构的分析和设计； 2．逻辑门电路对负载的驱动能力的计算。 （1）PMOS和NMOS场效应管的开关特性 MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。 （2）CMOS门电路的构成规律 每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。 对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。 PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS 管并联时，其相应的PMOS管一定需要串联。 基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。 （3）CMOS逻辑电路的稳态电气特性 一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义： V OHmin输出为高电平时的最小输出电压 V IHmin能保证被识别为高电平时的最小输入电压 V OLmax能保证被识别为低电平时的最大输入电压 V ILmax输出为低电平时的最大输出电压 不同逻辑种类对应的参数值不同。输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。 噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。对于输出是高电平的情况，其最坏的输出电压是V OHmin，如果要使该电压能在输入端被正确识别为高电平，即被

与非逻辑门电路功能测试与组合电子教案

学习资料 仅供学习与参考 实验一 逻辑门电路功能测试与组合 一、实验目的 1． 熟悉电子实验箱的功能及使用方法。 2． 认识集成电路的型号、外形和引脚排列，学习在实验箱上实现数字电路的方法。 2． 掌握逻辑门电路逻辑功能的测试、使用的基本方法。 3． 掌握逻辑门电路的替换方法。 二、实验用元器件 四2输入与非门7400×2 二4输入与非门7420×1 四异或门7486×1 四2输入或门7432×1 六非门7404×1 二4输入与门7421×1 实验中使用7400四2输入与非门和7420二4输入与非门，引脚图如图1—1和图1—2， 7400内部有四个独立的2输入与非门，7420内有二个4输入与非门。 图1—1 7400集成电路 图1—2 7420集成电路 实验中提供的集成块为74LS 系列的低功耗肖特基TTL 电路如74LS00和74LS20，74HC 系列的高速CMOS 电路如74HC00和74HC20，它们在逻辑上兼容，但具体物理参数不同。在CMOS 电路中输出高电平≈Vcc ，输出低电平≈0V ，规定输入高电平电压≥0.7Vcc ，输入

学习资料 低电平电压≤0.3 Vcc，在我们的实验中Vcc＝＋5V；TTL电路的输出高电平电压2.4～3.6V，输入开门电平1.4～1.8V。输出低电平电压0～0.5V，输入关门电平0.8～1V。在实验中采用同一电源，经实际测定可以直接互接，但有些条件下要通过接口互接，当74LS门电路驱动74HC门电路时，要测量输出高电平电压是否够高，实际测量值要≥3.5V。而74HC门电路驱动74LS门电路时，扇出系数较小，小于10。 三、预习要求 1.熟悉本实验所用的集成电路，并认真阅读附录中注意事项。 2.设计好实验内容中的门电路转换的电路图。 3.根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。 四、实验内容 1.与非门逻辑功能测试。 选用双4输入与非门74LS20（或74HC20）集成块一片，集成块引脚排列规则：半圆形缺口或黑点朝左时，缺口或黑点下方为第1脚，引脚号逆时针顺序数。按图1—3电路图和所标引脚接线，输入端A、B、C、D分别接四个电平开关，开关接通“+5V”时输入高电平，接通“地”时输入低电平。输出端Y输出经过三极管放大后驱动发光二极管（虚线内电路在实验箱内部已接好），发光二极管亮时输出为高电平，发光二极管不亮时输出为低电平。根据表1—1输入状态，分别测量输出端Y的电压及逻辑状态，结果填入表1—1中。 图1—3 门电路测试原理图 仅供学习与参考