第六章运算方法
1 下列数中最小的数为——。
A.(101001)2 B (52)8 C (2B)16
2.下列数中最大的数为。
A.()2 B.(227)d C.(96)16
3.设寄存器位数为8位,机器数采用补码形式(含1位符号位),对应于十进制数(-27),寄存器内容为一——。
A.27H B.9BH C.E5K
4.对真值0表示形式唯一的机器数是——o
A.原码B.补码和移码 C 反码 D 以上都不对
}
5.
6 在整数定点机中,下述正确的说法是
A.原码和反码不能表示—1,补码可以表示—1
B.三种机器数均可表示—1
c.三种机器数均可表示—1,且三种机器数的表示范围相同
7在小数定点机中,下述说法正确的是——。
A.只有补码能表示—1
B.只有原码不能表示—1
c.三种机器数均不能表示—1
8.某机字长8位.采用形式(其中1位为符号位)则机器数所能表示的范围
:
A.一127—127 D.一128,十128 C 一128一十127
9、用n+1位字长表示定点数(其中1位为符号位),它所能表示的整数范围是
能表示的小数范围是。
A、阶码取4位(台阶符1位),尾数取12位(合数符1位) B.阶码取5位(台阶符1位),尾数取11位(合数符1位) c.阶码取8位(含阶符1位),尾数取8位(合数符1位)
【
70在下述有关不恢复余数法何时需恢复余数的说法中,——是正确的
A最后一次余数为正时,要恢复
B.最后一次余数为负时,要恢复
C.最后一次余数为。时,要恢复
D.任何时候都不恢复余数
71.在定点机中执行算术运其时会产生溢出,其原因是——。
:
A.主存容量不够B.运算结果无法表示
c.操作数地址过大D.以上都对
72.在浮点机中,下列说法是正确的。
A.尾数的第一数位为1时,即为规格化形式
B、尾数的第一数值与数符不同时,即为规格化形2
c.不同的机器数有不同的规格化形式
D尾数的第一数值为。时,即为规格化形式
73.在浮点机中,判断原码规格化形式的原则是一
A.尾数的符号位与第一数位不同
B.尾数的第一数位为I,数符任意
*
c.尾数的符号伦与第一数位相同
D阶符与数符不同
74在浮点机中,判断补码规格化形式的原则是--
A尾数的第一数值为l,数符任意
B.尾数的符号位与第一数值相同
c.尾数的符号位与第一数值不同
D.阶符与数符不同
75.
76
77.运算器的主要功能是进行
{
A.算术运其
c.算术逻辑运算
78.运算器由许多部件组成,其核心部分是
A数据总线B逻辑运算
c.累加寄存器D初等函数运算
79.定点运算器用来进行——。
A.十进制数加法运算B.定点运算
c.浮点运算D.既进行浮点运算也进行定点运算
80.串行运算器结构简单,其运算规律是
}
A 由低位到高位先行进行进位运算B.由高位到低位先行进行借位运算
c 由低位到高位逐位运算D.由高位到低位逐位运算
8t.芯片7418l和一片74182相配合,具有如下
A行波进位B组(小组)内并行进位,组(小组)间并行进位
c.组(小组)内并行进位,组(小组)间行波进位D.组内行波进位,组间并行进位82.早期的硬件乘法器设计中,通常采用加和移位
:有.—控制。
A.串行加法和串行移位触发器
B.并行加法和串行左移计数器
c.并行加法和串行右移计数器
$
D.串行加法和中行右移触发器
83.下面有关浮点运算器的描述中,正确的是——(多项选择)。
A.浮点运算器可用两个松散连接的定点运算部件(阶码部件和尾数部件)来实现B阶码部件可实现加、减、乘、除四种运算
c 阶码部件只进行加、减和比较操作
D.尾数部件只进行乘、除操作
84、下面有关定点补码乘法器的描述中,正确的句子是
A.被乘数的符号和乘数的符号都参加运算
B.乘数寄存器必须具有右移功能,并增设一位附加位,
c被乘数寄存器也必须具有右移功能
!
D用计数器控制乘法次数
85.用八片7418t和两片74182可组成
A.组内并行进位、组间串行进位的32位ALu
B.二级先行进位结构的32位ALU
c 组内先行进位、组间先行进位的16位ALu
D三级先行进位结构的32位ALU
86.设机器数字长为16位(含1位符号位),若用补码表示定点小数
87 设〔]4=1,g/i人人
A x1;O,x 2—24至少有
》
8 “=0,X:一2d任意
C g=1,f 2—“‘至少有
D x,:1,x 2—5‘任意
88.在定点机中,下列说法错误的是。
A除补码外,原码和反码不能表示—1
D.o的原码不等于—o的原码
c t o的反码不等于—o的反码
D.对于相同的机器字长,补码比原码和反码能’
89.设“为整数,r2]M=1,x J“2X3cdX5,昔按”‘
A.X=l*X 2—x 5任意
·
D.xl=O,x 2—x 5至少有一个为1
C x J=0,5Z—25仟意
L) 21=1,“2一15至少有
90.计算机巾表席地址时
A原码
c.反的
91 浮点数的表示范围和精度取决于
A.阶码的位数和尾数的机器数形式
8.阶码的机器数形式和尾数的位数
c.阶码的位数和尾数的位数
&
D.阶码的机器数形式和尾数的机器数形式
92.在浮点机中一——是隐含的。
A 阶码
c.尾数
93在规格化的浮点表示中
:会使浮点数的表示范围
A.增大
多表示—个负数
—16,则——
C 不变D.以,上都不对
(
94设浮点数的基值为8,尾数采用模4补码表示,则——为规格化数。A.U.111000 B.00.O00111
C.1t.101010 D U.1U101
95.芯片74181可完成——。
A.]6种算术运算
D.16种逻辑运算
c.8种算术运算和8种逻辑运算
D.16种算术运算和16种逻辑运算
96、ALU属于——。
儿时序电路
}
c.控制器
97‘在补码定点加减运算器中
E月——女曰。
A.与非门
c.异或门
98.在运算器中不包含——
A.状态寄存器
C.ALU
99.下列叙述中正确的是——u(多项选择)。
A。定点补码运算时,其符导位不参加运算
[
B.浮点运算可由阶码运算和尾数运算两部分组成
c.阶码部件在乘除运算时只进行加、减操作
D.浮点数的正负由阶码的正负符号决定
x.尾数部件只进行乘除运算
100.加法器采用先行进位的目的是—
A优化加法器的结构
c.加速传递进位信号
101.下列说法中错误的是——cl
组合逻辑电路
寄存器
、
五是双符导位,
数据总线
地址寄存器
节省器材
增强加法器结构
A.运算器中通常都有一个状态标记寄存器,为计算机提供判断条件,以实B.补码乘法器中,被乘数和乘数的符号都不参加运算
c.并行加法器中高位的进位依赖于低位
D.在小数除法中,为了避免送出,要求被除数的绝对值小于除数的绝对值102.设机器字长为8位(含t位符号位),以下——是o的一个原码。
*
A.U1111U D.
C.0U11111
103.当定点运算发生溢出时,应——。
A.向左规格化
c发出出错信息
304在定点补码运算器中
A双符号位相同
c两个正数相加
105下列说法中是错误的。
人符号相同的两个数相减是不会产生溢出的
$
B 符号不同的两个数相加是不合产生溢出的
c.逻辑运算是没有进位或借位的运算
D.浮点乘除运算需进行对阶操作
l06.采用规格化的浮点数是为了—。
向右规格化
告入处理
——时表示结果溢出
双符号位不同
两个负数相加
入增加数据的表示范围B.方便浮点运算
,
c.防止运算时数据溢出D.增加数据的表示精度
107设浮点数的基数为4,尾数用原码表示.则以下——是规格化的数o A.].肋I10t B.0001301
C.1.0110U D.0.000010
108 在各种尾数舍入方法中,平均误差最大的是。
A.截断法B.恒置“1”法
C.0舍1入法D.恒置“o”法
l09.浮点数舍入处理的方法除了o舍1入法外,还有法。
人末位恒置“o”B.末位恒置“1”
c.末位加1 D末位减1
[
110.如果采用。告1入法进行合入处理,则o.o 3010tlo011台去最后一A.0.0l010UOOI B 0.00
C.D.01 D.0.00
111.如果采用未位恒置1法进行告人处理,则0.o]010ll0011台去最后—
C.O.Ot01N1011
112.原码加减交替除法
A.原码
D.绝对值的补码
D.0.01030U010
D.001010U100
|
商符—旦—,参加操作的数是—鱼—。
c在形成商值的过程小自然形成
n.内两数符号位异或形成
113.征浮点数加减法的对阶过程中,——c
A.将被加(减)数的阶码向加(减)数的阶码看齐
B将加(减)数的阶码向被加(减)数的阶码看齐
c.将较大的阶码向较小纳阶码看齐
D.将较小的阶码内较大的阶码看齐
114 在浮点数中,当数的绝对值太大,以至于超过所能表示的数据时,称为浮点数的
;
A.正1:溢
c.正溢
115在浮点数中
1.没浮点数字长16位,其中阶码4位(含1位阶符),尾数12位(含1位数符),将
(51/128)i转进制规格化浮点数及机器数(其中阶码采用移码,基值为2,尾数采用补码),并回答此浮点格式的规格化数表示范围。
2.设浮点数字长16位,其中阶4位(含1位阶符),尾数12位(含1位数符),将(—43/128) (其中阶的采用移码,基值为2,尾数采用补
码),并回答此浮点格式化数码5位(含1位阶荷),尾数11位(含1位数特),将
·
(—13/64)转换成二进制规格化浮点数及机器数(其中阶码采用移的,基值为2,尾数采用补码),并回答此浮点格式的规格化数表示范围。
4 设浮点数字长16中阶码5位(台1位阶符),尾数t1位(台1位数符),将
(11/128)转换成二进制规格化浮点数及机器数(其中阶码采用移码,基值为2,尾数采用补码),并回答此浮点格式的规数表尔范围o
5.设浮点数字长,其中阶码8伦(合
码表示,基值为2,尾数用补的表示,计算:
(1)机器数为81DOH的十进制数值;
(2)此浮点格式的规格化表示范围。
码表示,基值为2.尾数用补码表示,计算:
~
(1)机器数为83BcH的十进制数值;
(2)此浮点格式的规格化表示范围“
7.位,其巾阶码8位(含
码表示,基值为2.尾数用补码表示,计算:
(1)机器数为7t60H的十进制数值;
(2)此浮点格式表尔范围。
位阶符),尾数8位(含1位数符)
码表示,基值为2,尾数用补码表示.计算:
(1)机器数为7FcoH的十进制数值;
(2)此浮点格式的规格化表尔范围。
'
9.设浮点数宁长32伦,其中阶码8位(台1位阶符)
值分别是2和16时:
(1)说明2和16在浮点数中如何表示;
尾数24位(含I位数符),当阶码的基
码表示,且尾数采用规格化表示时
大正数真值和非零最小正数真值;
(3)数的表示范固有什么不同
10设浮点数,其中阶码5位(含l位阶符),尾数
基值分别是2和8时:
(1)说明2和8在浮点数中如何表示;
$
(2)当阶码和尾数均用补码表示,且尾数采用规格化表水时
大正数真值和非零最小正数真值;
(3)数的表示范围有什么不同
给出两种情况下所能表示的最
给出两种情况下所能表示的最
11.给定下列1六进制数,若将此数分别视为无符号数、原码、补码、反码和移码表示,写出
其对应的十进制整数值(有符号数的符号位占一位)。
00H,05H,85H.PFH,rFH
12.已知机字长为4位(共中一伦为符号位),写出定点机(包括小数定点机和整数定点
机两种)中原码、补码和反码的全nY形式,并注明其对应的十进制真值。
'
13.已知[71M=7。y,7z…yD,求[—7]n。
14.若[xlv73,是否有x,yY
15.设浮点数字长32位,其中阶码8位(含
基值分别是2和4时:
(])说明4在浮点数中如何麦小;
尾数24仿(含1位数符),当阶码的
(2)肖阶码和尾数均用补码表示,且尾数采用规格化表示时,给出两种情况下所能表示的最
大正数真值和非零最小正数真值;
3)数的表示范围有什么不同
】
16.设浮点数字长16位,其中阶码3位(含1位阶符),尾数13位(含1位数符)
基值分别是2和4时:
(1)说明2和4在浮点数中如何表示;
(2)当阶尾数均用补码表示.且尾数采用规格化表示时
大正数真值和非零最小正数真值;
(3)数的表示范围有什么不同
17.证明[—xj”=—f”]”。
18。某机字长16位,写出下列各种情况下它能表示的十进3
导位)。
(1)无符号整数;
,
(2)用原码表示定点小数;
(3)用补码表示定点整数;
(4) i
数的范围(机器数采用1位符
(5)用下列浮点格式数为规格化形式(机器数采用补码形式)。
0 I 4 5 6 15
19.没浮点数字长16位,其中阶码5位(含』位阶符),尾数11位(含1位数符)
29/1024)对应的浮规格化数的原码、补码、反码和阶码用移码、尾数用补码的形式。
20.设浮点数字长16位,其中价码5位(含3位阶符),尾数12位(含1位数符)
53/512)对应的浮点格化数的原码、补码、反码和阶码用移码、尾数用补码的形式。|
22.简述算术移位和逻辑位的区别*举例说明。
23.,对结果的影响(,何时有误)。
24.在定点机中采用单号位,如何判断补码加减运算是否溢出,有几种方案,
25 在浮点机中如何判断溢出
26.补码一位乘法中,部分积为什么采用双符号位
27.原码两位乘法部分积需采用几位符号位,为什么,
28.在原码两位乘法形成部分积的过程中,参加运算的数是否为原码,为什么
29.在原码除余数的过程中,参加运算的数是否为原码,为什么
30.试比较原码和补码在加减交除法的过程中有何相同和不同之处o
31.征浮点补码加减运算中,当尾数运算结果的符号位为01或10时,即表示运算结果溢
【
这种说法是否正确,为什么
x.写出浮点补码规格化形式,当尾数出现什么形式时需规格化7如何规格化7
33.己知十进制数=—41,7;101.设机器数字长8位(含1位符号估)计算Lx,7]n和[x—y]们并给出相应的Z(零标志)、v(溢出标志)和c(进位标志)o
34 已知十进制数=—21/64,设机器数字长8位(含1位符号位),计算tX
y]”和[“—yln”并给出相应的零标志z,演出标志v和进位标志c。
35.己知二进制数“:—o.1100,7=o.1001,按一位乘法计算x·y,要求列出详细过程,机器
数形式自定。
36.已知二进制数“:o.1010Iy=—o.0110,用原码一位乘法计算[2·y]M,并
还原成真值。
\
37.已知二进制数2=—0.10t1,y=—0.1101,用补码一位乘计算L3·y1》。
38.已知二进制数0110ly=o.11111,用加减交替法计算2i 7,机器数形式自定
39.已知二进制数“=—o.1001,y=o.tl01,用补码加减交替法计算(Xi y 3”,并给出商与
余数的真值。
40.己知二进制数x=—o.1001,y=o.110l,用原码加减交替法计算12i y1M,并给出商与
余数的真值。
41.设浮点数x;2。M x 0.110101,y=2“x(—0.101010).若阶码取3位,尾数取6位(均不
43.已知”=[2‘n(]9/32)],y=[2‘x(—45/64)],试按补码浮点运算步骤计算[,’7]h 并还原成真值,机器数字长自定。
44.设5J和5。是参与运算的两个操作数的数符,5f为结果的数符,试列出]
码加减运算“不溢出的逻辑式。
45.原码两位乘有特点归纳一下共有几种运算规则。
46.两个浮点数相乘,是否可能需要右规7为什么,
47.两个浮点规数相乘,是否可能需要左规若可能,左规的次数可否确定,
48假设阶码取3位.尾数取6位(均不包括符号位),机器数形式自定,计算[2‘x(t1/16)]
[2‘M(—9/16)],并给出真值。
49.假设阶码取3位,尾数取6位(均不包括符号位),机器数形式自定,计算[2‘x(13/16)3
—t2‘x(—5/8)3,并给出真值。
50.假设阶码取3尾数取6位(均不包括符号位),机器数形式自定,计算[2’x(13/16)1
Xr 2‘M(—9/16)],并给出真值。
}
51.假设阶码取3,尾数取6位(均不包括符导位),机器数形式自定,计算[2‘x( 42’M(—15/16)],给出真值。
52.假设阶码取位,尾数取6位(均石包括符号位),机器数形式自定,计算2.4375,并给出真值。
试问原码一位乘、原码两位乘、补码一位乘和补码加减交替法各最多需多少时间54.你知道有几种方法判码定点加减运算的溢出
55.如何判断原码和补数除法运算溢出
56 某模型机具有(oR)、逻辑乘(AND)、取反码(NOT)三条逻辑运算
¥
4、6两数的“按位加”(异或、xoB)结果,请写出算法。
57.设机器内没有“按位加”(异或)指令,而且没有“取反码
58.如何判断定点和浮点补码除法的溢出,
59.下列叙述个哪些是正确的
(1)定点补码一位乘法中被乘数也要右移。
(2)M位小数的补位乘法(Boolh算法),需做n1次运算,第n列次不移位。
(3)友定点小数补码一位除法巾,为了避免溢出,被除数的绝对佰一定要小于除数的绝对值。
(4)被除数和除数在作补码除法时*其符号不参加运算。
(5)补码加减交替法是一种不恢复余数法。
~
(6)原码两伦中的乘积待号由原码的符号仪异或操作获得,乘积
相乘获得。
(7)浮点运算可由阶码运算和尾数运算两个部分联合实现。
(8)阶码部进行阶码的加捆操作。
(9)尾数部分只乘法和除法运算。
(10)浮点数的正负由阶码的正负符号决定。
(])遗点补码一位乘法中被乘数也耍右移。
(2)M位小数的码一位乘法(Booth算法),需做n1次运算
(3)征定点小数补码一位除法中,为厂避免溢出,被除数的:
对值、
?
(4)被除数和除数在作补码除法时,其符号不参加运算。
(5)补码加是一种不恢复余数法。
(6)汗点补码运算时若尾数溢出*即运算结果瓶出,
61.下列中哪些是错误的请指出并更正。
(])原码两法中的乘积待号由两原码的符号位异或操作获得,乘
码相乘获得b
(2)浮点运算可由阶码运算和尾数运算两个部分联合实现。
(3)阶码部分只进行阶码的加、减操作。
(4)尾数部分只进行乘法和除法运算,
(5)浮点数的正负由阶码的正负符号决定。
*
次不移位。
定要小于除数的绝
62设机器数字长为8位(含1位符号位)
成真值。
63.设机器数字长为8位(含1位符号位)
还原成真值。
64.设机器数字长为8位(含1位符号位)
成真值
65.
-
真佰。
66.
67.
68.
69.
70.
71.
72.
73.
74
~
十6.125
75.
76
77.
78.
79.
80.
聂快
设机器数字长为8位(含1位符导位),设4=—87,5;53,计算N l 5]。,并还原成
已知二进制数2=—o.1t111,y=010111,求[“‘y1M并还原成真值。
^
已知一进制数“=—o.1111小=01101,用补码位乘B。oth算法计算“
已知二进制数”=0.1010l才:—0.UOU.求txi y 3”并还原成真任
己知二进制数x=01010l,y:—0.11011,用加减交替法计算Lxi y
设“=—25/327y:—47/64,用原码两位乘计算[“·y1R
已知二进制数“=—o.010110,y=o.011110,用原码两位乘计算L2
已知“:2—。M x 0.10U00,y:2—。M x(—001]100),计算[x‘71M”
巴知*=2一”x(—0.100010),7;2““x(—o.03U11),11’算LX‘y]u。
设阶码取3位.尾数取8位(均不包括符号位),技浮点补码加减运算规则计
设阶码取3位,尾数取8位(均不包括符号伎),按浮点补码加减运算规则计算14.o—2.4375。
计算机中如何判断原码、补码和反码的规格化形式,
?
为什么反码加减运算要加上循环进位
画出并行补码定点加减运算器框图(设机器数采用1位符导位),并描述其信息加工过程。
画出并行补码定点加减运算器框图(设机器数采用2位符号位),并报述其信息加工过程。
试比较串行、串并行、全并行补码定点加减法运算器的硬件组成,哪种结构运算速度
81.影响加减运算速度的关键问题是什么可采取哪些改进措施举例说明。
82.什么是进位链什么是先行进位你知道有几种先行进位,简要说明。
83.试比较单重分组和双重分组跳跃进位链。
84设机器数字长为n位(不包括符号位),画出原码一位乘的运算器框图(图中必须反映原
马一位乘算法),要求:
(1)寄存器和全加器均用方柜表示;
}
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出最末位全加器的输入逻辑电路;
(4)描述原码一位乘法过程中的重复加和移位操作。
85.设机器数字长为n位(不包括符号位),画出补码一位乘的运算器框图(团中必须反映补
码一位乘算法).要求:
(1)寄存器和全加器均用方框表示;
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出第5位全加器的输入逻辑电路:
(4)描述补码一位乘法过程中的重复加和移位操作。
,
86.设机器数字长为M位(不包括符号位),画出原码两位乘的运算器框图(图中必须反映原
码两位乘算法),要求:
(1)寄存器和全加器均用方框表示;
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出最末位全加器的输入逻辑电路;
(4)描述原码两位乘法过程中的重复加和移位操作。
87.设机器数字长为n位(不包括符导位),画出补码加减交替法的运算器框图(图中必须反
映补码加减交智法算法),要求:
(1)寄存器和全加器均用方框表示;
(2)指出每个寄存器的位数及寄存器中操作数的名称,
^
(3)详细画出最末位全加器的输入逻辑电路;
(4)描述补码加减交替操作和上商操作。
88.设机器数字长为n位(不包括符号位)
码一位乘算法),要求:
(1)寄存器和全加器均用方框表示;
画出原码一位乘的运算器框图(田中必须反映原
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出第5位全加器的输入逻辑电路(设第M位为最低位);
(4)描述原码一位乘法过程中的重复加和移位操作。
89.设机器数字长为M位(不包括符学位),画出原码两位乘的运算器框图(图中必须反映原
|
码两位乘算法),要求:
(1)寄存器和全加器均用方框表示;
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位):
(4)描述原码两位乘法过程中的重复加和移位操作。
90设机器数字长为M位(不包括符导位),画出补码加减交替法的运算器框图(图中必须反
映补码加减法算法),要求:
(1)寄存器和全加器均用方框表示i
(2)指出每个寄存器的位数及寄存器中操作数的名称;
(3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位);
-
(4)描述补码加减交替操作和上商操作。
91.设寄存器位数为8位,画出补码定点除法运算器框图.要求:
(1)寄存器和全加器用方框表示,
(2)详细因出反映补码除法的最末位全加器的输入逻辑电路,
(3)描述补码加减交替操作和上商的操作;
(4)指出加和移位次数。
92.画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。
(1)指出寄存器和全加器位数;
(2)详细画出最低位全加器的输入电路;
(
(3)描述重复加和移位的操作;
(4)指出加和移位次数。
93.画出实现补码加减交替除法的运算器框图,要求;
(1)指出寄存器和全加器位数;
(2)详细画出第4位(设n为最低位)全加器的输入电路;
(3)画出上商的输入电路;
(4)描述加减交替操作。
94.设有一个16位定点补码运算器,序号n为最低位,能实现下述功能
A 2xiA
x M Q、A//Q(高位积在A中)
)
A:x,Q(商在Q中)
(1)列出实现上述功能的控制信号;
(2)画出全加器第5位和A、9寄存器第5位的输入电路。
95.设有一个16位定点补码运算器,序号。为最低位,能实现下述功能:
A L x十A
x M Q,A//Q(高位积在A中)
A i x,Q(商在Q中)
(1)列出实现上述功能的控制信号;
(2)画出全加器第5位和A、Q寄存器第5位酌输入电路。
96.试用74181和74182器件设计以下两种方案的32位ALu(只需画出进位之并比较两种方案的速度及集成电路片数。
(1)采用单重分组(组内并行进位,组问串行进位)进位结构;
(2)双组(二级先行进位)进位结构o
97.人。4l和D4”6,分别是4位加法器的两组输入,cD为最低位的外来进位分别采用行波进先行进结构时,4个进位c‘—cl的逻辑表达式。
98.某机器字长为8位,采用双重分组先行进位方案,按2、3、4分组,并没co为最高位进
位,cA,为外来进位。
(1)画出进位链框图指出小组和大组的输入和输出信号:
(2)写出每个进位表达式及进位产生时间(门级延迟时间自定)。