数字电路期末考试卷及答案解析 (1)

期末考试试卷（A）卷

课程名称：适用年级/专业：

试卷类别开卷（）闭卷（√）学历层次本科考试用时120分钟

《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》

．．．．．．．．．．．．．．．．．．．．．．．．．．．

一、填空题（每空2分，共20分）

1.逻辑代数中三个最基本的运算是①、②和③。

2.逻辑函数F=A+B+C D的反函数F= ①，对偶式为②。

3.D触发器的特征方程为①，JK触发器的特征方程为②。

4. 型触发器克服了空翻现象。

5.构造一个模10计数器需要①个状态，②个触发器。

二、单项选择（每小题2分，共20分）

（A）1、最小项ABC D的逻辑相邻最小项是

A. ABCD

B. ABC D

C. ABC D

D.

A BCD

（）2、若所设计的编码器是将31 个一般信号转换成二进制代码，

则输出应是一组N=（C ）位的二进制代码。

A．3 B. 4 C. 5 D. 6

（A）3、时序逻辑电路中一定是含

A. 触发器

B. 组合逻辑电路

C. 移位寄存器

D. 译码器

（D ）4、在何种输入情况下，“或非”运算的结果是逻辑0。

A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1

（B ）5、同步时序逻电路和异步时序逻电路比较，其差别在于后者

A.没有触发器

B. 没有统一的时钟脉冲控制

C .没有稳定状态 D. 输出只与内部状态有关

（）6、某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。

A.10μS

B.80μS

C.100μS

D.800ms

（D ）7、没有置0功能的触发器是

A.RS-FF

B.JK-FF

C.D-FF

D.T-FF （）8、一个4位二进制同步加法计数器用作分频器时，若计数脉冲

的频率为

f160KHZ ，现需要20KHZ的信号，取自

CP

A 、0

Q 端的信号 B 、1

Q 端的信号；

C 、2

Q 端的信号 D 、3

Q 端的信号

（ D ）9、为实现将D 触发器转换为T 触发器，图（一）

的虚框内应是

A. 或非门

B. 与非门

C. 异或门

D. 同或门 图一

（ D ）10、以下表达式中符合逻辑运算法则的是

A.C ·C=C 2

B.1+1=10

C.0<1

D.A+1=1 三、证明与化简：（每小题5分，共15分）

1、用公式法证明等式A B A B A AB +++B

=1成立。

2、化简()()Y

A BD A BC D BCD A

B

C B

D =+++++为最简与或形式。

3、用卡诺图法化简函数

∑∑+=

）、、、（）、、、、、、

）、、、131263151197542((d m D C B A Y 四、分析与设计：（1、3题每小题10分，第2题5分，共25分） 1、分析下图所示电路的逻辑功能，请写出时钟方程、输出方程、驱动方程、状态方程，列出状态转换表和状态转换图。

T

CP

D Q Q

1

2、设主从型JK触发器的初态为0，试画出Q的波形。

CP

J

K

Q

3、试用下图所示同步二进制加法计数器74LS161构成9进制计数

器。74LS161的功能表如下表所示。

答案与解析

一、填空题（每空2分，共20分）

1. ① 与 ② 或 ③ 非

2. ①)(D C B A +?? ②)(D C B A +??

3. ①D Q n =+1

②n

n

n Q

K Q

J Q +=+1

4. 边沿

5. ① 10 ② 4

二、单项选择题（每小题2分，共20分） 题号 1 2 3 4 5 6 7 8 9 10

答案

A C A D

B B D

C

D D

三、证明与化简：（每小题5分，共15分）

1、证明：A B A B A AB

+++B

=1=+A A

2、()()Y A BD A BC D BCD A B C B D =+++++

=D C B C B D C A C B A CD B D C B A D B A ++++++ -------1分

=D B C B +（见卡洛图，或用公式法也行）

（评分标准：卡洛图画对2分，化简对2分；若利用公式法化简，画对4分。）

3、用卡诺图法化简函数

∑∑+=

）、、、（）、、、、、、

）、、、131263151197542((d m D C B A Y C A AD B A Y ++=

或为：

C A A

D C B Y ++=

（评分标准：卡洛图填正确，给2分，化简正确2分，答案

1分）

AB CD 00 01 11 10

10

11 01 00 1 1

1 1 1

1 1

1 AB CD 00 01 11 10 10 11 01

00

1 1 1 1 Х

1 1

1

Х Х

Х AB CD 00 01 11 10

10 11 01

00 1 1 1 Х

1 1

1

Х Х

Х 1

四、分析与设计：（1、3题每小题10分，第2题5分，共25分）

1、 解：（1）写出方程式

010Q CP CP CP ==，，12Q CP =

——0.5分

n

n n Q Q Q C

12= ————0.5分

1221100======K J K J K J

————0.5分

n

n Q Q 010=+）

（↓CP ——0.5分 ）

（↓=+011

1Q Q Q n

n ————0.5分

）

（↓=+1212

Q Q Q n

n ————0.5分

（2

）列出状态转换表：

————得3分

（3）画出状态转换图：

000 n

n

n

Q Q Q 0

12001 010

011 100

101

110

111

0/

0/

0/

0/

0/

0/

0/

1/

--------3分 由状态表可知该电路是异步8进制加法计数器。 ——1分 2、（5分）

CP

J K Q

3、 解：方法1：采用异步归0法，并设初态0000

0123

=Q Q Q Q

。

a) 写出N

S 状态的二进制代码

1001

9==S S N ------2分

b) 求归0函数式

3Q Q CR =

c) 画连线图：

0D ~3D 的接法可任意。

（评分标准：T CT 、T CT 、LD 、CP 各得1分（共4分），与非门的接法得4分）

方法2：采用同步置数法，并设初态0000

0123

=Q Q Q Q 。

（1）写出1

-N S 状态的二进制代码

1000

8191===--S S S N ------2分

（2）求置数（0）函数式

3

Q LD =

（3）画连线图

（评分标准：T CT 、T CT 、CR 、0D ~3D 的接法各得1分（共4分），非门的接法得4分）

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分

填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

数字电子技术基础试题及答案 (1)

. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号

图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………

D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；

数字电子技术试题及答案(题库)

《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。

12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。

数字电路基础考试题9答案

A 卷 一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环

c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（ ） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（ ） 2．三态门输出为高阻时，其输出线上电压为高电平（ ） 3．超前进位加法器比串行进位加法器速度慢（ ） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（ ） 5．五进制计数器的有效状态为五个（ ） 6． 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ） 7． 当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（ ） 9． D/A 的含义是模数转换（ ） 10．构成一个7进制计数器需要3个触发器（ ） 三．计算题（5分） 如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放 大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0

数字电子技术基础习题及答案

数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。

数字电子技术考试题及答案

太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 …

6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F

数字电路复习题及答案

数字电路复习题及答案

数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为

1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为

数字电子技术基础试题与答案

数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F

2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：

（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。 图1

5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………………密……………………封…………………………装…………………订………………………线………………………

数字电路课程教案

课时授课计划 - 1 课号：1 (共8学时理论6学时实验0学时习题2学时) 课题：第1章绪论 1.1 概述 1.2 数制和码制 目的与要求： 了解本门课程的基本内容； 了解数字电路的特点及应用、分类及学习方法； 掌握二、八、十、十六进制的表示方法及相互转换； 知道8421BCD码、余三码、格雷码的意义及表示方法。 重点与难点： 重点：数制与码制的表示方法； 难点：二、八、十六进制的转换。 教具： 课堂讨论： 离散信号； 二、十、八、十六进制的特点及表示方法； 码的作用； 8421BCD码的特点及应用。 现代教学方法与手段： 数字电路网络课程 PowerPoint 复习（提问）： 什么是模拟信号模拟电路； 什么是二进制代码。 授课班次： 课时分配：

提纲 第1章绪论 1.1 概述 1 . 1 . 1 数字信号和数字电路 1、数字信号与模似信号 2、模拟电路与数字电路 1 . 1 . 2 数字电路的分类 1、按电路类型分类 2、按集成度分类 3、按半导体的导电类型分类 1 . 1 . 3 数字电路的优点 1、易集成化 2、抗干扰能力强，可靠性高 3、便于长期存贮 4、通用性强，成本低，系列多 5、保密性好 1 .1 .4 脉冲波形的主要参数 1．脉冲幅度Um 2．脉冲上升时间 3．脉冲下降时间 4．脉冲宽度 5．脉冲周期 6．脉冲频率 7．占空比q 1.2 数制和码制 1 . 2 . 1 数制 一、十进制 二、二进制 三、八进制和十六进制 1 . 2 .2 不同数制间的转换 一、各种数制转换成十进制 二、十进制转换为二进制 三、二进制与八进制、十六进制间相互转换 1 . 2 . 3 二进制代码 一、二-十进制代码 8421码、5421码和余3码 二、可靠性代码 1．格雷码 2．奇偶校验码 作业：

数字电子技术基础试题和答案

一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。 二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码

数字电路试题及答案后面附带1doc

数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。

四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、

数字电子技术基础试题及答案

数字电子技术基础期末考试试卷 课程名称 数字电子技术基础 B 卷 考试形式 闭卷 考核类型 考试 本试卷共 3 大题，卷面满分100分，答题时间120分钟。 一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+

3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态

时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:

①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4

数字电路基础解析

第6章数字电路基础 教学重点 1.理解模拟信号与数字信号的区别。 2.掌握基本逻辑门、复合逻辑门的逻辑功能和电路图形符号，会使用真值表。 3.了解TTL、CMOS门电路的型号、引脚功能，会测试其逻辑功能。 4.了解集成门电路的外形与封装，能合理使用集成门电路。 5.会进行二进制数、十进制数和十六进制数之间的相互转换。 6.了解8421BCD码的表示形式。 7.会用逻辑代数基本公式化简逻辑函数，了解其在工程应用中的实际意义。教学难点 1．集成门电路的合理使用。 2．二进制数、十进制数和十六进制数之间的相互转换。 3．用逻辑代数基本公式化简逻辑函数。 学时分配

6.1逻辑门电路 电信号可分为两大类：一类是模拟信号，另一类是数字信号，如图所示。 （a ） （b ） 在数字电路中，通常用电位的高、低去控制门电路，输入与输出信号只有两种状态：高电平状态和低电平状态。 规定用1表示高电平，用0表示低电平，称为正逻辑，反之为负逻辑。 6.1.1基本逻辑门电路 数字电路中往往用输入信号表示“条件”，用输出信号表示“结果”，而条件与结果之间的因果关系称为逻辑关系，能实现某种逻辑关系的数字电子电路称为逻辑门电路。 基本的逻辑关系有：与逻辑、或逻辑、非逻辑，与之相应的基本逻辑门电路有与门、或门、非门。 做一做：与逻辑、或逻辑和非逻辑 1．与门电路 （1）与逻辑关系 当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。这样的因果关系称为与逻辑关系，也称为逻辑乘。 （2）与逻辑关系的表示 用逻辑函数表达式表示 Y =A ·B 或Y =AB 用真值表表示（将全部可能的输入组合及其对应的输出值用表格表示称之为真值表）

数字电路试卷及答案

一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1

数字电路基础试题及答案

陕西理工学院成教学生考试试卷姓名：年级：专业： 科目：数字电路学历层次： 一、填空：（２５分） １、（10110）2=( )10=( ) 16 ( 28 ) 10=( ) 2 =( ) 16 （56） 10=（） 8421BCD ２、最基本的门电路是：、、。３、有N个变量组成的最小项有个。 4、基本RS触发器的特征方程为_______ ,约束条件是__. 5、若存储器的容量是256×4 RAM,该RAM有 ___存储单元，有字，字长 _____位，地址线根。 6、用N位移位寄存器构成的扭环形计数器的模是________. 7、若令JK触发器的J=K=T则构成的触发器为_______. 7、如图所示，Y= 。9、如图所示逻辑电路的输出Y= 。 10、已知 Y=D AC BC B A+ +，则 Y= ， Ｙ／＝。 11、组合逻辑电路的特点是_________、___________;与组合逻辑 电路相比，时序逻辑电路的输出不仅仅取决于此刻 的_______;还与电路有关。 二、化简(20分) １、公式化简 （１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++ 2、用卡诺图法化简下列逻辑函数 （1）Y BCD BC ACD ABD =+++ — — 下 — — — — — — — — — — 装 — — — — — — — — — — 订 — — — — — — — — — — 线 — — — — — — — — — — —

（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑ 三、设下列各触发器初始状态为0，试画出在CP 作用下触发器的输出波 形(10分 ) 四、用74LS161四位二进制计数器实现十进制计数器。（15分） 五、试分析如图电路的逻辑功能,设各触发器的初始状态为0。(15分) r C Q A 、Q B 、Q C 、Q A 、B 、C 、 D ：数 P 、T ：计数选通端r C ：异步复位端CP ：时钟控制输入D L ：同步并置数 C ：位输出端；

数字电路教案汇总

数字电路教案汇总

皖西学院教案2014 - 2015 学年第2学期 课程名称数字电子技术 授课专业班级电气1302-02 授课教师张斌 职称副教授 教学单位机电学院 教研室

学期授课计划说明 课程类别总学分 3.5 总学时56 本学期学时教学周次周学时学时分配 56 14 4 讲授实验上机考查其他56 教学目的要求 在元器件学习的基础上，掌握数字电路的基础和逻辑门电路的基础知识；重点掌握组合逻辑电路和时序逻辑电路的分析和设计方法，尤其是中规模集成的分析和设计方法；掌握D/A和A/D转换以及脉冲波形的产生和整形电路；了解半导体存储器的基本概念和基本知识。 教学重点难点重点掌握逻辑门电路的基础知识，组合逻辑电路和时序逻辑电路的分析和设计方法，尤其是中规模集成的分析和设计方法。此部分内容也是该门课程的教学难点。 选用教材 电子技术基础（数字部分）康华光等（第五版），北京：高等教育出版社

主要参考资料1．清华大学电子学教研组，阎石主编，数字电子技术基础，第四版，北京，高等教育出版社，1998。 2．李士雄，丁康源主编，数字集成电子技术教程，北京：高等教育出版社，1993。 3．曹汉房，陈耀奎编著，数字技术教程，北京：电子工业出版社，1995。4．扬晖，张风言编著，大规模可编程逻辑器件与数字系统设计，北京：北京航空航天大学出版社，1998。 备注 单元教案 知识单元 主题 数字逻辑基础学时 教学内容（摘要）1.1 数字电路与数字信号 1.2 数制 1.3 二进制数的算术运算 1.4 二进制代码 1.5 二值逻辑变量与基本逻辑运算1.6 逻辑函数及其表示方法

数字电路试卷及答案

数字电路试卷及答案(一) 一、填空题(每空1分,共5分) 1、CMOS与非门的未用输入端应连接到逻辑( 1 )电平或者输入信号连接端上。 2、DAC的功能就是将( 数字)输入成正比地转换成模拟输出。 4 EPROM可存储一个( 9 )输入4输出的真值表。?3、512 4、74X163的RCO输出有效条件就是:仅当使能信号( ENT )有效,并且计数器的状态就是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101 )2、 二、单项选择题:从以下题目中选择唯一正确的答案。(每题2分,共10分) 1、八路数据分配器的地址输入端有( B )个。 A、 2 B、3 C、 4 D、 5 2、以下描述一个逻辑函数的方法中( C )只能唯一表示。 A、表达式 B、逻辑图 C、真值表 D、波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( B )。 A、状态数目更多 B、状态数目更少 C、触发器更多 D、触发器更少 4、使用移位寄存器产生重复序列信号“1000001”,移位寄存器的级数至少为( D )。 A、 2 B、3 C、 4 D、5 5、下列各逻辑函数式相等,其中无静态冒险现象的就是( D )。 A、F=B’C’+AC+A’B B、F=A’C’+BC+AB’ C、F=A’C’+BC+AB’+A’B D、F=B’C’+AC+A’B+BC+AB’+A’C’ 三、组合电路分析: (共10分) B=BC 最简与之积表达式。(4分) 解:F+A'BC'+AB=1、求逻辑函数F (2)、已知逻辑函数F=W+XZ+XY, 请写出与该函数对应的最小项列表表达式: F=ΣWXYZ( ) (3分) F=ΣWXYZ( 5,6,7,8,9,10,11,12,13,14,15 ) 数字电路试卷及答案(二) 一、【单项选择题】(本大题共20小题,每小题2分,共40分)在每小题列出的四个选项中只有一个选项就是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。 1、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为( A )。 [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X

数字电路基础试题及答案2

《数字电路》试卷二 一、填空：（20分） 1、（1001101）2=（）10=（）8=（ ）16；（27）10=（）8421BCD 。 2、客观事物的最基本的逻辑关系有____逻辑____ 逻辑和_____逻辑三种。3、函数1F AB BC =+的反演式1F =；函数2F A BC =+的对偶式 '2F =。 4、51个“1”连续进行异或运算，其结果是。 5、基本R-S 触发器的特征方程为_______；约束条件是。 6、按照逻辑功能的不同特点，数字电路可分为______________、_____________两大类。 7、J-K 触发器，当J=K=0时，触发器处于_________状态；J=0、K=1时，触发器状态为________；K=0、 J=1时，触发器状态为_________；J=K=1时，触发器状态__________。 8、某中规模寄存器内有3个触发器，用它构成的扭环型计数器模长为；构成最长模计数器模长为。 二、化简：（20分） 1、用公式法化简下列逻辑函数。1)()F A B AB AB AB =?+2)F AB AD BD BCE =+++2、用卡诺图法化简下列逻辑函数。 1)F m =?(0,2,3,4,8,10,11)

2)F m +?(2,3,6,10,11,14) =?(0,1,4,9,12,)d 三、设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。并用3/8线译码器(74LS138)和适当门电路实现。（16分） 四、如下图所示维持阻塞D触发器，设初态为0。根据CP脉冲及A输入波形画出Q波形。（8分）