《计算机组成原理》考前训练及答案
《计算机组成原理》考前训练参考答案
一、选择题
1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是__C____。
A. 阶符与数符相同为规格化数
B. 阶符与数符相异为规格化数
C. 数符与尾数小数点后第一位数字相异为规格化数
D. 数符与尾数小数点后第一位数字相同为规格化数
2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是___A___。
A . -215 ~ +（215-1） B. -（215–1）~ +（215–1）
C. -（215 + 1）~ +215
D. -215~ +215
3、容量是256M*32的内存，若以字节编址，至少需要__C____根地址线。
A. 28
B. 29
C. 30
D. 32
4、下列四种指令中，执行时间最长的是C。
A、RR型指令
B、RS型指令
C、SS型指令
D、程序控制指令
5、主存贮器和CPU之间增加cache的目的是__B____。
A. 扩大主存贮器的容量
B. 解决CPU和主存之间的速度匹配问题
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存的容量，又扩大CPU通用寄存器的数量
6、以某个寄存器的内容为操作数地址的寻址方式称为___D___寻址。
A. 直接
B. 间接
C. 寄存器直接
D. 寄存器间接
7、在cache的映射方式中不需要替换策略的是__B____。
A. 全相联映射方式
B. 直接映射方式
C. 组相联映射方式
8、在CPU中跟踪指令后继地址的寄存器是___B___。
A 主存地址寄存器
B 程序计数器
C 指令寄存器
D 状态条件寄存器
9、微程序控制器中，机器指令与微指令的关系是__B__。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微程序来解释执行
C. 每一段机器指令组成的程序可由一条微指令来执行
D. 每一条微指令由机器指令来解释执行
10、微程序控制存储器容量为128 X 36位，测试条件有4个，微指令采用水平格式，则
对应的3个字段长度分配是C。
A . 控制字段29位，测试字段2位，微地址字段5位
B . 控制字段26位，测试字段4位，微地址字段6位
C . 控制字段25位，测试字段4位，微地址字段7位
D . 控制字段26位，测试字段2位，微地址字段8位
二、填空题：
1、真值为—1011011则它的原码为11011011，反码为 1 0100100，
补码为10100101 ，移码为00100101 。
2、微程序控制器主要由控制存储器，微指令寄存器和微地址转移逻辑三大
部分组成。
3、流水线CPU存在的主要问题是相关冲突，主要包括资源相关、数据相关、
和控制相关
4、Cache的地址映射方式有全相联映射、直接映射和组相联映射方式。
5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共有256行和
512列，若单元刷新间隔不超过8mS ，采用异步刷新方式，则刷新信号的间隔是31．25μS。
6、虚拟存贮器通常由主存和外存两级存贮系统组成。为了在一台特定的机器上
执行程序，必须把虚拟地址（逻辑地址）映射到这台机器主存贮器的物理地址
空间上，这个过程称为地址映射。
7、微指令格式大体可分为两大类，它们是：水平微指令和垂直微指令。
8、操作控制器依据指令译码信号、状态反馈信号和时序信号来
产生控制命令信号的。
9、指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和回写（WB）
五个阶段，他们占用的时间分别为70ns、60ns、75ns、75ns、65ns，每级之间缓
冲时间为5ns，则指令流水线周期为80 ns 。若连续执行的指令非常
多，则流水线的加速比为5。
10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由Cache 、
主存和外存（辅存）组成三级存储系统。
三、名词解释：
1、指令周期：
指从内存中取出并执行一条指令所用的时间，不同的指令有不同长度的指令周期，一般一个指令周期由一个或多个CPU周期组成。
2、组相联映射方式
是主存到Cache的一种映射方式，将Cache分成多组，每组含有若干行，主存的一个区映射到Cache的固定组，而在组内，可以根据替换策略，存到任何一行。
3、控制存储器
控制存储器是用来存放实现全部指令系统的微程序，它是一种只读存储器，其特点是容量小、字长较长，速度快。
4、虚拟存贮器：
虚拟存储器是一个容量非常大的存储器逻辑模型，不是任何实际的物理存储器，它借助于磁盘等辅助存储器来扩大主存容量，使之为更大更多的程序所使用。
5、指令流水线
是指将指令的处理过程划分为取指令、译码、取操作数、执行、写回等过程段，以流水线的形式并行处理的过程。
四、填表 已知一个数的真值，原码，反码或补码，写出其余的值及补码的偶校验位。
真值
原码 反码 补码 补码的偶 校验位（一位） 23/32
0.10111 0.10111 0.10111 0 -3/4
1.11000 1.00111 1.01000
0 -5/32
1.00101 1.11010 1.11011 1 57/64
0.111001 0.111001 0.111001 0 0 000000 000000 000000 0
五、画图设计
某计算机系统的CPU 地址线为A0~A15，数据线为D0~D15，0000H~3FFFH 为ROM 区，RAM 区的地址范围为8000H~FFFFH ，假设采用16K ×8的EPROM 芯片和8K ×16的RAM 芯片， CPU 的读写控制信号为____/W R ，请设计此计算机系统的存储器，（1）画出地址分配表；（5分）（2）画出逻辑电路图。（10分）
解：（1）
地址 主存分配 对应的地址（A15A14A13）译码 0000~3FFFH 16K ROM Y0 （000）Y1（001） 4000~7FFFH 空（未用） 8000~9FFFH
8K RAM Y4 （100） A000~BFFFH
8K RAM Y5 （101） C000~DFFFH
8K RAM Y6 （110） E000~FFFFH 8K RAM Y7 （111）
六 、计算
设阶码为4位，尾数为8位，均包括一位符号位，阶码和尾数都采用补码表示，按机器浮点运算方法计算
x+y 的浮点数的值。 )32
252()64472(23?-=?=y x 解：（1）二进制转换及阶码、尾数求补(3分)
x=2011
×0.1011110 y=2010×(-0.1100100)
[Ex]补=00 011 [Mx]补=00.1011110 (阶码、尾数用双符号位表示)
[Ey]补=00 010 [My]补=11.0011100
[-Ey]补=11 110
[x]浮=00 011， 00.1011110
[y]浮=00 010, 11.0011100
(2) 对阶
[Ex-Ey]补=[Ex]补+[-Ey]补=00 011+11 110=00 001>0
所以向X 对阶,Y 右移一位,Y 的阶码加1得
[y]浮=00 011 , 11.1001110(0)
(3) 尾数相加
[Mx+My]补=00.0101100(0)
(4) 规格化处理
[Mx+My]补左移一位,阶码-1
[x+y]浮=00 010, 00.1011000
(5) 写出真值
x+y=2010×0.1011000
七、画微指令周期流程图
如图所示，双总线结构机器的数据通路，图中IR 为指令寄存器，PC 为程序计数器，
M 为存储器，AR 为地址寄存器，DR 为数据缓冲寄存器，R0～R3为通用寄存器。A 总线与每个寄存器的输入相联， B 总线与寄存器的输出相联，G 为两总线的连通控制，现有减法指令 SUB R3，（R1），该指令的含义是将R3寄存器的内容送入Y ，将R1间址的存储单元的内容送入X ，然后相减并将结果再送到以R1间址的存储单元中去。画出微指令周期流程图，标出每个微操作信号序列。