计算机组成原理试卷6

期末试卷（六）共10套

一、选择题（每小题2分，共30分）

1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。

A 并行

B 冯·诺依曼

C 智能

D 串行

2以下有关运算器的描述，（）是正确的。

A 只做加法运算

B 只做算术运算

C 算术运算与逻辑运算

D 只做逻辑运算

3某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（）。

A -(231-1)

B -(230-1)

C -(231+1)

D -(230+1)

4 EEPROM是指（）。

A 读写存储器

B 只读存储器

C 闪速存储器

D 电擦除可编程只读存储器

5 RISC访内指令中，操作数的物理位置一般安排在（）。

A 栈顶和次栈顶

B 两个主存单元

C 一个主存单元和一个通用寄存器

D 两个通用寄存器

6常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存

B 主存-辅存

C cache-辅存

D 通用寄存器-cache

7当前的CPU由（）组成。

A 控制器

B 控制器、运算器、cache

C 运算器、主存

D 控制器、ALU、主存

8在集中式总线仲裁中，（）方式响应时间最快。

A 独立请求

B 计数器定时查询

C 菊花链

10 CPU中跟踪指令后继地址的寄存器是（）。

A 地址寄存器

B 指令计数器

C 程序计数器

D 指令寄存器

9流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（）。

A 具备同等水平

B 不具备同等水平

C 小于前者

D 大于前者

11从信息流的传输速度来看，（）系统工作效率最低。

A 单总线

B 双总线

C 三总线

D 多总线

12单级中断系统中，CPU一旦响应中断，立即关闭（）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许

B 中断请求

C 中断屏蔽

D DMA请求

13安腾处理机的典型指令格式为（）位。

A 32位

B 64位

C 41位

D 48位

14下面操作中应该由特权指令完成的是（）。

A 设置定时器的初值

B 从用户模式切换到管理员模式

C 开定时器中断

D 关中断

15下列各项中，不属于安腾体系结构基本特征的是（）。

A 超长指令字

B 显式并行指令计算

C 推断执行

D 超线程

二、简答题（每小题8分，共16分）

1简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？

2一台机器的基本指令系统有哪几类典型指令？列出其名称。

三、证明题（12分）

求证：[-y]

补=-[y]

补

(mod 2n+1)

四、设计题（14分）

现给定与门、或门、异或门三种芯片，其中与门、或门的延迟时间为20ms，异或门的延迟时间为60ns。

(1)请写出一位全加器（FA）的真值表和逻辑表达式，画出FA的逻辑图。

(2)画出32位行波进位加法器/减法器的逻辑图。注：画出最低2位和最高2位（含溢出电路）

(3)计算一次加法所用的总时间。

五、计算题（12分）

某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问。若cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。

六、设计题（16分）

图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），DM为数据存储器（受/R W信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中y i表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。旁路器可视为三态门传送通路。

图1

① “SUB R 3，R 0”指令完成030()()R R R -→的功能操作，画出其指令周期流

程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC 中。 ② 若将“取指周期”缩短为一个CPU 周期，请在图上先画出改进的数据通路，

然后在画出指令周期流程图。此时SUB 指令的指令周期是几个CPU 周期?与第①种情况相比，减法指令速度提高几倍？