电子科技大学数字电路期末考试样题

页脚内容1一、填空题

1．五个变量构成的所有最小项之和等于()。

2．已知某数的二进制原码表示为(110110)2,则其对应的8-bit 补码表示为()2。

3．已知∑=C B A F ,,)3,0(，则∑='C B A F ,,（）。

4．要使D 触发器按'*Q Q =工作，则D 触发器的输入D=（）。

5．用移位寄存器产生1101010序列，至少需要（）位的移位寄存器。

二、单项选择题：

1.若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（）。

A.A 或B 中有一个接“0”

B.A 或B 中有一个接“1”

C.A 和B 并联使用

D.不能实现

2．组合电路的竞争冒险是由于（）引起的。

A.电路不是最简

B.电路有多个输出

C.电路中使用不同的门电路

D.电路中存在延时

3．某一逻辑函数真值表确定后，下面描述该函数逻辑功能的表达式中，具有唯一性的是（）。

页脚内容2图

A ．该逻辑函数的最简与或式

B ．该逻辑函数的积之和标准型

C ．该逻辑函数的最简或与式

D ．该逻辑函数的和之积式

4．若最简状态转换表中，状态数为n ，则所需状态变量数K 为（ ）的整数．

A ．n K 2log =

B ．n K 2log <

C ．n K 2log ≥

D ．n K 2log ≤

5．某计数器的状态转换图如图1所示，其该计数器

的模为（）。

A ．八B.五C.四D.三

三、 组合电路分析： 1．求逻辑函数Z Y X Y X Z X F ?'?+?+?'=的最简积之和表达式。

2．已知逻辑函数∑=Z Y X F ,,)7,5,1(，请写出该函数的标准和（最小项之和）表达式：

3．找出逻辑表达式X W Y W F ?+'?'=对应的电路的所有静态冒险。

四、组合电路设计：

1、试用一片三输入八输出译码器74X138和适当的与非

门实现函数：

画出电路连接图。译码器如右图所示。