基本门电路和数值比较器的设计
苏州大学
《电子信息科学与技术》课程设计报告
智力竞赛抢答答器
种子和大树相遇
学院————————专业————————班级XXXXXXX 学号XXXXXXXX
学生姓名种子和大树相遇指导教师XXX
课程成绩完成日期20xx年x月xx日
课程设计任务书XXX学院XX专业
课程设计成绩评定
学院XXXXXXXXXXX 专业XX
班级 XX学号 XX
学生姓名 XXX 指导教师 XXX
课程成绩完成日期 2008.1.18 指导教师对学生在课程设计中的评价
指导教师对课程设计的评定意见
基本门电路
和数值比较器的设计
学生姓名：XXX 指导老师：XXX
摘要系统采用EDA技术设计基本门电路和数值比较器中的两个部分，基本门电路模块中包含与门、或门、异或门等6个基本电路。数值比较器模块用来实现两个数值比较，结果用特定的二进制编码来表示。系统采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真等。各个模块的结构简单，使用方便，具有一定的应用价值。
关键字门电路；EDA；VHDL；数值比较
目录
1 引言 (1)
1.1 设计的目的 (1)
1.2 设计的基本内容 (1)
2 EDA、VHDL简介 (1)
2.1 EDA技术 (1)
2.2 硬件描述语言——VHDL (2)
3 设计规划过程 (4)
3.1基本门电路工作原理 (4)
3.2数值比较器的工作原理 (4)
3.3课程设计中各个模块的设计 (5)
结束语 (8)
参考文献 (10)
附录 (11)
1 引言
20世纪60年代初，美国德克萨斯仪器公司TI（Texas Instruments）将各种基本逻辑电路以及连线制作在一片体积很小的硅片上，经过封装后提供给用户使用，这就是集成电路。从先前的采用半导体技术实现的计算机到现在广泛应用的采用高集成度芯片实现的计算机。基本门电路和数值比较器作为计算机原理中的一个元件，因而成为深入研究和了解基本逻辑电路的基石。本设计主要介绍的是一个基于超高速硬件描述语言VHDL 对基本门电路和数值比较器电路进行编程实现。
1.1 设计的目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，深入了解计算机组成的一些基本原理。并以计算机组成原理为指导，掌握计算机基本门电路和数值比较器电路的设计方法和思想。通过学习的VHDL语言结合所学的计算机组成原理知识，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
1.2 设计的基本内容
利用VHDL设计基本门电路和数值比较电路模块，并使用EDA 工具对各模块进行仿真验证。基本门电路模块中包含与门、或门、异或门等6个基本电路。数值比较器模块用来实现两个数值比较，结果用特定的二进制编码来表示。
2 EDA、VHDL简介
2.1 EDA技术
EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效
率和可*性，减轻了设计者的劳动强度。
2.2 硬件描述语言——VHDL
★ VHDL的简介
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小
的设计语言。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL的英文全写是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在
FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。
★ VHDL语言的特点
应用VHDL进行系统设计，有以下几方面的特点：
（一）功能强大。
VHDL具有功能强大的语言结构。它可以用明确的代码描述复杂的控制逻辑设计。并且具有多层次的设计描述功能，支持设计库和可重复使用的元件生成。VHDL是一种设计、仿真和综合的标准硬件描述语言。
（二）可移植性。
VHDL语言是一个标准语言，其设计描述可以为不同的EDA工具支持。它可以从一个仿真工具移植到另一个仿真工具，从一个综合工具移植到另一个综合工具，从一个工作平台移植到另一个工作平台。此外，通过更换库再重新综合很容易移植为ASIC设计。
（三）独立性。
VHDL的硬件描述与具体的工艺技术和硬件结构无关。设计者可以不懂硬件的结构，也不必管最终设计实现的目标器件是什么，而进行独立的设计。程序设计的硬件目标器件有广阔的选择范围，可以是各系列的CPLD、FPGA及各种门阵列器件。
（四）可操作性。
由于VHDL具有类属描述语句和子程序调用等功能，对于已完成的设计，在不改变源程序的条件下，只需改变端口类属参量或函数，就能轻易地改变设计的规模和结构。（五）灵活性。
VHDL最初是作为一种仿真标准格式出现的，有着丰富的仿真语句和库函数。使其在任何大系统的设计中，随时可对设计进行仿真模拟。所以，即使在原离门级的高层次（即使设计尚未完成时），设计者就能够对整个工程设计的结构和功能的可行性进行查验，并做出决策。
★ VHDL的设计流程
用高级语言设计电路的流程：
在用高级语言来设计电路时,主要的过程是这样的：
（1）使用文本编辑器输入设计源文件(你可以使用任何一种文本编辑器。但是，为了提高输入的效率，你可以用某些专用的编辑器，如：Hdl Editor，Tubor Writer或者一些EDA工具软件集成的HDL编辑器)。
（2）使用编译工具编译源文件。HDL的编译器有很多，ACTIVE公司，MODELSIM 公司，SYNPLICITY公司，SYNOPSYS公司，VERIBEST公司等都有自己的编译器。
（3）功能仿真。对于某些人而言，仿真这一步似乎是可有可无的。但是对于一个可靠的设计而言，任何设计最好都进行仿真，以保证设计的可靠性。另外，对于作为一个独立的设计项目而言，仿真文件的提供足可以证明你设计的完整性。
（4）综合。综合的目的是在于将设计的源文件由语言转换为实际的电路。这一部分的最终目的是生成门电路级的网表（Netlist）。
（5）布局、布线。这一步的目的是生成用于编程PROGRAMMING的编程文件。在这一步，将用到第（4）步生成的网表并根据CPLD/FPG厂商的器件容量，结构等进行布局、布线。这就好像在设计PCB时的布局布线一样。先将各个设计中的门根据网表的内容和器件的结构放在器件的特定部位。然后，在根据网表中提供的各门的连接，把各个门的输入输出连接起来。最后，生成一个供编程的文件。这一步同时还会加一些时序信息到你的设计项目中去，以便与你做后仿真。
（6）后仿真。这一步主要是为了确定你的设计在经过布局布线之后，是不是还满足你的设计要求。如果设计的电路的时延满足要求的话，则就编程了！
3 设计规划过程
3.1基本门电路工作原理
使用VHDL 中的关系运算符实现各种门电路。门电路框图如图3.1所示。
logic
inst
a b clk
key [5..0]
c
图3.1 基本门电路框图
3.2数值比较器的工作原理
利用IF_THEN_ELSE 表达的VHDL 顺序语句的方式，描述了一个数值比较器的电路行为，真值表如图3.2所示，实验模块如图3.3所示。结构体中的IF 语句类似于软件语言，比较符合人的思维，但写像IF 这样的条件语句一定要注意条件的“完整性”与“不完整性”，“完整”指列出了条件的所有可能及其对应的操作。完整的条件语句只能构成组合逻辑电路，不完整的条件语句将引进寄存器，从而构成时序电路。这两者无所谓对错，只是要根据自己的目的谨慎选择。随意写出的IF 或其他条件语句往往使综合结果与自己的本意相差甚远。
图3.2 输入输出关系
输 入 输 出 A B
Y1 Y2 Y3 A > B
1 0 0 A = B 0 1 0 A < B
0 0 0
图3.3 比较器的框图
3.3课程设计中各个模块的设计
课程设计中各个模块由VHDL实现后，利用EDA工具对各模块进行了时序仿真（Timing Simulation），其目的是通过时序可以更清楚的了解程序的工作过程。
1.基本门电路模块
基本门电路可由VHDL程序来实现，下面是其中的一段VHDL代码：
process(clk,key)
BEGIN
if (key="111111") then cnt0<=0;
elsif (clk'event and clk='1') then
if cnt0>1999999 then cnt0<=0;temp<=key;
else cnt0<=cnt0+1;
end if;
end if;
case temp is
when "111110" =>c<=a and b ;
when "111101" =>c<=a or b ;
when "111011" =>c<=not a;
when "110111" =>c<=not(a and b);
when "101111" =>c<=a nor b; --或非
when "011111" =>c<=a xor b;--异或
when others =>c<=a and b;
end case ;
end process;
基本门电路由VHDL程序实现后，其仿真图如图3.4所示。
图3.4 基本门电路仿真图
对其仿真图进行仿真分析：temp为系统内部的控制信号，clock为同步时钟脉冲信号，a,b是输入信号，c是输出信号。Temp=11110时，输出为与门，例如a=0,b=0时，输出结果为c=0；当temp=111101,输出为或门，如a=1,b=1时，c=1;当temp=111011时，输出为非门；当temp=110111时，输出为与非门；当temp=101111时，输出为或非门；当temp=011111时，输出为异或门。
基本门电路的引脚分配图如3.5所示：
图3.5 基本门电路的引脚分配图
2.数值比较器模块
数值比较器电路可由VHDL程序来实现，下面是其中的一段VHDL代码：BEGIN
PROCESS(a,b)
BEGIN
IF a>b THEN --a>b
y1<='1';
y2<='0';
y3<='0';
ELSIF a=b THEN --a=b
y1<='0';
y2<='1';
y3<='0';
ELSIF a
y1<='0';
y2<='0';
y3<='1';
END IF;
END PROCESS;
数值比较器电路由VHDL程序实现后，其仿真图如图3.6所示。
图3.6 数值比较电路仿真图
对其仿真图进行仿真分析：a,b为输入信号，y1,y2,y3为输出信号。当输入信号a=1,b=0时，输出为a>b,y1=1,y2=y3=0;当输入信号a=0,b=1时，输出为a 数值比较器的引脚分配图如图3.7所示： 图3.7数值比较器的引脚分配图 结束语 通过两星期的紧张工作，最后完成了我的设计任务——基于VHDL基本门电路和数 值比较器电路的设计。通过本次课程设计的学习，我深深的体会到设计课的重要性和目的性所在。本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会，同时也是对我所学知识的一次综合的检验和复习，使我明白了自己的缺陷所在，从而查漏补缺。希望学校以后多安排一些类似的实践环节，让同学们学以致用。 在设计中要求我要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事集成电路设计工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件（C语言）顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。 致谢 本设计是在XXX老师的精心指导和严格要求下完成的，从课题选择到具体设计和 调试，都得到肖老师的悉心指导，无不凝聚着肖老师的心血和汗水，她多次为我指点迷津，帮助我开拓设计思路，精心点拨、热忱鼓励。她渊博的知识、开阔的视野和敏锐的思维给了我深深的启迪。通过这次课程设计我从肖老师那学到不少有用的知识，也积累了一定的电路设计的经验。 参考文献 [1]潘松.VHDL实用教程[M].成都:电子科技大学出版社,2000 [2] 侯伯亨,顾新.VHDL硬件描述语言及数字逻辑电路设计.西安:西安电子科技大 出版社,2003 [3] 甘登岱.EDA培训教程.北京:机械工业出版社,2005 [4] Jayaram.Bhaker.VHDL教程.北京:机械工业出版社,2006 附录 基本门电路的程序代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity logic is Port ( a,b,clk:in std_logic; key: in std_logic_vector(5 downto 0); c: out std_logic ); end logic; architecture Behavioral of logic is signal temp: std_logic_vector(5 downto 0); signal cnt0: integer range 0 to 2000000; begin process(clk,key) BEGIN if (key="111111") then cnt0<=0; elsif (clk'event and clk='1') then if cnt0>1999999 then cnt0<=0;temp<=key; else cnt0<=cnt0+1; end if; end if; case temp is when "111110" =>c<=a and b ; when "111101" =>c<=a or b ; when "111011" =>c<=not a; when "110111" =>c<=not(a and b); when "101111" =>c<=a nor b; --或非 when "011111" =>c<=a xor b;--异或 when others =>c<=a and b; end case ; end process; end Behavioral; 数值比较器的程序代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY cc44 IS PORT (a,b:IN STD_LOGIC_VECTOR(3 DOWNTO 0);--输入y1,y2,y3:OUT STD_LOGIC);--输出 END cc44; ARCHITECTURE RTL OF cc44 IS BEGIN PROCESS(a,b) BEGIN IF a>b THEN --a>b y1<='1'; y2<='0'; y3<='0'; ELSIF a=b THEN --a=b y1<='0'; y2<='1'; y3<='0'; ELSIF a y1<='0'; y2<='0'; y3<='1'; END IF; END PROCESS; END RTL; 一、电压比较器原理 电压比较器是集成运放非线性应用电路，常用于各种电子设备中，那么什么是电压比较器呢？ 它将一个模拟量电压信号和一个参考固定电压相比较，在二者幅度相等的附近，输出电压将产生跃变，相应输出高电平或低电平。比较器可以组成非正弦波形变换电路及应用于模拟与数字信号转换等领域。 图1所示为一最简单的电压比较器，UR为参考电压，加在运放的同相的输入端，输入电压ui加在反相的输入端。 图1电压比较器原理图(a)及传输特性(b) (a)电路图 (b)传输特性当ui＜U R时，运放输出高电平，稳压管Dz反向稳压工作。输出端电位被其箝位在稳压管的稳定电压U Z，即 u O＝U Z 当ui＞U R时，运放输出低电平，DZ正向导通，输出电压等于稳压管的正向压降U D，即 uo＝－U D 因此，以U R为界，当输入电压ui变化时，输出端反映出两种状态，高电位和低电位。 表示输出电压与输入电压之间关系的特性曲线，称为传输特性。图1(b)为(a)图比较器的传输特性。 常用的电压比较器有过零电压比较器、具有滞回特性的过零比较器、滞回电压比较器，窗口（双限）电压比较器。 二、集成电压比较器简介 作用：可将模拟信号转换成二值信号，即只有高电平和低电平两种状态的离散信号。应用：作为模拟电路和数字电路的接口电路。 特点：比集成运放的开环增益低，失调电压大，共模抑制比小；但其响应速度快，传输延迟时间短，而且不需外加限幅电路就可直接驱动TTL、CMOS和ECL等集成数字电路；有些芯片带负载能力很强，还可直接驱动继电器和指示灯（例如LM311）。 三、电压比较器的应用 电压比较器(以下简称比较器)是一种常用的集成电路。它可用于报警器电路、自动控制电路、测量技术，也可用于V/F变换电路、A/D变换电路、高速采样电路、电源电压监测电路、振荡器及压控振荡器电路、过零检测电路等。本文主要介绍其基本概念、工作原理及典型工作电路，并介绍一些常用的电压比较器。 电压比较器是对两个模拟电压比较其大小(也有两个数字电压比较的，这里不介绍)，并判断出其中哪一个电压高，如图1所示。图1(a)是比较器，它有两个输入端：同相输入端(“+”端) 及反相输入端(“-”端)，有一个输出端Vout(输出电平信号)。另外有电源V+及地(这是个单电源比较器)，同相端输入电压V A，反相端输入V B。V A和V B的变化如图1(b)所示。 电压比较器电路图 单限比较器电路 OH。图1B为其传输特性。 图3为某仪器中过热检测保护电路。它用单电源供电，1/4LM339的反相输入端加一个固定的参考电压，它的值取决于R1于R2。UR=R2/（R1+R2）*UCC。同相端的电压就等于热敏元件RT的电压降。当机内温度为设定值以下时，“+”端电压大于“-”端电压，UO为 高电位。当温度上升为设定值以上时，“-”端电压大于“+”端，比较器反转，UO输出为零电位，使保护电路动作，调节R1的值可以改变门限电压，既设定温度值的大小。 图3 迟滞比较器 图1 不难看出，当输出状态一旦转换后，只要在跳变电压值附近的干扰不超过ΔU之值，输出电压的值就将是稳定的。但随之而来的是分辨率降低。因为对迟滞比较器来说，它不能分辨差别小于ΔU的两个输入电压值。迟滞比较器加有正反馈可以加快比较器的响应速度，这是它的一个优点。除此之外，由于迟滞比较器加的正反馈很强，远比电路中的寄生耦合强得多，故迟滞比较器还可免除由于电路寄生耦合而产生的自激振荡。 图2 图3为某电磁炉电路中电网过电压检测电路部分。电网电压正常时，1/4LM339的U4<，U5=，输出开路，过电压保护电路不工作，作为正反馈的射极跟随器BG1是导通 的。当电网电压大于242V时，U4>，比较器翻转，输出为0V，BG1截止，U5的电压就完全决定于R1与R2的分压值，为，促使U4更大于U5，这就使翻转后的状态极为稳定，避免了过压点附近由于电网电压很小的波动而引起的不稳定的现象。由于制造了一定的回差（迟滞），在过电压保护后，电网电压要降到242-5=237V时，U4 Verilog HDV 数字设计与综合 实验报告 微电子0901班 姓名：袁东明 _ 学号：_04094026 一、实验课题： 1.八选一数据选择器 2.四位数据比较器 二、八选一数据选择器Verilog程序： 2.1主程序 module option(a,b,c,d,e,f,g,h,s0,s1,s2,out); input [2:0] a,b,c,d,e,f,g,h; input s0,s1,s2; output [2:0] out; reg [2:0] out; always@(a or b or c or d or e or f or g or h or s0 or s1 or s2) begin case({s0,s1,s2}) 3'd0 : out=a; 3'd1 : out=b; 3'd2 : out=c; 3'd3 : out=d; 3'd4 : out=e; 3'd5 : out=f; 3'd6 : out=g; 3'd7 : out=h; endcase end endmodule 2.2激励程序 module sti; reg [2:0] A,B,C,D,E,F,G,H; reg S0,S1,S2; wire [2:0] OUT; option dtg(A,B,C,D,E,F,G,H,S0,S1,S2,OUT); initial begin A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=0;S1=0;S2=0; #100 A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=0;S1=0;S2=1; #100 A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=0;S1=1;S2=0; #100 A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=0;S1=1;S2=1; #100 A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=1;S1=0;S2=0; #100 A=3'd0;B=3'd1;C=3'd2;D=3'd3;E=3'd4;F=3'd5;G=3'd6;H=3'd7;S0=1;S1=0;S2=1; 数值比较器电路的仿真分析及应用 程勇 陈素 陈淑平 （机电信息工程系 实训中心 450008） 摘要：数值比较器是数字电路中经常用到的典型电路，传统的教学模式中，对数值比较器的学习及应用设计，离不开在实验室中的电路调试，学习方式较为枯燥抽象，又耗时费力，学习效果也不尽理想。现代电子设计中，由于仿真软件的出现，变抽象的知识为直观的展示，既可以通过仿真学习数值比较器的工作原理，又可以通过仿真进行数值比较器的应用设计，学习及应用效果事半功倍。 关键词：数值比较器、仿真分析、应用 在各种数字系统尤其是在数字电子计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 一．电路设计分析 首先讨论1位数值比较器。1位数值比较器是多位比较器的基础。当A 和B 都是1位二进制数时，它们的取值和比较结果可由1位数值比较器的真值表表示，如表1所示。 表1 1位数值比较器的真值表 由真值表可得如下逻辑表达式 A B A B A B F AB F AB F AB AB A B ><====+=⊕ 由逻辑表达式可以画出如图1所示的逻辑图。 图1 1位数值比较器逻辑图 二．比较器电路的仿真分析 （一）元件选取及电路组成 打开仿真软件Multisim 10，根据图1所示的1位数值比较器逻辑图，可以在仿真软件Multisim 10中构建仿真电路，如 图3所示。 1．元件选取 （1）指示灯的选取 1位数值比较器逻辑运算完后，输出结果处 接一指示灯作为指示，灯亮表示运算结果成立， 灯灭表示运算结果不成立。单击元件栏的Place Indicator→PROBE，选取PROBE_RED指示灯。 为了观察清晰明白，将指示灯PROBE连击打开其图2 指示灯的Label设置 设置对话框，在其Label中的标号由默认的X1改为“A等于B”、“A大于B”、“A 小于B”等。如图2所示。 （2）其他元器件可参照以下说明取用。 电源VCC：Place Source→POWER_SOURCES→VCC 接地：Place Source→POWER_SOURCES→GROUND，选取电路中的接地。 或非门U1A的选取：Place TTL→74LS→74LS02D 与门U3A、U5A的选取：Place TTL→74LS→74LS08D 非门U2 A、U4A的选取：Place TTL→74LS→74LS04N 2．电路组成 参照图3放置元件并进行连接，构成1位数值比较器的仿真测试电路。 （二）仿真分析 四电压比较器LM339的8个典型应用例子 LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是：1）失调电压小，典型值为2mV；2）电源电压范围宽，单电源为2-36V，双电源电压为±1V-±18V；3）对比较信号源的内阻限制较宽；4）共模范围很大，为0~（Ucc-1.5V）Vo；5）差动输入电压范围较大，大到可以等于电源电压；6）输出端电位可灵活方便地选用。 LM339集成块采用C-14型封装，图1为外型及管脚排列图。由于LM339使用灵活，应用广泛，所以世界上各大IC生产厂、公司竟相推出自己的四比较器，如IR2339、ANI339、SF339等，它们的参数基本一致，可互换使用。 LM339类似于增益不可调的运算放大器。每个比较器有两个输入端和一个输出端。两个输入端一个称为同相输入端，用“+”表示，另一个称为反相输入端，用“-”表示。用作比较两个电压时，任意一个输入端加一个固定电压做参考电压（也称为门限电平，它可选择LM339输入共模范围的任何一点），另一端加一个待比较的信号电压。当“+”端电压高于“-”端时，输出管截止，相当于输出端开路。当“-”端电压高于“+”端时，输出管饱和，相当于输出端接低电位。两个输入端电压差别大于10mV就能确保输出能从一种状态可靠地转换到另一种状态，因此，把LM339用在弱信号检测等场合是比较理想的。LM339的输出端相当于一只不接集电极电阻的晶体三极管，在使用时输出端到正电源一般须接一只电阻（称为上拉电阻，选3-15K）。选不同阻值的上拉电阻会影响输出端高电位的值。因为当输出晶体三极管截止时，它的集电极电压基本上取决于上拉电阻与负载的值。另外，各比较器的输出端允许连接在一起使用。 单限比较器电路 图2a给出了一个基本单限比较器。输入信号Uin，即待比较电压，它加到同相输入端，在反相输入端接一个参考电压（门限电平）Ur。当输入电压Uin>Ur时，输出为高电平UOH。图2b为其传输特性。 电了技术课程设计报告题目: 4 位数值比较器设计 学生姓名: 学生学号: 年级: 专业: 班级: 指导教师: 机械与电气工程学院制 2016年11月 4位数值比较器设计 机械与电气工程学院：自动化专业 1.课程设计的任务与要求 1.1课程设计的任务 采用Multisim 12.0 软件实现4位数值比较器的设计与仿真。 1.2课程设计的要求 （1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。 （2）采用74LS85集成数值比较器。 （3）要有仿真效果及现象或数据分析。 2.四位数值比较器设计方案制定 2.1 四位数值比较器工作的原理 对两个4位二进制数A3A2A1A（与B3B2B1B（进行比较。从A的最高位A3和 B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3则再比较次高位A2=B2余此类推。如果两数相等，那么，必须将进行到最低位才能得到结果。可以知道： FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+F A3=B3FA2=B2FA仁B1FA0=B0IA>B （2-1） FA 令狐采学创作 电子技术课程设计报告 令狐采学 题目：4位数值比较器设计 学生姓名： 学生学号： 年级： 专业： 班级： 指导教师： 机械与电气工程学院制 2016年11月 4位数值比较器设计 机械与电气工程学院：自动化专业 1.课程设计的任务与要求 1.1 课程设计的任务 采用Multisim 12.0软件实现4位数值比较器的设计与仿真。 1.2 课程设计的要求 （1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。 （2）采用74Ls85集成数值比较器。 （3）要有仿真效果及现象或数据分析。 2.四位数值比较器设计方案制定 2.1 四位数值比较器工作的原理 对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3，则再比较次高位A2=B2，余此类推。如果两数相等，那么，必须将进行到最低位才能得到结果。可以知道：FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1 +FA3=B3FA2=B2FA1=B2FA0>B0+FA3=B3FA2=B2FA1=B1 FA0=B0IA>B （2-1） FA 模拟电子技术自主设计实验 姓名：林启震班级：04101 学号1120410121 实验日期：5.27 台号：教师签字： 电压比较器 一、实验目的 1、掌握电压比较器的分析及其计算 2、学习测试比较器的方法 二、实验仪器 1、双踪示波器 2、信号发生器 3、数字万用表 4、直流电源。 三、实验原理及测量方法 电压比较器（通常称为比较器）的功能是比较两个电压的大小。例如，将一个信号电压Ui和另一个参考电压Ur进行比较，在Ui>Ur和Ui (a )电路图 (b )电压传输特性曲线 图2 反向滞回电压比较器 电压比较器的特性可以用电路的传输特性来描述，它是指输出电压与输入电压的关系曲线，如图1(b )为过零比较器的电压传输特性曲线。 可以看出，当输入电压从低逐渐升高或从高逐渐降低经过0电压时，Uo 会从一个电平跳变为另一个电平，称0为过零比较器的阈值。阈值定义为当比较器的输出电平从一个电平跳变到另一个电平时对应的输入电压值。 滞回电压比较器的电压传输特性曲线如图2(b )所示。 曲线表明，当输入电压由低向高变化，经过阈值1TH U 时，输出电平由高电平(Uz )跳变为低电平(-Uz )。 2123z TH R U U R R = + 当输入电压由高向低变化，经过阈值2TH U 时，输出电平由低电平(-Uz)跳变为高电平(Uz)。 2123z TH R U U R R -= + 3、电压比较器的测试 测试过零比较器时，可以用一个低频的正弦信号输入至比较器中，直接用双踪示波器监看输出和输入波形，当输入信号幅度适中时，可以发现输入电压大于零、小于零时，输出的高、低电平变化波形，即将正弦波变换为方波。 滞回电压比较器测试时也可由用同样的方法，但在示波器上读取上、下阈值时，误差较大。采用直流输入信号的方案较好，调节输入信号变化，测出输出电平跳变时对应的输入电压值即为阈值。 四、实验内容 1、 过零比较器 （1）连接图1（a ）实验电路，检查无误后，接通12V ±直流电源 （2）测量当Ui 悬空时，Uo 的值 （3）调节信号源，使输出频率为100Hz ，有效值为1V 的正弦波信号，并输入至Ui 端，用示波器观察比较器的输入Ui 与输出Uo 波形并记录 （4）改变信号发生器的输出电压Ui 幅值，用示波器观察Uo 变化，测出电压传 集成电路设计论文 论文题目：2位数值比较器 姓名：陈英文 学号：1020630126 学院：机械与电子工程学院专业：电子科学与技术 班级：10206301 指导教师：蔡老师 一、课程实验设计目的 本次课程设计把重点放在电路的设计、制作和仿真上，熟悉在UNIX系统下Candencce软件的使用，掌握电路原理图的输入和编辑及电路的仿真。 在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。用以对两数A、B的大小或是否相等进行比较的逻辑电路称为数值比较器。比较结果有A>B、A 逻辑符号示意框图： Y(A>B） Y(A=B） Y(A 2.3 逻辑图如下所示： 3. 2位数值比较器 3.1 定义：比较两个2 位二进制数的大小的电路 3.2 基础：2位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。 3.3 输入：两个2位二进制数A=A1 A0 、B=B1 B0 电压比较器 实验十集成运放基本应用之三——电压比较电路 姓名：班级：学号：实验时间： 一、实验目的 1、掌握比较器的电路构成及特点 2、学会测试比较器的方法 二、实验原理 1、图1所示为一最简单的电压比较器，UR为参考电压，输入电压Ui加在反相输入端。图1（b）为（a）图比较器的传输特性。 (a) 图1 电压比较器 (b) 当Ui (a) 图2 过零比较器 (b) (2)、图3为滞回比较器。 过零比较器在实际工作时，如果Ui恰好在过零值附近，则由于零点漂移的存在，Uo将不断由一个极限值转换到另一个极限值，这在控制系统中，对执行机构将是很不利的。为此就需要输出特性具有滞回现象。如图3所示： (a) (b) 图3 滞回比较器 从输出端引入一个电阻分压支路到同相输入端，若Uo 改变状态，U∑ 点也随着改变点位，使过零点离开原来位置。当Uo 为正（记作U D ）U∑=[ R2/（ R2+ R f ）]* U D ，则当UD> U∑后,Uo 再度回升到UD，于是出现图（b）中所示的滞回特性。- U∑ 与U∑ 的差别称为回差。改变R2 的数值可以改变回差的大小。 三、实验设备与器件 1、±12V直流电源 2、直流电压表 3、函数信号发生器 4、交流毫伏表 5、双踪示波器 6、运算放大器μA741×2 7、稳压管2CW231×1 8、二极管4148×2 9、电阻器等 电压比较器电路。 电压比较器是比较两个电压和开关输出或高或低的状态，取决于电压较高的电路。一个基于运放电压比较器上显示。图1显示了一个电压比较器的反相模式图显示了在非反相模式下的电压比较。 电压比较器 非反相比较 在非反相比较器的参考电压施加到反相输入电压进行比较适用于非反相输入。每当进行比较的电压(Vin)以上的参考电压进入运放的输出摆幅积极饱和度(V+)，和副反之亦然。实际上发生了什么是VIN和Vref(VIN-VREF)之间的差异，将是一个积极的价值和由运放放大到无穷大。由于没有反馈电阻Rf，运放是在开环模式，所以电压增益(AV)将接近无穷。+所以最大的可能值，即输出电压摆幅，V。请记住公式AV=1+(Rf/R1)。当VIN低于VREF，反向发生。 反相比较 在相比较的情况下，参考电压施加到非反相输入和电压进行比较适用于反相输入。每当输入电压(Vin)高于VREF，运放的输出摆幅负饱和。倒在这里，两个电压(VIN-VREF)之间的差异和由运放放大到无穷大。记住公式AV=-Rf/R1。在反相模式下的电压增益的计算公式是AV=-Rf/R1.Since没有反馈电阻，增益将接近无穷，输出电压将尽可能即负，V-。 实际电压比较器电路 一种实用的非基于UA741运放的反相比较器如下所示。这里使用R1和R2组成的分压器网络设置参考电压。该方程是VREF=(五+/(R1+R2)的)×R2的。代入这个方程电路图值，VREF=6V。当VIN高于6V，输出摆幅?+12V直流，反之亦然。从A+/-12V 直流双电源供电电路。 电压比较器的使用741 一些其他的运放，你可能会感兴趣的相关电路 1求和放大器：总结放大器可以用来找到一个信号给定数量的代数和。 2。集成使用运放：对于一个集成的电路，输出信号将输入信号的积分。例如，一个集成的正弦波使余弦波，方波一体化为三角波等。 3。反相放大器：在一个反相放大器，输出信号将输入信号的倒版，是由某些因素放大。 4，仪表放大器：这是一个类型的差分放大器输入额外的缓冲阶段。输入阻抗高，易于匹配结果。仪表放大器具有更好的稳定性，高共模抑制比(CMRR)，低失调电压和高增益。 电子技术课程设计报告题目： 4位数值比较器设计 学生姓名： 学生学号： 年级： 专业： 班级： 指导教师： 机械与电气工程学院制 2016年11月 4位数值比较器设计 机械与电气工程学院：自动化专业 1.课程设计的任务与要求 1.1 课程设计的任务 采用Multisim 12.0软件实现4位数值比较器的设计与仿真。 1.2 课程设计的要求 （1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。 （2）采用74Ls85集成数值比较器。 （3）要有仿真效果及现象或数据分析。 2.四位数值比较器设计方案制定 2.1 四位数值比较器工作的原理 对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3，则再比较次高位A2=B2，余此类推。如果两数相等，那么，必须将进行到最低位才能得到结果。可以知道： FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B （2-1）FA 四 位 数 值 比 较 器 班级：电子信息工程（2）班姓名：林贤款 学号：Xb13610208 时间：2015.12—2015.12 一、实验目的。 1、设计四位二进制码比较器，并在QuantusII上进行仿真。 2、掌握VHDL设计实体的基本结构及文字规则。 二、实验要求。 1、用VHDL语言编写四位二进制码比较器的源文件； 2、对设计进行仿真验证； 三、实验原理。本实验实现要实现两个4位二进制码的比较 器。即当输入为两个4位二进制码和时, 输出为M（A=B）,G（A>B）和L（A 五、实验步骤。 1、打开软件。 快捷工具栏：提供设置（setting），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。 信息栏：编译或者综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。 2、新建工程。 （1）选择File菜单下New Project Wizard。 （2）输入工作目录和项目名称。 （3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入。 （4）选择设计器件。 （5）选择第三方EDA综合、仿真和时序分析工具。 （6）建立项目完成，显示项目概要。 课程设计报告 课程名称数字逻辑课程设计 课题4位输入数据的一般数值的比较 电路的设计 专业计算机科学与技术 班级计算机1202 学号 姓名周逢露 指导教师刘洞波陈淑红陈多 2013年12月13日 课程设计任务书 课程名称数字逻辑课程设计 课题4位输入数据的一般数值 比较电路的设计 专业班级计算机科学与技术 学生姓名周逢露 学号201203010202 指导老师刘洞波陈淑红陈多 审批刘洞波 任务书下达日期：2013年12月13日任务完成日期：2014年01月21日 一、设计内容与设计要求 1．设计内容： 本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学过的数字电子系统设计、VHDL程序设计等知识综合运用于电子系统的设计中，掌握运用VHDL或者Verilog HDL设计电子系统的流程和方法，采用Quartus II等工具独立应该完成1个设计题目的设计、仿真与测试。加强和培养学生对电子系统的设计能力,培养学生理论联系实际的设计思想，训练学生综合运用数字逻辑课程的理论知识的能力，训练学生应用Quartus II进行实际数字系统设计与验证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。 题目一4线-16线译码器电路设计； 题目二16选1选择器电路设计； 题目三4位输入数据的一般数值比较器电路设计 题目四10线-4线优先编码器的设计 题目五8位全加器的设计 题目六RS触发器的设计； 题目七JK触发器的设计； 题目八D触发器的设计； 题目九十进制同步计数器的设计； 题目十T触发器的设计； 每位同学根据自己学号除以10所得的余数加一，选择相应题号的课题。 参考书目 1EDA技术与VHDL程序 开发基础教程 雷伏容，李俊，尹 霞 清华大学出版 社 978-7-302-22416-72010TP312VH/36 2VHDL电路设计雷伏容清华大学出版 社 7-302-14226-22006TN702/185 3VHDL 电路设计技术王道宪贺名臣 刘伟 国防工业出版 社 7-118-03352-92004TN702/62 4VHDL 实用技术潘松，王国栋7-810657-81065-290-72000TP312VH/1 5VHDL 语言100 例详解北京理工大学 ASIC研究所 7-9006257-900625-02-X1999TP312VH/3 6VHDL编程与仿真王毅平等人民邮电出版 社 7-115-08641-9200073.9621/W38V 实验十集成运放基本应用之三——电压比较电路 姓名：班级：学号：实验时间： 一、实验目的 1、掌握比较器的电路构成及特点 2、学会测试比较器的方法 二、实验原理 1、图1所示为一最简单的电压比较器，UR为参考电压，输入电压Ui加在反相输入端。图1（b）为（a）图比较器的传输特性。 (a) 图1 电压比较器 (b) 当Ui (2)、图3为滞回比较器。 过零比较器在实际工作时，如果Ui恰好在过零值附近，则由于零点漂移的存在，Uo 将不断由一个极限值转换到另一个极限值，这在控制系统中，对执行机构将是很不利的。为此就需要输出特性具有滞回现象。如图3所示： (a) (b) 图3 滞回比较器 从输出端引入一个电阻分压支路到同相输入端，若Uo 改变状态，U∑ 点也随着改变点位，使过零点离开原来位置。当Uo 为正（记作U D ）U∑=[ R2/（R2+ R f ）]* U D ，则当UD> U∑后,Uo 再度回升到UD，于是出现图（b）中所示的滞回特性。- U∑ 与U∑ 的差别称为回差。改变R2 的数值可以改变回差的大小。 三、实验设备与器件 1、±12V直流电源 2、直流电压表 3、函数信号发生器 4、交流毫伏表 5、双踪示波器 6、运算放大器μA741×2 7、稳压管2CW231×1 8、二极管4148×2 9、电阻器等 四、实验内容 1、过零电压比较器 （1）如图5所示在运放系列模块中正确连接电路，并接通±12V电源。 图5 过零比较器 电压比较器基本原理及设计应用 本文主要介绍电压比较器基本概念、工作原理及典型工作电路，并介绍一些常用的电压比较器。 电压比较器(以下简称比较器)是一种常用的集成电路。它可用于报警器电路、自动控制电路、测量技术，也可用于V/F变换电路、A/D变换电路、高速采样电路、电源电压监测电路、振荡器及压控振荡器电路、过零检测电路等。 什么是电压比较器 简单地说，电压比较器是对两个模拟电压比较其大小(也有两个数字电压比较的，这里不介绍)，并判断出其中哪一个电压高，如图1所示。图1(a)是比较器，它有两个输入端：同相输入端(“+”端) 及反相输入端(“-”端)，有一个输出端Vout(输出电平信号)。另外有电源V+及地(这是个单电源比较器)，同相端输入电压VA，反相端输入VB。VA和VB的变化如图1(b)所示。在时间0～t1时，VA>VB；在t1～t2时，VB>VA；在t2～t3时，VA>VB。在这种情况下，Vout的输出如图1(c)所示：VA>VB时，Vout输出高电 平(饱和输出)；VB>VA时，Vout输出低电平。根据输出电平的高低便可知道哪个电压大。 如果把VA输入到反相端，VB输入到同相端，VA及VB的电压变化仍然如图1(b)所示，则Vout输出如图1(d)所示。与图1(c)比较，其输出电平倒了一下。输出电平变化与VA、VB的输入端有关。 图2(a)是双电源(正负电源)供电的比较器。如果它的VA、VB输入电压如图1(b)那样，它的输出特性如图2(b)所示。VB>VA时，Vout输出饱和负电压。 如果输入电压VA与某一个固定不变的电压VB相比较，如图3(a)所示。此VB称为参考电压、基准电压或阈值电压。如果这参考电压是0V(地电平)，如图3(b)所示，它一般用作过零检测。 比较器的工作原理 比较器是由运算放大器发展而来的，比较器电路可以看作是运算放大器的一种应用电路。由于比较器电路应用较为广泛，所以开发出了专门的比较器集成电路。 图4(a)由运算放大器组成的差分放大器电路，输入电压VA经分压器R2、R3分压后接在同相端，VB通过输入电阻R1接在反相端，RF为反馈电阻，若不考虑输入失调电压，则其输出电压Vout与VA、VB及4 个电阻的关系式为：Vout=(1+RF/R1)·R3/(R2+R3)VA-(RF/R1)VB。若R1=R2，R3=RF，则Vout=RF/R1(VA-VB)，RF/R1为放大器的增益。当R1=R2=0(相当于R1、R2短路)，R3=RF=∞(相当于R3、RF开路)时，Vout=∞。增益成为无穷大，其电路图就形成图4(b)的样子，差分放大器处于开环状态，它就是比较器电路。实际上，运放处于开环状态时，其增益并非无穷大，而Vout输出是饱和电压，它小于正负电源电压，也不可能是无穷大。 X X大学课程设计 题目 4位数值比较器 学院 X学院 专业 XXX 班级 XXX 学生 XXX 学号 200000000 指导教师 XXX 二〇一〇年十二月二十七日 摘要 随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器。例如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。 我们可以根据不同的需要来制造出不同类型的比较器。我们可以利用一些我们所学的知识，利用一些简单的二极管、三极管、MOS管的开关特性来组成各种门电路的基本开关元件。我们再利用这些元件组成比较器的组合逻辑电路。根据不同的需要，来用不同的方法来连接元件实现不同的功能。我们可以实现1位数比较器，2位数比较器，4位数比较器，8位数比较器等多种比较器。 关键词门电路；开关元件；比较器；逻辑电路； 目录 摘要 (1) 1 前言.................................................................. ................ .. (3) 1.1CMOS组成的门 (3) 1.1.1C M O S组成的非门 (4) 1.1.2C M O S组成的与非门 (4) 1.2位数比较器 (5) 24位数比较器 (7) 2.1 原理框图 (7) 2.2 逻辑电路图 (8) 2.2.14位数逻辑电路图 (8) 2.2.2 4位数比较器原理 (9) 2.2.3 电路板示意图 (10) 结论 (11) 心得体会 (12) 致谢 (14) 参考文献 (14) 电压比较器 电压比较器是对输入信号进行鉴幅与比较的电路，是组成非正弦波发生电路的基本单元电路，在测量和控制中有着相当广泛的应用。 电压比较器的功能是对两个输入电压的大小进行比较，并根据比较结果输出高、低两个电平。此外由于高电平相当于逻辑“1”，低电平相当逻辑“0”，所以比较器可作为摸拟与数字电路之间的接口电路. 由于比较器输出只有两个状态，因此，用作比较器的运放将工作在开环或正反馈的非线性状态。 电压比较器的电路符号 电压比较器的基本特性 1. 输出 高电平(U oH )和低电平(U oL ) 用运放构成的比较器，其输出的高电平UoH 和低电平UoL 可分别接近于正电源电压(UCC)和负电源电压(-UCC)。 2. 鉴别灵敏度 理想的电压比较器，在高、低电平转换的门限UT 处具有阶跃的传输特性。 这就要求运放： 实际运放的Aud 不为无穷大。在UT 附近存在着一个比较的不灵敏区。在该区域内输出既非UoH ，也非UoL ，故无法对输入电平大小进行判别。 显然，Aud 越大，则不灵敏区就越小，称比较器的鉴别灵敏度越高。 3.转换速度 作为比较器的另一个重要特性就是转换速度，即比较器输出状态发生转换所需要的时间。 ud A = ∞ u u EE u -u + 通常要求转换时间尽可能短，以便实现高速比较。为此可对比较器施加正反馈，以提高转换速度。 理想集成运放非线性应用时的特点 非线性应用的条件：运放开环或施加正反馈。 非线性应用特点： 反相电压比较器 电路如图所示， 输入信号u i 加在反相端，参考电压u r 加在同相端。 u i < u r ， u o =U OH ui > ur ， uo=UOL 。 同相电压比较器 电路如图所示， 输入信号u i 加在同相端，参考电压u r 加在反相端。 ui < ur ， uo=UOL ui > ur ， uo=UOH 当参考电压为零时，则为同相过零比较器。 o CC oL o CC oH i i u u u U U u u u U U +--+ -+==>≈-=<≈+= WORD格式模拟CMOS集成电路课程设计 题目：二位数值比较器 专业：电子科学与技术 班级： 学号： 姓名： 指导老师： 完成时间：2014年月日 目录 一.设计目标 二.一位数值比较器的设计 三.二位数值比较器的设计 四.原理图的绘制及电路的仿真 五.实验电路的版图设计 六.实验心得 一．设计目标 本次课程设计把重点放在电路的设计、制作和仿真，以及版图的设计。熟悉在UNIX系统下Cadence软件的使用， 掌握电路原理图的输入和编辑及电路的仿真。 在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。用以对两数A、B的大小或是否相等进行比较的逻辑电路称为数值比较器。比较结果有A>B、A 10100 11010 3.根真值表可写出逻辑函数表达式为4逻辑图如下所示： 三.二位数值比较器的设计 1.二位数值比较器 二位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。为了减少符号的种类，不再使用字 母L，而以（Ai>Bi）、（Ai X X大学课程设计 题目4位数值比较器 学院X学院 专业XXX 班级XXX 学生XXX 学号200000000 指导教师XXX 二〇一〇年十二月二十七日 摘要 随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器。例如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。 我们可以根据不同的需要来制造出不同类型的比较器。我们可以利用一些我们所学的知识，利用一些简单的二极管、三极管、MOS管的开关特性来组成各种门电路的基本开关元件。我们再利用这些元件组成比较器的组合逻辑电路。根据不同的需要，来用不同的方法来连接元件实现不同的功能。我们可以实现1位数比较器，2位数比较器，4位数比较器，8位数比较器等多种比较器。 关键词门电路；开关元件；比较器；逻辑电路； 目录 摘要 (1) 1前言.................................................................. ................ .. (3) 1.1C M O S组成的门 (3) 1.1.1C M O S组成的非门 (4) 1.1.2C M O S组成的与非门 (4) 1.2位数比较器 (5) 2 4位数比较器 (7) 2.1 原理框图 (7) 2.2逻辑电路图 (8) 2.2.14位数逻辑电路图 (8) 2.2.24位数比较器原理 (9) 2.2.3 电路板示意图 (10) 结论 (11) 心得体会 (12) 致谢 (14) 参考文献 (14)电压比较器原理介绍
电压比较器电路图
八选一数据选择器和四位数据比较器verilog实验报告)
数值比较器的应用
LM339电压比较器原理应用
4位数值比较器设计
位数值比较器设计
电压比较器
Candence课程设计——2位数值比较器
电压比较器教程文件
电压比较器电路图
4位数值比较器设计
四位数值比较器
4位输入数据的一般数值比较器电路设计
电压比较器
LM324电压比较器电路图和应用
4位数值比较器
电压比较器资料讲解
模拟cmos集成电路-2位数值比较器
4位数值比较器