用三极管实现逻辑电平转换
用三极管实现逻辑电平转换
用三极管实现3V与5V混合系统中逻辑器接口问题
3V与5V混合系统中逻辑器接口问题
在电路设计当中，往往会遇到电压匹配问题，因为电路中往往不只只有一个电平信号，大部分包括3.3V，5V或者12V，但是有时候需要用到3.3V和5V的通信或者对联，这其中就存在一个电平匹配的问题，当然可以用一种很简单的方法，就是用244芯片来解决，但是有没有更简单易行的方法呢？
我在设计的过程中，也经常遇到这种问题，下面我们就通过三极管的开关作用来实现电路中多电平的共用。
下面是原理图：
我们来首先分析一下这个电路的原理。
原理其实很简单，两个三极管和4个电阻就组成了3V到5V的电平转换功能。
5V信号从Uin输入，当Uin为高电平的时候，Q1导通，此时节电3的电压被拉底，Q2就截止，Uout输出3V，这就是实现了5V输入，3V输出的效果；当Uin为低电平的时候，Q1处于截止状态，节电3的为3V，此时Q2导通，Uout输出低电平。刚好和输入的状态相吻合，但是幅度变为3V。
再看看波形图：
以上是对5V转3V的，其实3V转5V的道理是一样的，只需要把给三极管偏置电压的VCC 换成5V的，输入3V的话，输出就是5V的了！
另外，R3一般情况下可以直接短接，因为经过了R1的限流。
如果文章中有什么不对的地方，恳请斧正，我们的目的是交流促进学习！
如果有的朋友需要电路图的实例的话，可以提供给大家！本电路时用MUlitisim 9.0进行仿真的。
常见TTL电平转换电路
常见TTL电平转换电路 ------设计参考 1.二、三级管组成的TTL/CMOS电平转换电路，优点是价格非常低，缺点是要求使用在 信号频率较低的条件下。 建议上拉电阻为10K时，可使用在信号频率为几百Khz以下的环境中，曾经在960Khz 的串口通信中做过测试。上拉电阻越小，速率越高，但是电路的功耗也越高，在低功耗要求高的电路中需要慎重考虑。在选择二、三极管时，尽量选用结电容小，开关速率高的。 A ) 图1所示电路，仅能使用在输入信号电平大于输出信号电平的转换上，例如3.3V转2.8V。二极管选用高速肖特基二极管，并且V F尽量小，例如RB521S。 图1 B ) 图2电路，仅能使用在输入信号电平大于输出信号电平的转换上，例如3.3V转2.8V，否则PNP管可能关不断。如果对输出低电平电压幅度有较严格的要求，PNP管则选用饱和压降小些的管子。PNP管也不如NPN的通用。VCC_OUT是输出信号的电源电压。 图2
C ) 图3是NPN管组成的转换电路，对输入和输出电平的谁高谁低没有要求，适用性很好。其中VCC_IN是输入信号的电源电压，VCC_OUT是输出信号的电源电压。转换后输出的低电平VOL=Vin_Lmax+Vsat，Vin_Lmax为输入信号低电平的最高幅值，Vsat为NPN管的饱和压降，如果对输出低电平电压幅度有较严格的要求，NPN管则选用饱和压降小些的管子，以满足一般电路中VOL<0.8V的要求。 图3 2.OC/OD输出的反相器组成的电平转换电路。 图4，由2级反相器组成，反相器必须是OC/OD输出的。反相器的电源与输入信号的电平相同或者相匹配，最后的输出电平由上拉电阻上拉到输出信号的目标电平上。上拉电阻的取值直接影响功耗和可适用的信号频率。 图4
详解电平种类与电平转换
详解电平种类与电平转换 1. 常用的电平转换方案 (1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压(3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作3.3V→5V电平转换。 ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表 示 TTL 兼容)。 (4) 超限输入降压法(5V→3.3V,3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采 用 3.3V 供电，就可以实现5V→3.3V电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。
电平转换方法
5V-3.3V电平转换方法 在实际电路设计中，一个电路中会有不同的电平信号。 方案一：使用光耦进行电平转换 首先要根据要处理的信号的频率来选择合适的光耦。高频(20K~1MHz)可以用高速带放大整形的光藕，如6N137/TLP113/TLP2630/4N25等。如果是20KHz以下可用TLP521。然后搭建转换电路。如将3.3V信号转换为5V信号。电路如下图： CP是3.3V的高速信号，通过高速光耦6N137转换成5V信号。如果CP接入的是5V 的信号VCC=3.3V，则该电路是将5V信号转换成3.3V信号。优点：电路搭建简单，可以调制出良好的波形，另外光耦还有隔离作用。缺点：对输入信号的频率有一定的限制。 方案二：使用三极管搭建转换电路 三极管的开关频率很高，一般都是几百兆赫兹，但是与方案一相比，电路搭建相对麻烦，而且输出的波形也没有方案一的好。 电路如下图： 其中C1为加速电容，R1为基极限流电阻，R2为集电极上拉电阻，R3将输入端下拉到地，保证在没有输入的情况下，输出端能稳定输出高电平。同时在三极管截止时给基区过量的电荷提供泄放回路缩短三极管的退饱和时间。 优点：开关频率高，在不要求隔离，考虑性价比的情况下，此电路是很好的选择。 缺点：输出波形不是很良好。 方案三：电阻分压 这里分析TTL电平和COMS电平的转换。首先看一下TTL电平和CMOS电平的区别。 TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2。最小输入高电平>=2.0V,输入低电平<=0.8,噪声容限是0.4V。 CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且有很宽的噪声容限。 下面的电路是将5V的TTL电平转换成3V的TTL电平
RS232接口芯片双电荷泵电平转换器原理
RS232接口芯片双电荷泵电平转换器 原理 电子工业协会Electronic Industries Association Electronic Industries Association(EIA)电子工业协会(EIA) 1924年成立的EIA是美国的一个电子制造商组织。 EIA-232，就是众所周知的RS-232，它定义了数据终端设备(DTE)和数据通信设备(DCE)之间的串行连结。这个标准被广泛采用。 EIA-RS-232C电气特性: 在TxD和RxD上：逻辑1=-3V～-15V 逻辑0=+3～＋15V 在RTS、CTS、DSR、DTR和DCD等控制线上： 信号有效（接通，ON状态，正电压）＝+3V～+15V 信号无效（断开，OFF状态，负电压)=-3V～-15V RS-232-C电平采用负逻辑，即逻辑1：-3~-15V，逻辑0：+3~+15V。 注意，单片机使用的CMOS电平中，高电平（3.5~5V）为逻辑1，低电平（0~0.8V）为逻辑0。 单片机的SCI口要外接电平转换电路芯片把与TTL兼容的CMOS高电平表示的1转换成RS-232的负电压信号，把低电平转换成RS-232的正电压信号。典型的转换电路给出-9V和+9V。
典型的电平转换电路MAXx2xx系列芯片因单电源+5V供电，均有电荷泵电平转换器产生±10V电源，以供RS232电平所需。 一般是接4个泵电容，采用双电荷泵进行电平转换。标准接法如下图。 图1 芯片内带振荡器驱动双电荷泵，分双相四步工作，如下图。 图2电荷泵框图
第一步：S1、S3闭合，电源+5V向C1充电（图3）。C1电压最高可至5V。 图3 第二步：S2、S4闭合，C1所储电荷经S2、S4转移至C3，C3电压最高也可至5V。 C1电荷转移充电途径如红色虚线所示。 C3电压和电源+5V迭加起来提供10V的V+电源。 这时C1负端电位应等于电源+5V，所以C1负端电压波形应是0-+5V 的方波。 第三步：S5、S7闭合，C3所储电荷和电源+5V迭加经S5、S7向C2充电。 C2电压最高可至10V。充电途径如棕色虚线所示。 第二、三步实际同时进行（图4）。
CAN总线／RS232智能电平转换器的设计
CAN总线／RS232智能电平转换器的设计 1 引言CAN，全称为Controller Area Network，即控制器局域网，是一种国际标准的，高性价的现场总线，在自动控制领域具有重要作用。CAN 是一种多主方式的串行通讯总线，具有较高的实时性能，因此，广泛应用于汽车工业、航空工业、工业控制、安全防护等领域。由于PC 机无CAN 接口，因此，PC 机与智能节点构成CAN 总线系统可采用RS232／CAN、并口 ／CAN、USB／CAN、ISA 卡／CAN 以及PCI 卡／CAN 方式接入。而采用 RS232／CAN 接入时，需采用CAN／RS232 接口标准转换。针对这一问题，提出了CAN／RS232 智能电平转换器设计方案，以SJAl000 作为独立CAN 控制器，完成CAN 通信协议。并在SJAl000 与驱动器之间连接高速光耦，从而实 现总线各点间的电气隔离。2 硬件电路设计CAN／RS232 智能电平转换器硬件电路主要由微处理器AT89C52、独立CAN 通讯控制器SJAl000、CAN 总线驱动器82C250、高速光电耦合器6N136、TTL 电平与RS232 电平转换器 ICL232、LED 数码管显示电路以及为SJAl000 提供初始地址的拨码电路组成，其结构框图如图1 所示。3 CAN 控制器SJAlOOOSJAl000 是一款独立CAN 控制器，应用于移动目标和工业局域区域网控制领域。该器件是Philips 公司 CAN 控制器PCA82C200 的替代产品。SJAl000 具有两种工作模式，本设计采用PeliCAN 工作模式。3．1 SJAl000 与AT89C52 的接口设计SJAl000 与AT89C52 的接口电路如图2 所示。AT89C52 负责sJAl000 的初始化，控制SJAl000 来实现数据的接收和发送等通讯任务。SJAl000 的ADO~AD7 连接至AT89C52 的P0 端口，CS 连接至AT89C52 的P3．4(AT89C52 的定时器T0 不起作用)。当P3．4 为0 时，AT89C52 选中SJAl000，并通过访问外部RAM 低地址区实现P0 端口的读／写操作，从而对SJAl000 相应寄存器执行读／写操
IIC电平转换
IIC 电平转换电路设计 现代的集成电路工艺加工的间隙可达0.5μm 而且很少限制数字I/O 信号的最大电源电压和逻辑电平。为了将这些低电压电路与已有的5V或其他I/O电压器件连接起来，接口需要一个电平转换器。对于双向的总线系统像I2C 总线电平转换器必须也是双向的，不需要方向选择信号。解决这个问题的最简单方法是连接一个分立的MOS-FET管到每条总线线路，尽管这个方法非常简单但它不仅能不用方向信号就能满足双向电平转换的要求还能将掉电的总线部分与剩下的总线系统隔离开来，保护低电压器件防止高电压器件的高电压毛刺波。 双向电平转换器可以用于标准模式高达100kbit/s 或快速模式高达400kbit/s I2C 总线系统。 通过使用双向电平转换器可以将电源电压和逻辑电平不同的两部分I2C 总线连接起来配置入下图所示。左边的低电压部分有上拉电阻而且器件连接到3.3V 的电源电压，右边的高电平部分有上拉电阻器件连接到5V 电源电压。两部分的器件都有与逻辑输入电平相关的电源电压和开漏输出配置的I/O。 每条总线线路的电平转换器是相同的而且由一个分立的N通道增强型MOS-FET管串行数据线SDA的TR1和串行时钟线SCL 的TR2 组成。门极g 要连接到电源电压VDD1，源极s 连接到低电压部分的总线线路而漏极d 则连接到高电压部分的总线线路。很多MOS-FET 管的基底与它的源极内部连接，如果内部没有，就必须建立一个外部连接。因此，每个MOS-FET 管在漏极和基底之间都有一个集成的二极管n-p 结。如下图所示。 电平转换器的操作 在电平转换器的操作中要考虑下面的三种状态： 1、没有器件下拉总线线路。 低电压部分的总线线路通过上拉电阻R p 上拉至VDD1（3.3V） MOS-FET 管的门极和源极都是VDD1（3.3V）, 所以它的V GS 低于阀值电压MOS-FET 管不导通这就允许高电压部分的总线线路通过它的上拉电阻R p 拉到5V。此时两部分的总线线路都是高电平只是电压电平不同。 2 、一个3.3V 器件下拉总线线路到低电平。 MOS-FET 管的源极也变成低电平而门极是VDD1（3.3V）。V GS高于阀值，MOS-FET 管开始导通然后高电压部分的总线线路通过导通的MOS-FET管被VDD1（3.3V）器件下拉到低电平，此时两部分的总线线路都是低电平而且电压电平相同。 3、一个5V 的器件下拉总线线路到低电平。 MOS-FET 管的漏极基底、二极管低电压部分被下拉，直到V GS 超过阀值，MOS-FET 管开始导通，低电压部分的总线线路通过导通的MOS-FET管被5V 的器件进一步下拉到低电平，此时两部分的总线线路都
串口电平转换芯片数据手册SP3222_3232E
DESCRIPTION s Meets true EIA/TIA-232-F Standards from a +3.0V to +5.5V power supply s 235KBps Transmission Rate Under Load s 1μA Low-Power Shutdown with Receivers Active (SP3222E ) s Interoperable with RS-232 down to +2.7V power source s Enhanced ESD Specifications: ±15kV Human Body Model ±15kV IEC1000-4-2 Air Discharge ±8kV IEC1000-4-2 Contact Discharge The SP3222E/3232E series is an RS-232 transceiver solution intended for portable or hand-held applications such as notebook or palmtop computers. The SP3222E/3232E series has a high-efficiency, charge-pump power supply that requires only 0.1μF capacitors in 3.3V operation. This charge pump allows the SP3222E/3232E series to deliver true RS-232performance from a single power supply ranging from +3.3V to +5.0V. The SP3222E/3232E are 2-driver/2-receiver devices. This series is ideal for portable or hand-held applications such as notebook or palmtop computers. The ESD tolerance of the SP3222E/3232E devices are over ±15kV for both Human Body Model and IEC1000-4-2 Air discharge test methods. The SP3222E device has a low-power shutdown mode where the devices' driver outputs and charge pumps are disabled. During shutdown, the supply current falls to less than 1μA. SELECTION TABLE L E D O M s e i l p p u S r e w o P 232-S R s r D e v i r 232-S R s r e v i e c e R l a n r e t x E s t n e n o p m o C n w o d t u h S L T T a S -3e t t f o .o N s n i P 2223P S V 5.5+o t V 0.3+224s e Y s e Y 02,812 323P S V 5.5+o t V 0.3+2 2 4 o N o N 6 1
5V-3.3V电平转换方案
2013年1月8日 15:17 源文档
不同逻辑电平器件的互连问题分析
不同逻辑电平器件的互连问题分析 1：逻辑器件的互连总则 在不同逻辑电平器件之间进行互连时主要考虑以下几点： ?电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。 ?驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。 ?时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。 选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。 对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。 我们在电路设计中经常遇到不同的逻辑电平之间的互连，不同的互连方法对电路造成以下影响： ?对逻辑电平的影响。应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，并且输出电压不超过输入电压允许范围。 ?对上升/下降时间的影响。应保证Tplh和Tphl满足电路时序关系的要求和EMC的要求。 ?对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。
TTL和CMOS的逻辑电平关系如下图所示： 图1： TTL和CMOS的逻辑电平关系图 图2：低电压逻辑电平标准 3.3V的逻辑电平标准如前面所述有三种，实际的3.3V TTL/CMOS逻辑器件的输入电平参数一般都使用LVTTL或3.3V逻辑电平标准（一般很少使用LVCMOS输入电平），输出电平参数在
3.3V转5V的双向电平转换电路
3.3V转5V的双向电平转换电路 说说所有的电平转换方法，你自己参考～ (1) 晶体管+上拉电阻法 就是一个双极型三极管或MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟1) 类似。适用于器件输出刚好为OC/OD 的场合。 (3) 74xHCT系列芯片升压(3.3V→5V) 凡是输入与5V TTL 电平兼容的5V CMOS 器件都可以用作3.3V→5V 电平转换。 ——这是由于3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而CMOS 的输出电平总是接近电源电平的。 廉价的选择如74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列(那个字母 T 就表示TTL 兼容)。 (4) 超限输入降压法(5V→3.3V, 3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制(改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其datasheets 明确注明"输入电压范围为0~5.5V"，如果采用3.3V 供电，就可以实现5V→3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的(俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如74HC 系列为20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种5V 逻辑器件，其输入是3.3V 电平，只要在选择器件时选择输入为TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 (9) 比较器法 算是凑数，有人提出用这个而已，还有什么运放法就太恶搞了。 那位说的可以～但我分析你也不是非要芯片不可吧？尽量节约成本啊～ 3.3V转5V 电平转换方法参考 电平转换
在各个领域中常用芯片汇总(2)(精)
在各个领域中常用芯片汇总 1. 音频pcm编码DA转换芯片cirrus logic的cs4344，cs4334，4334是老封装，据说已经停产，4344封装比较小，非常好用。还有菲利谱的8211等。 2. 音频放大芯片4558，833，此二芯片都是双运放。为什么不用324等运放个人觉得应该是对音频的频率响应比较好。 3. 74HC244和245，由于244是单向a=b的所以只是单向驱动。而245是用于数据总线等双向驱动选择。同时245的封装走线非常适合数据总线，它按照顺序d7-d0。 4. 373和374，地址锁存器，一个电平触发，一个沿触发。373用在单片机p0地址锁存，当然是扩展外部ram的时候用到62256。374有时候也用在锁数码管内容显示。 5. max232和max202，有些为了节约成本就用max202，主要是驱动能力的限制。 6. 网络接口变压器。需要注意差分信号的等长和尽量短的规则。 7. amd29系列的flash，有bottom型和top型，主要区别是loader区域设置在哪里？bottom型的在开始地址空间，top型号的在末尾地址空间，我感觉有点反，但实际就是这么命名的。 8. 164，它是一个串并转换芯片，可以把串行信号变为并行信号，控制数码管显示可以用到。 9. sdram，ddrram，在设计时候通常会在数据地址总线上加22，33的电阻，据说是为了阻抗匹配，对于这点我理论基础学到过，但实际上没什么深刻理解。 10. 网卡控制芯片ax88796，rtl8019as，dm9000ae当然这些都是用在isa总线上的。 11. 24位AD：CS5532，LPC2413效果还可以 12. 仪表运放：ITL114，不过据说功耗有点大 13. 音频功放：一般用LM368 14. 音量控制IC. PT2257/9. 15. PCM双向解/编码ADC/DAC CW6691.
5V到3V3的电平转换-串口通信
5V到3V3的电平转换-串口通信 一、电平转换电路 下面来分析一下电路的设计思路： https://www.wendangku.net/doc/e916856796.html,/BLOG_ARTICLE_244240.HTM 首先声明一下：这个电路是从3V3的角度考虑的！ 1、接收通道 我们首先来明确一下数据流向（其实就是电平驱动方向），接收通道是由5V方驱动的（Source），3V3方只是取电平（Sink），因此TXD5V作为此通道的输入方，RXD3V3作为通道的输出方。 我们知道，三极管（开关型）集电极输出驱动能力不错，我们就设计为集电极输出；但是，只有一个三极管是不行的，因为集电极输出的时候，基极电平和集电极逻辑是相反的；那么，加一个反相器？没必要，那是另外一种电平转换的方法了，我们只需要再使用一个三极管，基极接前级输出就可以了。这样，逻辑转换就完成了，当输入低电平时，Q1截止，集电极输出高电平，Q2导通，集电极输出低电平。同理，高电平分析是一样的。 逻辑转换完成了，那么就是电平的问题了。这很好解决，输入方为5V逻辑，那么就给它一个VCC5，3V3逻辑高电平需要一个3V3，那么就给一个VCC3V3；OK！ 2、发送通道 分析完接收通道，发送通道的原理其实也是一样的，就不详细介绍了。 3、结论 其实如果稍微熟悉电子电路知识的人看来，这个电路实在太简单，正因为如此，我才要强调，基础很重要！否则，一个系统的设计会在这些小地方卡住。 二、电平问题： 单片机手册————电气特性 常用逻辑电平：12V，5V，3.3V； 1.TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
3.3v和5v双向电平转换芯片
3.3v和5v双向电平转换芯片 74LVC4245，8位电平转换 74LVC4245A,8位双向 NLSX4373，2位电平转换 NLSX4014，4位电平转换 NLSX4378，4位电平转换 NLSX3018，8位电平转换 max3002，8路双向 TXB0104?(她好像有一个系列?0102?0104?0106?0108)， ADG3308 74HCT245：三态输出的八路总线收发器 SN74AVCH2T45 SN74AVC16T245：具有可配置电压转换和3 态输出的16 位双电源总线收发器 SN74LVC2T45DCT：双位双电源总线收发器可配置电压转换和三态输出 SN74LVC4245A：8位 德州仪器宣布推出SN74LVC1T45、SN74LVC2T45、SN74AVC8T245及SN74AVC20T245四款新型双电源电平转换收发器。该新品能够在 1.5V、1.8V、2.5V、3.3V 与5V 电压节点之间进行灵活的双向电平转换，而且可提供全面的可配置性。如果采用AVC 技术，则每条轨可从 1.4V 配置为 3.6V；而采用LVC 技术时则可从1.65V 配置为5.5V。适用于便携式消费类电子产品、网络、数据通信以及计算应用领域。 日前，德州仪器(TI)宣布推出四款新型的双电源电平转换器--AVC1T45、AVC2T45、AVC16T245及AVC32T245，从而进一步扩展其电平转换产品系列。这些转换器能够在互不兼容的I/O之间进行通信。这四款器件均支持1.2V、1.5V、1.8V、2.5V与3.3V节点之间的双向电平转换。在混合信号环境中，可以使用这些电压电平的任意组合，从而提高这些器件的灵活性。 1位AVC1T45与2位AVC2T45可根据需要在电路板上集成单或双转换器功能，而不是通过较高位宽的器件进行路由，这有助于简化电路板布线作业(board routing)，可适用于便携式手持应用的转换要求。AVC16T245与AVC32T245是TI当前16位与32位双电源转换功能的改进版本。这些器件能够提供较低的功耗(AVC16T245的功耗为25μA，而AVCA164245的功耗则为40μA)。该类器件的总线控制选件无需外部上拉/下拉电阻器。TI还提供全面的IBIS模型支持。 SN74AVC1T45与SN74AVC2T45以及总线控制版本SN74AVCH1T45与SN74AVCH2T45均采用NanoStar 与NanoFree芯片级封装。这些器件现已推出，并可提供样片。批量为千套时，预计1T45器件的最低零售单价为0.24美元，而2T45器件的最低零售单价为0.35美元。 SN74AVC16T245和总线控制版本SN74AVCH16T245采用56球栅VFBGA封装。该器件现已推出，并可提
逻辑电平转换器
逻辑电平转换器 在新一代电子产品设计中，TTL或5V CMOS电平已不再占据逻辑电路统治地位。随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平转换问题，本文介绍了不同逻辑电平之间的转换方法。 1 逻辑电平转换的必要性 型号I/O通道数单向/双向 Rx/Tx V L范围Vcc范围独立使能速率 MAX3001 8 双向，8/8 1.2V～5.5V 1.65V～5.5V Yes 4Mbps MAX3370 1 双向，1/1 1.65V～ 5.5V 2.5V～5.5V No 2Mbps MAX3371 1 双向，1/1 1.65V～ 5.5V 2.5V～5.5V Yes 2Mbps MAX3372/3 2 双向，2/2 1.2～5.5V 1.65V～5.5V Yes 230kbps MAX3374 MAX3375 MAX3376 2 单向，2/0 单向，1/1 单向，0/2 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3377 MAX3378 4 双向，4/4 1.2～5.5V 1.65V～5.5V Yes 230kbps MAX3379 4 单向，4/0 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3390 4 单向，3/1 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3391 4 单向，2/2 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3392 4 单向，1/3 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3393 4 单向，0/4 1.2～5.5V 1.65V～5.5V Yes 16Mbps 随着不同工作电压的数字IC的不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线的形式(例如4线SPI、32位并行数据总线等)以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V电平转换至3V电平)，但极少有逻辑电路芯片能够较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑)。另外，电平转换器虽然也可以用晶体管甚至电阻——二极管的组合来实现，但因受寄生电容的影响，这些方法大大限制了数据的传输速率。
CMOS电平转换电路详解
CMOS电平转换电路详解 COMS集成电路是互补对称金属氧化物半导体（Compiementary symmetry metal oxide semicoductor）集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。 COMS电路的供电电压VDD范围比较广在+5~+15V均能正常工作，电压波动允许10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0。CMOS电路输出高电平约为0.9Vcc，而输出低电平约为0.1Vcc.当输入电压高于VDD-1.5V时为逻辑1，输入电压低于VSS+1.5V（VSS为数字地）为逻辑0。 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑1，0V 等价于逻辑0，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V（输入H》2V，输入L《0.8V;输出H 》2.4V（3.4V），输出L《0.4V（0.2V）。 CMOS电平是数字信号还是模拟信号？CMOS电平是数字信号，COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许10，当输出电压高于VDD-0.5V 时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，一般数字信号才是0和1 。 cmos电平转换电路1、TTL电路和CMOS电路的逻辑电平 VOH：逻辑电平1 的输出电压 VOL：逻辑电平0 的输出电压 VIH ：逻辑电平1 的输入电压 VIH ：逻辑电平0 的输入电压 TTL电路临界值：
电平转换资料
74AVC1T145 1、概述 74AVC1T145是一款具有双向电压转换和3态输出的单位双电源收发器。它的功能端口有1位输入输出端口（A和B），一个方向控制输入（DIR）和双电源引脚（V CC(A)和V CC(B)）。同时V CC(A)和V CC(B)可以输入介于0.8 V 到3.6 V的电压实现器件在任意低电压节点之间的转换（0.8 V, 1.2 V, 1.5 V, 1.8 V, 2.5 V 和3.3 V）。引脚A和DIR由V CC(A)供电，引脚B由V CC(B)供电。在DIR上的高电平允许从A传输到B，也允许在DIR上的低电平从B传输到A。 该器件明确规定在局部省电模式时使用I OFF。I OFF将使输出失能，防止在电源关闭时破坏性的回路电流通过器件。当VCC(A)或VCC(B)处于地电平电压时处于挂起模式，同时A和B 将处于高阻态。 2、功能与优点 ?电源电压范围宽： ◆ ◆ ?噪声抑制能力强 ?符合JEDEC标准： ◆-12 (0.8 V to 1.3 V) ◆-11 (0.9 V to 1.65 V) ◆-7 (1.2 V to 1.95 V) ◆-5 (1.8 V to 2.7 V) ◆-B (2.7 V to 3.6 V) ?静电保护： ◆HBM JESD22-A114E类3 b超过8000 V ◆MM JESD22-A115-A超过200 V ◆CDM JESD22-C101C超过1000 V ?最大数据速率： ◆500 Mbit / s(1.8 V至3.3 V的转换) ◆320 Mbit / s(< 1.8 V至3.3 V转换) ◆320 Mbit / s(转换为2.5 V和2.5 V) ◆280 Mbit / s(转换到1.5 V) ◆240 Mbit / s(转换到1.2 V) 挂起模式或睡眠模式； ?锁存性能超过100 mA / JESD 100 II级 ?输入接受电压最高达3.6 V ?低噪声时过冲和欠冲小于VCC的10% ?I OFF电流提供部分省电模式操作 ?多种封装选择 ?指定使用温度范围从-40°C到+ 85°C和?40°C到+ 125°C 3、订购信息（略） 4、标记（略） 5、逻辑图
IIC的5V和3.3V电平转换的经典电路.3V电平转换的经典电路分享
IIC的5V和3.3V电平转换的经典电路 在电平转换器的操作中要考虑下面的三种状态： 1 没有器件下拉总线线路。“低电压”部分的总线线路通过上拉电阻Rp上拉至3.3V。MOS-FET 管的门极和源极都是3.3V，所以它的VGS 低于阀值电压，MOS-FET 管不导通。这就允许“高电压”部分的总线线路通过它的上拉电阻Rp拉到5V。此时两部分的总线线路都是高电平，只是电压电平不同。 2 一个3.3V 器件下拉总线线路到低电平。MOS-FET 管的源极也变成低电平，而门极是3.3V。VGS上升高于阀值，MOS-FET 管开始导通。然后“高电压”部分的总线线路通过导通的MOS-FET管被3.3V 器件下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 3 一个5V 的器件下拉总线线路到低电平。MOS-FET 管的漏极基底二极管“低电压”部分被下拉直到VGS 超过阀值，MOS-FET 管开始导通。“低电压”部分的总线线路通过导通的MOS-FET 管被5V 的器件进一步下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 这三种状态显示了逻辑电平在总线系统的两个方向上传输，与驱动的部分无关。状态1 执行了电平转换功能。状态2 和3 按照I2C 总线规范的要求在两部分的总线线路之间实现“线与”的功能。 除了3.3V VDD1 和5V VDD2 的电源电压外，还可以是例如：2.5V VDD1 和12V VDD2。在正常操作中，VDD2必须等于或高于VDD1（在开关电源时允许VDD2 低于VDD1）。
MOS-N 场效应管双向电平转换电路-- 适用于低频信号电平转换的简单应用 如上图所示，是MOS-N 场效应管双向电平转换电路。 双向传输原理： 为了方便讲述，定义 3.3V 为 A 端，5.0V 为 B 端。 A端输出低电平时（0V），MOS管导通，B端输出是低电平（0V） A端输出高电平时（3.3V），MOS管截至，B端输出是高电平（5V） A端输出高阻时（OC），MOS管截至，B端输出是高电平（5V） B端输出低电平时（0V），MOS管内的二极管导通，从而使MOS管导通，A端输出是低电平（0V）B端输出高电平时（5V），MOS管截至，A端输出是高电平（3.3V） B端输出高阻时（OC），MOS管截至，A端输出是高电平（3.3V） 优点： 1、适用于低频信号电平转换，价格低廉。 2、导通后，压降比三极管小。 3、正反向双向导通，相当于机械开关。 4、电压型驱动，当然也需要一定的驱动电流，而且有的应用也许比三极管大。
电平转换电路
3.1 应用举例－应用SN74LVC2G07实行电平转换 图6显示了SN74LVC2G07一个Buffer作1.8V到5V的转换，另一Buffer 作3.3V到1.8V的转换。 器件的电源电压为1.8V。它可以保证器件将输入最低的VIH识别为有效的高电平。输出上拉电阻的最小值取决于器件开漏脚的最大灌电流能力（maximum current-sinking capability Iol max）。而最大灌电流能力是受限于输出信号的最大允许的上升时间的。 Rpu(min)＝（Vpu-Vol）/ Iol(max) 对于图6中的SN74LVC2G07，假设Vpu1=5V±0.5V，Vpu2=1.8V±0.15V，而且电阻的精度为5% Rpu1(min)＝((5.5V-0.45V)/4mA)×(1/0.95)=1.33kΩ 最接近的标称值为1.5kΩ。 Rpu2(min)＝（（1.8V-0.45V）/4mA）×（1/0.95）＝394.73Ω 最接近的标称值为430Ω。 图7显示了在不同上拉电阻值的情况下具有10pF容性负载情况下的输出波形。当上拉电阻值增大后，输出信号的上升时间也增加了。
3.2 不要在CMOS 驱动的输出端加上拉电阻
在电平转换时，系统设计者不能在CMOS器件的输出端加上拉电阻。这种作法有很多弊端，应该避免使用。一个问题是在输出为低时增加了功耗。当CMOS 驱动输出为高是也会产生另一个危害。高电平的电源会通过上拉电阻对低电平电源灌电流。此时，下部的N沟道晶体管是关闭的，上部的P沟道晶体管是导通的。电流灌入低电平的电源会产生无法预料的后果。 4 FET开关 TI的CB3T,CBT,CBTD和TVC系列的总线开关可以用作Level-shifter。FET开关非常适用于不需要电流驱动并有很短传播时延的电平转换应用。 FET开关的好处： ●很短的传播时延 ●TVC器件（或者将CBT 器件配置为TVC）不用方向控制就可以实现双向电平转换 TI的CB3T系列器件可以用于5V到3.3V转换。图9显示了CB3T器件用作双向电平转换的一些应用。
1-Wire双向电平转换器(1.8V至5V)参考设计
1-Wire?双向电平转换器(1.8V至5V)参考设计 Stewart Merkel 摘要：设计人员要求1-Wire主机IO采用漏极开路架构，工作在1.8V。而多数1-Wire 从器件无法工作在1.8V。本应用笔记介绍了实现1.8V 1-Wire主机与5V 1-Wire从器件之间电平转换的参考设计(RD)。该参考设计用于驱动典型的1-Wire从器件，利用MAX3394E 电平转换器实现电平转换。 引言 FPGA、微处理器、DS2482-100和DS2480B是常见的1-Wire主机器件。1-Wire/iButton?从器件由Maxim生产，该系列器件的典型工作电压为2.8V至5.25V。过去，传统的1-Wire 主机和从器件均采用5V漏极开路逻辑。 现在，设计人员需要1-Wire主机IO提供1.8V的漏极开路逻辑。而大部分1-Wire从器件可以安全地工作在5V，它们中的绝大多数无法工作在1.8V。需要一个双向电平转换器克服这种限制。本参考设计(RD)采用Maxim?的MAX3394E双向电平转换器，用于解决这类应用中的问题。 电平转换器 MAX3394E双向电平转换器采用8引脚、3mm x 3mm TDFN封装。借助其内部摆率增强电路，可理想用于大电容负载驱动。1-Wire从器件电容负载通常大于500pF。MAX3394E的VCC I/O引脚具有±15kV HBM (人体模式)静电保护，为1-Wire主机提供保护。1-Wire总线通常用于连接外部世界，HBM保护是基本需求。推荐在上拉电阻(R3)、可选择的强上拉电路以及1-Wire从器件处使用DS9503P以增强ESD保护。 应用电路 图1所示电路利用MAX3394E实现1.8V至5V双向电平转换，系统采用漏极开路端口。 图1. 1-Wire双向电平(1.8V至5V)转换器电路原理图，注意，引脚I/O VL和I/O VCC 具有10kΩ内部上拉。 该参考设计的BOM (材料清单)如表1所示。