0~9999的计数器电路的设计
EDA实验报告
实验二：0~9999的计数器电路的设计
1.实验目的
（1）进一步熟悉和掌握Quartus II软件的使用。
（2）进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。（3）学习和掌握VHDL进程语句和元件例化语句的使用。
2.实验内容
设计并调试好一个技术范围为0~9999的4位十进制计数器电路CNT9999，并用GW48-CK或其他EDA实验开发系统(可选用的芯片为ispLSI 1032E-PLCC84或EPM7128S-PL84或XCS05/XCS10-PLCC84芯片)进行硬件验证。
3.实验条件
（1）开发软件：Quartus II8.0。
（2）实验设备：GW48-CK EDA实验开发系统。
（3）拟用芯片：EPM7128S-PL84。
4.实验设计
（1）系统原理框图
为了简化设计并便于显示，本计数器电路CNT9999的设计分为两个层次，其中底层电路包括四个十进制计数器模块CNT10，再由这四个模块按照图所示的原理框图构成顶层电路CNT9999。
CNT9999电路原理框图
（2）VHDL程序
计数器CNT9999的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。
1）CNT10的VHDL源程序：
--CNT10.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT10 IS
PORT(CLK:IN STD_LOGIC;
CLR:IN STD_LOGIC;
ENA:IN STD_LOGIC;
CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
CO:OUT STD_LOGIC);
END ENTITY CNT10;
ARCHITECTURE ART OF CNT10 IS
SIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(CLK,CLR,ENA)IS
BEGIN
IF CLR='1'THEN CQI<="0000";
ELSIF CLK'EVENT AND CLK='1'THEN
IF ENA='1'THEN
IF CQI="1001"THEN
CQI<="0000";
ELSE
CQI<=CQI+'1';
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(CLK,CQI) IS
BEGIN
IF CLK'EVENT AND CLK='1'THEN
IF CQI<"1001"THEN
CO<='0';
ELSE
CO<='1';
END IF;
END IF;
END PROCESS;
CQ<=CQI;
END ARCHITECTURE ART;
2）CNT9999的VHDL源程序：
--CNT9999.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CNT9999 IS
PORT(CLK:IN STD_LOGIC;
CLR:IN STD_LOGIC;
ENA:IN STD_LOGIC;
DOUT:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END ENTITY CNT9999;
ARCHITECTURE ART OF CNT9999 IS
COMPONENT CNT10 IS
PORT(CLK,CLR,ENA:IN STD_LOGIC;
CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
CO:OUT STD_LOGIC);
END COMPONENT CNT10;
SIGNAL S0,S1,S2,S3:STD_LOGIC;
BEGIN
U0:CNT10 PORT MAP(CLK,CLR,ENA,DOUT(3 DOWNTO 0),S0);
U1:CNT10 PORT MAP(S0,CLR,ENA,DOUT(7 DOWNTO 4),S1);
U2:CNT10 PORT MAP(S1,CLR,ENA,DOUT(11 DOWNTO 8),S2);
U3:CNT10 PORT MAP(S2,CLR,ENA,DOUT(15 DOWNTO 12),S3);
END ARCHITECTURE ART;
(3）仿真波形设置
本设计包括两个层次，因此先进行底层的十进制计数器CNT10的仿真，再进行顶层CNT9999的仿真。如图是CNT10仿真输入设置及可能结果估计图。同
理可进行CNT9999仿真输入设置及可能结果估计。
CNT10的时序仿真结果
CNT9999的时序仿真结果
5.实验总结
通过本次实验，对Quartus II软件的基本操作有了更深层次的认识，并能初步熟练和掌握他的运用。
文件名与实体名要相对应，输入源程序时要仔细，时序仿真时，要先保存仿真文件，最后才能对其进行相应地仿真操作。
计数动态扫描显示电路
1.实验目的
（1）学习Quartus II 8.0 软件的基本使用方法。
（2）学习GW48-CK EDA实验开发系统的基本使用方法。
（3）了解VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合应用。
2.实验内容
设计并调试一个由两个4位二进制并行加法器级联而成的8位二进制并行加法器。
3.实验内容
（1）开发软件：Quartus II 8.0。
（2）实验设备：GW48-CK EDA实验开发系统。
（3）拟用芯片：EPM7128S-PL84。
4.实验设计
(1）系统原理框图
为了简化设计并便于显示，该计数动态扫描显示电路分为两个层次，底层电路包括四个十进制计数器模块CNT10、动态显示控制信号产生模块CTRLS、数据动态显示控制模块DISPLAY等六个模块，再由这六个模块按照图所示的原理图构成顶层电路DTCNT9999。
(2）VHDL程序
十进制计数器模块CNT10的VHDL程序见0~9999的计数器电路，其余两个模块的VHDL程序如下：
1)CTRLS的VHDL源程序
--CTRLS.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CTRLS IS
PORT(CLK:IN STD_LOGIC;
SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));
END ENTITY CTRLS;
ARCHITECTURE ART OF CTRLS IS
SIGNAL CNT:STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
PROCESS(CLK) IS
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF CNT="111" THEN
CNT<="000";
ELSE
CNT<=CNT+'1';
END IF;
END IF;
END PROCESS;
SEL<=CNT;
END ARCHITECTURE;
2)DISPLAY的VHDL源程序：
--DISPLAY.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY DISPLAY IS
PORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);
DATAIN:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
COM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
--LEDW:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
SEG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY;
ARCHITECTURE ART OF DISPLAY IS
SIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
P1:PROCESS(SEL) IS
BEGIN
CASE SEL IS
WHEN "000"=>COM<="11111110";
WHEN "001"=>COM<="11111101";
WHEN "010"=>COM<="11111011";
WHEN "011"=>COM<="11110111";
WHEN "100"=>COM<="11101111";
WHEN "101"=>COM<="11011111";
WHEN "110"=>COM<="10111111";
WHEN "111"=>COM<="01111111";
WHEN OTHERS =>COM<="11111111";
END CASE;
END PROCESS P1;
--LEDW<=SEL;
P2:PROCESS(SEL,DATAIN)
BEGIN
CASE SEL IS
WHEN "000"=>DATA<=DATAIN(3 DOWNTO 0);
WHEN "001"=>DATA<=DATAIN(7 DOWNTO 4);
WHEN "010"=>DATA<=DATAIN(11 DOWNTO 8);
WHEN "011"=>DATA<=DATAIN(15 DOWNTO 12);
WHEN OTHERS=>DATA<="0000";
END CASE;
CASE DATA IS
WHEN "0000"=>SEG<="00111111";
WHEN "0001"=>SEG<="00000110";
WHEN "0010"=>SEG<="01011011";
WHEN "0011"=>SEG<="01001111";
WHEN "0100"=>SEG<="01100110";
WHEN "0101"=>SEG<="01101101";
WHEN "0110"=>SEG<="01111101";
WHEN "0111"=>SEG<="00000111";
WHEN "1000"=>SEG<="01111111";
WHEN "1001"=>SEG<="01101111";
WHEN OTHERS=>SEG<="00000000";
END CASE;
END PROCESS P2;
END ARCHITECTURE;
(3)仿真波形设置
0~9999计数的时序仿真结果
5.实验总结
经过本次实验，对Quartus II有了更深入的了解，以及学会了更多操作。用原理图的方法输入顶层电路时，要先生成底层模块的电路图；时序仿真时，要注意输入信号的合适设置。
实验四 计数器电路设计
实验四、计数器电路的设计 一、实验目的 1、掌握计数器电路的设计方法； 2、进一步掌握电路的设计、编译、仿真和下载测试的方法。 二、实验要求 1、基本要求 1)设计一个具有异步复位和同步使能的4位二进制加法计数器 2)设计一个具有异步复位和同步使能、并行置数的加减可控的8位二进制计数器 3)设计一个具有异步复位和同步使能的BCD码加法计数电路， 2、扩展要求 1）设计一个具有异步复位和同步使能的六十进制加法计数电路 2）设计一个具有异步复位和同步使能的二十四进制加法计数电路 三、实验原理 四、实验内容及步骤 1、建立一个工程项目，路径如：D:\A0512301\forth，项目名和顶层实体名为count。 2、设计一个具有异步复位和同步使能的4位二进制计数器，并进行编译仿真与下载测试； 3、设计一个具有异步复位和同步使能、并行置数的加减可控的8位二进制计数器，并进行编译仿真与下载测试； 4、设计一个具有异步复位和同步使能的十进制加法计数电路，并进行编译仿真与下载测 试； 五、参考程序 1、四位加法计数器 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; USE IEEE.STD_LOGIC_UNSIGNED.ALL ; ENTITY CNT4 IS PORT ( CLK : IN STD_LOGIC ; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ) ; END ; ARCHITECTURE bhv OF CNT4 IS SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS (CLK) BEGIN IF CLK'EVENT AND CLK = '1' THEN Q1 <= Q1 + 1 ; END IF; END PROCESS ; Q <= Q1 ; END bhv; 2、异步复位，同步使能十进制加法计数器 LIBRARY IEEE;
EDA实验报告-实验3计数器电路设计(DOC)
暨南大学本科实验报告专用纸 课程名称EDA实验成绩评定 实验项目名称计数器电路设计指导教师郭江陵 实验项目编号03 实验项目类型验证实验地点B305 学院电气信息学院系专业物联网工程 组号：A6 一、实验前准备 本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为 2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。 二、实验目的 1、了解各种进制计数器设计方法 2、了解同步计数器、异步计数器的设计方法 3、通过任意编码计数器体会语言编程设计电路的便利 三、实验原理 时序电路应用中计数器的使用十分普遍，如分频电路、状态机都能看到它的踪迹。计数器有加法计数器、可逆计数器、减法计数器、同步计数器等。利用MAXPLUSII已建的库74161、74390分别实现8位二进制同步计数器和8位二——十进制异步计数器。输出显示模块用VHDL实现。 四、实验内容 1、用74161构成8位二进制同步计数器（程序为T3-1）； 2、用74390构成8位二——十进制异步计数器（程序为T3-2）； 3、用VHDL语言及原理图输入方式实现如下编码7进制计数器（程序为T3-3）： 0，2，5，3，4，6，1 五、实验要求 学习使用Altera内建库所封装的器件与自设计功能相结合的方式设计电路，学习计数器电路的设计。 六、设计框图 首先要熟悉传统数字电路中同步、异步计数器的工作与设计。在MAX+PLUS II中使用内建的74XX库选择逻辑器件构成计数器电路，并且结合使用VHDL语言设计转换模块与接口模块，最后将74XX模块与自设计模块结合起来形成完整的计数器电路。并借用前面设计的数码管显示模块显示计数结果。 ◆74161构成8位二进制同步计数器（程序为T3-1）
数字电路设计--------二十四进制计数器
数字电路设计 姓名：*** 学号：****************** 班级：电信111 专业：电子信息科学与技术 一．设计题目 二十四进制计数器的设计 二．设计要求 （1）要求学生掌握74系列的芯片和LED的原理和使用方法。 （2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。三．设计任务 （1）完成一个二十四进制的计数器。 （2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。23显示后，又从00重新开始计数。 四．设计思路与原理 （一）设计思路框图 →→→ → （二）LED简介 LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）
所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。 其真值表如下：
（三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源 五．电路图仿真 二十四进制计数器电路仿真
六．心得体会 通过这一次的数字电路设计，是我更深的了解到了数字电路的基础知识，电路分析与计算的方法。利用仿真软件对电路进行一系列的分析仿真，更加抽象的将理论知识与实际电路结合在一起，加深了对数电一些基本定理的理解与运用。虽然在这学期中，数字电子技术基础学的不是很好，但是在这次的课程设计中通过同学的帮组还是完成了。虽然做的不是很好，但是从中也让我明白了：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。和查阅材料，保持着一个积极向上的心态，发挥我们自己的主观能动性和创造了才能让我们做的更好。在这次课程设计中让我学到了很多东西，在经过我们一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，让我们有了一定的基础可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。
十进制4位加法计数器设计
洛阳理工学院 十 进 制 4 位 加 法 计 数 器 系别：电气工程与自动化系 姓名：李奇杰学号：B10041016
十进制4位加法计数器设计 设计要求： 设计一个十进制4位加法计数器设计 设计目的： 1.掌握EDA设计流程 2.熟练VHDL语法 3.理解层次化设计的内在含义和实现 设计原理 通过数电知识了解到十进制异步加法器的逻辑电路图如下 Q3 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计 设计内容 JK JK触发器的VHDL文本描述实现： --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is
port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clk'event and clk='0' then if j='0' and k='0' then q_s <= q_s; elsif j='0' and k='1' then q_s <= '0'; elsif j='1' and k='0' then q_s <= '1'; elsif j='1' and k='1' then q_s <= not q_s; end if; end if; end process; q <= q_s; qn <= not q_s; end one; 元件门级电路： 与门VHDL文本描述实现： --与门描述library ieee; use ieee.std_logic_1164.all;
产品计数器课设1
燕山大学课程设计说明书 产 品 计 数 器
光电计数器的设计 摘要 本系统采用的是以单片机STC89c52为核心的自动计数器。采用反射式光电传感器，将激光发射管与接收管相邻安放，每当物体通过一次，激光就被物体遮挡一次，光电接收管的输出电压就发生一次变化，这个变化的电压信号通过放大和处理后，形成计数脉冲，输入至STC89c52单片机的P1口，通过软件控制用LED 加以显示，便可实现对物体的计数统计。本计数器可将机械或人工计数方式变为电子计数，并且采用LED数码管显示，可适用于诸多行业，以满足现代生产、生活方式的需求。 所谓的光电式传感器是将光信号转化为电信号的一种传感器。它的理论基础是光电效应。这类效应大致可分为三类。第一类是外光电效应，即在光照射下，能使电子逸出物体表面。利用这种效应所做成的器件有真空光电管、光电倍增管等。第二类是内光电效应，即在光线照射下，能使物质的电阻率改变。这类器件包括各类半导体光敏电阻。第三类是光生伏特效应，即在光线作用下，物体内产生电动势的现象，此电动势称为光生电动势。这类器件包括光电池、光电晶体管等。光电效应都是利用光电元件受光照后，电特性发生变化。敏感的光波长是在可见光附近，包括红外波长和紫外波长。市场上的光电计数器采用的光电传感器有摄像头、光电管等，采用的光的种类有普通光和激光，可见光和不可见光等。光电传感器一般由光源、光学通路和光电元件三部分组成。光电式传感器是以光电器件作为转换元件的传感器，光电检测方法具有精度高、应用快、非接触等优点，而可测参数多，光电传感器的结构简单，形式灵活多变因此，光电式传感器在检测和控制中应用非常广泛。 【关键词】计数器光电传感器单片机数码管
具有加减识别功能的绕线机电子计数器
目录 摘要 (2) 前言 (3) 第一章设计方案 (4) 1.1设计目的 (4) 1.2设计要求 (4) 1.3总原理框图 (4) 1.3各单元框图电路设计 (4) （1）信号采集电路 (4) （2）加减识别电路 (5) （3）计数、译码、驱动、显示 (7) 第二章相关元器件介绍 (9) 2.1红外发射接收对管 (9) 2.2施密特触发器 (10) 11 (12) 2.5 CD4013-双上升沿D触发器 (12) 2.6 CD40110 (14) 第三章具有加减识别功能的绕线机电子计数器总电路 (16) 3.1总电路图 (16) 3.2总电路原理 (17) 第四章结论 (18) 参考文献 (19) 致谢 (20)
摘要 绕线机是用来绕制线圈的专用设备，而计数器则起到了计数作用。通过计数器我们可以了解产品的工作状态。绕线机种类很多，由于各种线圈产品的功能要求不同，目前常见绕线机的有全自动绕线机、半自动绕线机、环形绕线机、伺服精密绕线机、变压器绕线机、电感线圈绕线机等机种。本课程设计主要是通过红外线传感器来计数绕线机转数，然后通过计数，锁存，译码等步骤最终在数码管显示数字。 关键词:绕线机，CD4013，CD40106，CD40110,红外对管 Abstract Coiling machine is used for the special equipment of Coilingaround the system, and counter does the count function. Through the counter we can understand the working state of the products. Coiling machine type many, because all kinds of different requirements for the product function coil, the most common of the winding machine fully automatic winding machine, semi-auto coiling machine, annular coiling machine, servo precision coiling machine, transformer winding machine, inductance coil winding machine model. This course is designed by infrared sensors to count coiling machine RPM, and then through the count, lock to save, steps in the digital decoder eventually pipe display Numbers Keyword：coiling machine，CD4013，CD40106，CD40110，infrared geminate transistors 前言 绕制绕组设备一般都装计数器，常用的计数器有机械式和电子式计数器。在绕组绕制中，当绕组匝数达到一定值停机，由于绕线机转动惯量很大，绕线机不会立刻停止转动，即使提前采取措施也很难绕到规定匝数，还去要正转或者反转调整。为此我们需要设计一个绕线机计数器来对绕线机转数进行计数控制。而数字式电子计数器有直观和计数精确的优点，目前已在各种行业中普遍使用。数字式电子计数器有多种计数触发方式，它是由实际使用条件和环境决定的。有采用机械方式的接触式触发的，有采用电子传感器的非接触式触发的，光电式传感器是其中之一，它是一种非接触式电子传感器,利用光电元件制成的自动计数装置。其工作原理是从光源发出的一束平行光照射在光电元件(如光电管、光敏电阻等)上，每当这束光被遮挡一次时，光电元件的工作状态就改变一次，通过放大器可使计数器记下被遮挡的次数。常用于记录成品数量或展览会参观者人数。这种计数器在工厂的生产流水线上作产品统计，有着其他计数器不可取代的优点。该例光电触发式电子计数器只有两位数，但通过级联可以扩展为四位，甚至多位。
10进制加法计数器课程设计
西北师范大学知行学院 数字电子实践论文 课题：74ls161组成的十进制加法计数器 （置数法） 班级：14电本 学号：14040101114 姓名：于能海
指导老师：崔用明 目录 第1章前言 (1) 1.1 摘要 (1) 1.2 设计目的 (2) 1.3 设计内容及要求 (2) 第2章设计方案 (3) ....................................................................................................................... 错误！未定义书签。 2．1主要芯片功能介绍 (3) 2.2.1 四位二进制计数器74161介绍 (3) ............................................................................................................... 错误！未定义书签。 2.2 工作原理 (4) 第3章硬件设计 (4) 3.1 单元电路设计 (4) 3.2 总硬件电路图 (5) 第4章仿真与试验 (6) 4.1 仿真结果 (6) 4.2 调试中遇到的问题 (7) 第5章结论和体会 (8)
第1章前言 1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。 本十进制加法计数器是基于74161芯片而设计的， 该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。 关键词：74ls161计数器 Introduction In the course of digital circuit technology, the counter memory function is the number of pulses, it is a digital system, the most widely used basic sequential logic components. The main role of the counter in the micro-computer system is to provide real-time clock for the CPU and I / O devices to achieve the timer interrupt, timing detection, scheduled scanning, the timing display timing control, or to count external events. General computer systems and computer application systems are equipped with a timer / counter circuit, it can as a counter action, but also as a timer, the basic working principle is "minus 1" count. Counter: CLK input pulse is a non-periodic event count pulses to zero when calculating unit, OUT outputs a pulse signal, to show the count is completed. The decimal addition counter is designed based on the 74161 chip, the low potential sensor senses when to rely on external signals, sensors in an object within the sensing range, otherwise it is a high potential. Within the sensing range of the sensor when an object is moved out of date, sensor potential from high to low and then high, appears on the edge. Counter is automatically incremented and displayed on a digital control. The decimal addition counters have two seven-segment LED. It can count from 0 to 99 objects, and easy to expand. The design concept of decimal addition counter is used to count on a factory assembly line products, automatic counting, convenient and simple. Keywords:74ls161counter
生产线产品产量自动计数器电路设计
毕业设计说明书（论文） 课题名称：生产线产品产量自动计数器电路设计 航空电子设备维修专业081331班 学生姓名：赵繁学号29 指导老师：姚卫华技术职称______________ 2011年 4 月 2 日
毕业设计（论文）任务书 学生姓名：赵繁班级：081331 1.毕业设计（论文）题目： 生产线产品产量自动计数器电路设计 2.毕业设计（论文）使用的原始资料数据及设计技术要求： 1、电子技术基础实验； 2、数字电子技术基础 本设计要求发光器件和光接收器件之间的距离大于1m，最大计数值为99，每计数100，用灯闪烁2s指示一下，LED数码管显示计数值，可上电自动复位和外部手动人工复位。 3.毕业设计（论文）工作内容及完成时间： 此设计采用组合与时序逻辑电路,采用模块化方法设计电路图。每计数一百LED灯闪烁2s，同时蜂鸣器发出响声作为提示音。 日期：自2010年12月15日至2011年4月2日 指导老师评语： _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _________________________________________________________ 指导老师：_______________ 系主任：____________
具有加减识别功能的绕线机电子计数器
目录 摘要................................................................................................................................ 错误!未定义书签。前言................................................................................................................................ 错误!未定义书签。第一章设计方案 .. (4) 1.1设计目的 ......................................................................................................... 错误!未定义书签。 1.2设计要求 ......................................................................................................... 错误!未定义书签。 1.3总原理框图..................................................................................................... 错误!未定义书签。 1.3各单元框图电路设计................................................................................... 错误!未定义书签。 （1）信号采集电路 ......................................................................... 错误!未定义书签。 （2）加减识别电路 ......................................................................... 错误!未定义书签。 （3）计数、译码、驱动、显示 ..................................................... 错误!未定义书签。第二章相关元器件介绍. (9) 2.1红外发射接收对管 (9) 2.2施密特触发器 (10) 2.3 ST188 (11) 2.4芯片CD40106.................................................................................... 错误!未定义书签。 2.5 CD4013-双上升沿D触发器 (12) 2.6 CD40110............................................................................................. 错误!未定义书签。第三章具有加减识别功能的绕线机电子计数器总电路.............. 错误!未定义书签。 3.1总电路图 ........................................................................................................ 错误!未定义书签。 3.2总电路原理.................................................................................................... 错误!未定义书签。第四章结论 ............................................................................................................. 错误!未定义书签。参考文献 ..................................................................................................................... 错误!未定义书签。致谢................................................................................................................................ 错误!未定义书签。
数字电路实验 计数器的设计
数字电路与逻辑设计实验报告实验七计数器的设计 姓名：黄文轩 学号：17310031 班级：光电一班
一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：
使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。
因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：
0-99手动计数器的设计要点
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊ 第1章绪论 1.1 计数器介绍 本设计是根据我们所学习的单片机课程，按照课程要求进行的课程设计。单片机技术是一个不可或缺的技术，尤其是对于我们电气专业来说它是我们必须要掌握的技能之一，使我们未来工作和生活的根本。现在的社会是一个信息科技高速发展的社会，也是一个电子技术和微机计算机迅速发展的时代，单片机的档次和水平在不断的提高，其应用的领域和范围也越来越广，成为现代电子系统中最重要的智能化核心部分。 随着计数器技术的不断发展与进步，计数器的种类越来越多，应用的范围越来越广，随之而来的竞争也越来越激烈。过硬的技术也成为众多生产厂商竞争的焦点之一。厂商为了在竞争中处于不败之地，从而不断地改进技术，增加产品的种类。 现计数器的种类以增加到：电磁计数器、电子计数器、机械计数器（拉动机械计数器、转动机械计数器、按动机械计数器、测长机械计数器）、液晶计数器等。计数器的应用范围也遍布印刷、纺织、印染、针织、电缆、电讯、军工、轻工、机械、开关、断路器、矿山、实行多班制的纺织行业的织布机、织带机、制线、制带、造纸、制革、薄膜、高压开关电器产品、试验设备，印刷设备、短路器、医疗、纺织、机械、仓库和码头的货运、行人及车辆过往的数量计数、冶金、食品、国防、包装、配料、石油、化工、发电、机床、仪表、自动化控制等行业。 1.2 本次设计的要求 1) 上电时，数码管显示为00。 2) 利用单片机来制作一个手动计数器，在单片机的管脚上接一个轻触开关，作为手动计数的按钮，用单片机的I/O口接数码管，作为计数器，进行加计数显示。 3) 计数器计数到99后，再按计数按钮，则数码管从00重新开始计数。 1.3 本次设计的目的 1) 学习基本理论在实践中综合运用的初步经验，掌握电路设计的基本方法、设计步骤，培养综合设计与调试能力。 2) 掌握汇编语言程序设计方法。 3) 培养实践技能，提高分析和解决实际问题的能力。
红外计数器的设计
红外计数器的设计 0引言 随着人们生活水平的不断提高，人们越来越追求人性化的事物，计数器是不可缺少的必需品。本文所设计的计数器采用红外线遮光方式，抗干扰性好，可靠性高,可用于测量宾馆、饭店、商场、超市、博物馆、展览观、车站、码头、银行等场所的人员数量及人员流通数量。该产品应用广泛，也可以测量流水线上的产品数量，以及可检查产品有无缺损。因此，研究计数器及扩大其应用，有着非常现实的意义。 1红外技术的介绍 红外技术的内容包含四个主要部分：红外辐射的性质，其中有受热物体所发射的辐射在光谱、强度和方向的分布；辐射在媒质中的传播特性--反射、折射、衍射和散射；热电效应和光电效应等。红外元件、部件的研制，包括辐射源、微型制冷器、红外窗口材料和滤光电等。把各种红外元件、部件构成系统的光学、电子学和精密机械的组成部分。红外技术在军事上和国民经济中有着广泛的应用。 红外技术有很多应用，例如在夜晚可以用看见物体的红外线来确定物体的位置;用一个红外线发射器和一个红外线接收器在生产上可以计算商品的数量；军事上可以用来防止敌人侵入,当红外线发射器和接收器被挡住,警报就会响;在医学上还可以查看人的病情等等。 红外线计数器分为对射式和反射式两种电路。对射式红外线是一个发射头和一个接收头在中间如有物件通过就遮挡一下光线，输出脉冲信号触发计数电路；反射式红外线是把发射头和接收头做在一块成为一个红外探头，当探头前有一个物件出现就把发射头的红外线反射给接收头，探头输出一个脉冲给计数器计数。 本文所设计的计数器是采用红外线遮光方式，利用红外对射管作计数传感器,当有物体通过时光被遮挡住,接收模块输出一个高电平脉冲,对此脉冲进行计数,就可实现对产品的统计。基于这种光电检测原理,配合组成集成电路,就可设计对射式红外线计数器。实践证明,该装置抗干扰能力强, 红外计数器的设计 Design of Infrared Counter 杨汉祥张琦 Yang Hanxiang Zhang Qi (赣南师范学院物理与电子信息学院，江西赣州341000) (School of Physics and Electronic Information Science,Gannan Teachers'College,Jiangxi Ganzhou341000) 摘要：计数器在人们日常生活中应用越来越多，已成为不可缺少的必需品。本文介绍了红外计数器的发展前景和现状，设计了一种由数字电路来实现的红外计数器，详细阐述了红外计数器的工作原理和构成，讨论了各模块的实现方法，并对它们进行了严格的理论逻辑推敲和实验测试，以达到设计要求。它可以解决计数中的增减问题，对任意流水线产品及来往客流自动计数。因此,研究红外计数器及扩大其应用，有着非常现实的意义。 关键词：自动计数；红外检测；8位数码管 中图分类号：TP368.4文献标识码：B文章编号：1671-4792-(2009)7-0187-04 Abstract:Counters are widely used in our daily life and gradually become a necessity.Here we introduce the current status and al-so the future of infrared counters,then present a design on top of digital circuit.And the working theory and construct are described and implementation of each module is discussed here.Strict logical reasoning and real experiments have approved each step is correct in the process which have fulfilled the design specifications.To summarize,infrared counters can solve increase/decrease problem in count-ing,such as automatic counting for industrial pipelining and traffic.Therefore,the study of infrared counter and expanding its applica-tions make very practical sense in above terms. Keywords:Automatic Counting；Infrared Detection；8-bit Digital Tube 187
十进制计数器设计
十进制计数器设计 一、实验目的：熟悉Quartus II的Verilog文本设计流程全过程，学习十进制计数器的设计、仿真，掌握计数器的工作原理。 二、实验原理：计数器属于时序电路的范畴，其应用十分普遍。该程序设计是要实现带有异步复位、同步计数使能和可预置型的十进制计数器。该计数器具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能，EN=1，允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT 的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲。RST在任意时刻有效时，如CLK非上升沿时，计数也能即刻清0；当EN=1，且在时钟CLK的上升沿时刻LOAD=0，4位输入数据DA TA被加载，但如果此时时钟没有上升沿，尽管出现了加载信号LOAD=0,依然未出现加载情况；当EN=1,RST=1,LOAD=1时，计数正常进行，在计数数据等于9时进行输出高电平。 三、实验任务：在Quartus II上将设计好的程序进行编辑、编译、综合、适配、仿真，从时序仿真图中学习计数器工作原理，了解计数器的运行情况及时钟输入至计数器数据输出的延时情况。 四、实验步骤： （一）、建立工作库文件和编辑设计文件 任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的文件，而此文件夹将被EDA软件默认为Work Library（工作库），所以第一步先根据自己的习惯，建立个新的文件夹。 （1）新建文件夹：在盘建立并保存工程，将文件夹取名Jishuqi。 （2）输入源程序：打开Quartus II，选择菜单File→New→Design Files→VerilogHDL File→OK(如图1所示)。 图1 在空白处工作框处输入任务要求中的代码，代码如下： module CNT10 (CLK,RST,EN,LOAD,COUT,DOUT,DATA); input CLK, EN, RST,LOAD; input [3:0] DATA; output [3:0] DOUT; output COUT;
一种多功能计数器的设计
一种多功能计数器的设计 摘要：计数器在我们的日常生活中用得非常普遍，在计算机和数字化设备中更是无处不在。自动化生产流水线上对产品的计数更为重要，但一般计数器专用性强，一种计数器只能对某一种材料或特性的产品进行计数，在一定程度上限制了它的计数对象。鉴于此，本设计制作一个能对不同材料的产品进行计数的多功能计数器，扩大一般计数器的应用范围。 关键词：产品；传感器；计数器 abstract：counter is widely used in our life， especially in computer and digital equipment. but with the problem of material and property of products on pipelining， it is restricted badly on this tache. one counter may barely count the products of same material， though broad usage， its simplex function at a certain extent restrict its using in depth. considering the disadvantage of counter， the objective of this design is definite， that is we can make a multifunctional counter， which enlarge its scope of application. key words： product； sensor； counter 1 引言 计数器在生产实践中的广泛应用大家有目共睹，计数器是数字化设备的基石，少了计数器，大大影响其功能。但就计数器本身而言，
计数器电路
实验报告 课程名称： 电路与电子技术实验II 指导老师： 周箭 成绩：__________________ 实验名称： 计数器电路 实验类型： 同组学生姓名： 一、 引脚图： 引脚接入分布：16脚：高电平（5V ）8脚：GND 。CP 接实验箱中1HZ 脉冲。CT T ，?LD,CT P ，?CR 引脚都接为高电平+5V 。14~11引脚依次接到一路译码电路的A 、B 、C 、D 。 1、测试集成计数器74161的功能 在复位信号为低电平时实现异步复位（清零）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态。等于并行输入预置数A B C D 。在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能。两计数使能端输入禁止信号，集成计数器实现状态保持功能。 测试记录如下：
与74161的功能表一致 先说明一下反馈清零法： 模为M 的单片集成计数器，若无任何控制，其状态转换图为： 若实现模为N （N < M），则应调整状态转换图。实现方案： 正常计数时，清零端无效；计数至某个数据时，清零端有效，计数器清零； 然后，清零端（自动）恢复为无效，计数器从零开始重新计数。 二、六进制计数器 设计思路： 当74HC161的输出端输出6时，利用其优先级最高的异步清零端将输出立刻置为零即可，原理图如下：（需要一片74161和74ls00与非门）
三、二十四进制数字钟 在上一个实验所设计的十进制数字钟的基础上，加上一片74HC161，设计二十四进制数字钟。 电路图如下 共需用到3个与非门，一个与门，和2片74LS00完成 CP脉冲一开始设置为1Hz。实验结果用译码电路来显示，分别将两只74161的A,B,C,D接到两个译码电路的DA,DB,DC,DD上，接通电源后可以清晰看见译码器在0-23之间不断切换。切换CP脉冲的频率为32Hz，能更加清晰地看见计数器的变化（1Hz的数字显示跳动过快不易看清）。 但在实验中，我们发现了一个有趣的问题，就是当CP脉冲为32HZ时，这个电路的自启动过程有时候会
计数器设计和原理
二．计数器设计 1.实验目的 计数器在数字逻辑设计中的应用十分广泛，可以对时钟信号进行计数，分频和产生序列信号，也可以用在计时器和串并转换等电路。这次实验我们就来学习一下如何用Robei和Verilog语言来设计一个4比特计数器。 2.实验要求 计数器对每个时钟脉冲进行技术，并将计数值输出出来。这个实验我们来设计一个4比特的计数器，其技术范围在0～F之间，也就是计数到最大值16. 设计波形要求如图1所示。 图1. 计数器输出波形要求 3.实验内容 3.1 模型设计 1)新建一个模型。点击工具栏上的图标，或者点击菜单“File”然后在下 拉菜单中选择“New”，会有一个对话框弹出来（如图2所示）。在弹出的对话框中设置你所设计的模型。
图2. 新建一个项目 参数填写完成后点击“OK”按钮，Robei就会生成一个新的模块，名字就是counter，如图3所示： 图3. 计数器界面图 2)修改模型。在自动生成的界面图上进行名称的修改，输入引脚为clock, enable 和reset，输出引脚修改成count。其中count引脚的“Datasize”为4比特，用户可以输入4，也可以输入3:0。为了区分每个引脚，我们可以修改每个引脚的Color值，并点回车保存。修改完成后如图4所示。如果选中模块，按“F1”键，就会自动生成一个Datasheet，如图5所示。
图4. 修改引脚属性 图5. “Datasheet”截图 3)输入算法。点击模型下方的Code（如图6所示）进入代码设计区。
图6. 点击Code输入算法 在代码设计区内输入以下Verilog代码： always @ (posedge clock) //学习always语句的写法，并设置敏感信号。时钟上升沿触发begin //学习Verilog if else语句的写法 if (reset == 1) begin count<= 0; end //if enable is 1, counter starts to count else if (enable == 1) begin count <= count + 1; end end 4)保存。点击工具栏图标，或者点击菜单“File”中的下拉菜单“Saveas”， 将模型另存到一个文件夹中。 5)运行。在工具栏点击或者点击菜单“Build”的下来菜单“Run”，执 行代码检查。如果有错误，会在输出窗口中显示。如果没有错误提示，恭喜，模型counter设计完成。 3.2测试文件设计