数字锁相环及其使用方法

全数字锁相环原理及应用

全数字锁相环原理及应用 2011年11月18日 摘要：锁相环是一种相位负反馈系统，它能够有效跟踪输入信号的相位。随着数字集成电路的发展，全数字锁相环也得到了飞速的发展。由于锁相精度和锁定时间这组矛盾的存在使得传统的全数字锁相环很难在保证锁定时间的情况下保证锁定精度。鉴于此，本文对一些新结构的全数字锁相环展开研究，并用VHDL语言编程，利用FPGA仿真。 为解决软件无线电应用扩展到射频，即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素,将射频和数字电路集成在一个系统中设计难度大的问题，本文尝试提出数字射频的新思路。全数字锁相环是数字射频中最重要的模块之一，它不仅是发射机实现软件可配置通用调制器的基础，还是为接收机提供宽调频范围本振信号的基础。本文针对数字射频中的数字锁相环的系统特性以及其各重要模块进行了研究。 关键词：全数字锁相环；锁定时间；锁定精度；PID控制；自动变模控制；数控振荡器；时间数字转换器；数字环路滤波器；FPGA； Principle and Application of all-digital phase-locked loop Abstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signal’s phase. With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA. In order to extend the application from radio to RF, which including RF modules software configurable problems and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locked loop and its vital modules. Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言 锁相环路是一种反馈控制电路,锁相环的英文全称是Phase-Locked Loop，简称PLL。目前锁相环在通信、信号处理、调制解调、时钟同步、频率综合和自动化控制等领域应用极为广泛，已经成为各种电子设备中不可缺少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。虽然锁相环(PLL)技术已经有了半个多世纪的发展，但是其应用领域也在不断扩大，随着高新科技的发展，使得它的性能需要不断地改进和提高，因此，锁相环的设计与分析也成立集成电路设计者的热点。设计者们也不断提出了新的锁相环结构[1-3]，以适应不同场合的需求。

简易数字电流表设计报告

目录 摘要 2 关键词2 1 概述 3 1.1设计意义 3 1.2系统主要功能 3 2 硬件电路设计方案及描述3 2.1 设计方案 3 2.2 主要元器件的介绍 4 2. 3控制电路模块13 2.4 元件清单16 3数字式电流表的软件设计16 3.1系统程序设计总方案 16 3.2系统子程序设计 17 4数字式电流表的调试19 4.1软件调试 19 4.2显示结果及误差分析 20 5总结22附录1.电路原理图及仿真图23附录2. 程序代码24参考文献 26

基于单片机的简易数字电流表设计 摘要 数字电流表的诞生打破了传统电子测量仪器的模式和格局。它显示清晰直观、读数准确，采用了先进的数显技术，大大地减少了因人为因素所造成的测量误差事件。数字电流表是建立在数字电压表的基础上，让电压表与电阻串联，其显示的是电流，数字电压表是把连续的模拟量（直流输入电压）转换成不连续、离散的数字形式，并加以显示的仪表。数字电流表把电子技术、计算技术、自动化技术的成果与精密电测量技术密切的结合在一起，成为仪器、仪表领域中独立而完整的一个分支，数字电流表标志着电子仪器领域的一场革命，也开创了现代电子测量技术的先河。本设计采用了以单片机为开发平台，控制系采用AT89C52单片机，A/D转换采用ADC0809。系统除能确保实现要求的功能外，还可以方便进行8路其它A/D转换量的测量、远程测量结果传送等扩展功能。简易数字电流测量电路由A/D转换、数据处理、显示控制等组成。 关键词：单片机 AT89C51 A/D转换ADC0809数据处理

1 .概述 1.1设计意义 通过课程设计，掌握电子设计的一般步骤和方法，锻炼分析问题解决问题的能力，学会如何查找所需资料，同时复习以前所学知识并加深记忆，为毕业设计打好基础，也为以后工作作准备。通过对选题的分析设计，学习数字电流表的工作原理、组成和特性；掌握数字电流表的校准方法和使用方法； 1.2系统主要功能 A、利用AD转换芯片和精密电阻测量0~20mA电流 B、系统工作符合一般数字电流表要求 2 硬件电路设计方案及描述 2.1 数字式电流表系统硬件设计 硬件电路设计主要包括：AT89S51单片机系统，A/D转换电路，显示电路。测量最大电流为20ma，显示最大值为20.00ma。本实验采用AT89S51单片机芯片配合ADC0809模/数转换芯片构成一个简易的数字电流表。 硬件电路设计由6个部分组成; A/D转换电路，AT89C51单片机系统，LED显示系统、时钟电路、复位电路以及测量电流输入电路。硬件电路设计框图如图2.1所示。 2.1数字式电流表系统硬件设计框图

全数字锁相环毕业设计终稿

安徽大学 本科毕业论文（设计、创作） 题目：全数字锁相环的研究与设计 学生姓名：郑义强学号：P3******* 院（系）：电子信息工程学院专业：微电子 入学时间：2011年9月 导师姓名：吴秀龙职称/学位：教授/博士 导师所在单位：安徽大学电子信息工程学院 完成时间：2015 年5月

全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间

Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time

兆欧表的使用方法及要求

兆欧表的使用方法及要求 1.测量前，应将兆欧表保持水平位置，左手按住表身，右手摇动兆欧表摇柄，转速约120r/min，指针应指向无穷大（∞），否则说明兆欧表有故障。 2.测量前，应切断被测电器及回路的电源，并对相关元件进行临时接地放电，以保证人身与兆欧表的安全和测量结果准确。 3.测量时必须正确接线。兆欧表共有三个接线端（L、E、G）。测量回路对地电阻时，L端与回路的裸露导体连接，E端连接接地线或金属外壳；测量回路的绝缘电阻时，回路的首段与尾端分别与L、E连接；测量电缆的绝缘电阻时，为防止电缆表面泄露电流对测量精度产生影响，应将电缆的屏蔽层接至G端。 4.兆欧表接线柱引出的测量软线绝缘应良好，两根导线之间跟导线与地之间应保持适当距离，以免影响测量精度； 5摇动兆欧表时，不能用手接触兆欧表的接线柱和被测回路，以防触电。 6.摇动兆欧表后，各接线柱之间不能短接，以免损坏。

使用兆欧表测量绝缘电阻时应注意的问题 兆欧表又称摇表，是由高压手摇发电机及磁电式双动圈流比计组成，具有输出电压稳定，读数正确，噪音小，摇动轻，且装有防止测量电路泄露电流的屏障装置和独立的接线柱。 1.测量前应正确选用表计的规范，使表计的额定电压与被测电气设备的额定电压相适应，额定电压500V及以下的电气设备一般选用500~1000V的兆欧表，500V以上的电气设备选用2500V兆欧表，高压设备选用2500~5000V兆欧表。 2.使用兆欧表时，首先鉴别兆欧表的好坏，在未接被试品时，先驱动兆欧表，其指针可以上升到“∞”处，然后再将两个接线端扭短路，慢慢摇动兆欧表，指针应指向“0”处，符合上述情况说是兆欧表是好的，否则不能使用。 3.使用时必须水平放置，且远离外磁场 4.接线柱与被试品之间的两根导线不能绞线，应分开单独连接，以防止绞线绝缘不良而影响读数。 5.测量时转动手柄应由慢渐快并保持120r/min转速，待调速器发生滑动后，即为稳定的读数，一般应取1min后的稳定值，如发现指针指零时不允许连续摇动，以防线圈损坏。 6.在雷电和临近有带高压导体的设备时，禁止使用仪表进行测量，吸有在设备不带电，而又不可能受到其他感应电而带电时，才能进行。 7.在进行测量前后对被试品一定要进行充分放电，以保障设备及人身安全。

数字锁相环介绍

数字锁相环介绍

————————————————————————————————作者：————————————————————————————————日期：

数字锁相环试验讲义 一、锁相环的分类 模拟、数字如何定义？何谓数字锁相环。是指对模拟信号进行采样量化之后（数字化）的“数字信号”的处理中应用的锁相环，还是指的对真正的“数字信号”如时钟波形进行锁定的锁相环？ 二、数字锁相环的实际应用 欲成其事，先明其义。 现代数字系统设计中，锁相环有什么样的作用。 1）在ASIC设计中的应用。 主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复；频率合成。 例一：为了达到ASIC设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(PLL)。PLL有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入PLL，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。 2）在信号源产生方面的应用 例二：由于无线电通信技术的迅速发展，对振荡信号源的要求也在不断提高。不但要求它的频率稳定度和准确度高，而且要求能方便地改换频率。实现频率合成有多种方法，但基本上可以归纳为直接合成法与间接合成法（锁相环路）两大类。 3）无线通信领域的实际应用 例三：GSM手机的频率系统包括参考频率锁相环，射频本振锁相环、中频本振锁相环。 广义的数字锁相环包括扩频通信中的码跟踪。 三、数字锁相环的基本原理 一般数字锁相环路的组成与模拟锁相环路相同，即也是由相位检波器、环路滤波器和本地振荡器等基本部件构成，但这些部件全部采用数字电路。具体来说数字锁相环由：数字鉴相器、数字环路滤波器、NCO和分频器组成。 四、实际应用中的数字锁相环的实现方法 PLL的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成PLL的设计。 在实际应用中，针对数字信号或数字时钟的特点，数字锁相环多采用超前滞后型吞吐脉冲的锁相环路来实现。 下面的框图是一个实用的数字锁相环的实现框图。

基于51单片机的数字电流表设计

湖南科技大学 单片机课程设计 题目基于单片机的数字电流表设 计 姓名 学院 专业 学号 指导教师 成绩

二〇一一年五月二十六日

单片机课程设计任务书 一、设计题目： 基于单片机的数字电流表设计 二、设计要求： 1、数字电流表在平常工作环境中能良好工作 2、能测0——1000mA电流，至少能达1%的精度 3、要求掌握I/V信号转换，A/D转换器的使用和数据采集系统的 设计 4、电流表能数字显示，且由单片机处理采集数据并驱动LED显 示

摘要 本设计是通过采样电阻及信号放大电路将待测的电流信号I转换成0—1V电压信号, 由A/D转换器采集电压信号，并将电压转换的数字信号传输给单片机，由单片机完成对采样信号的处理、分析，最后输出信号驱动LED显示器，显示被测的电压值。

目录 一、功能要求 (1) 二、原理及方案论证 (2) 三、系统硬件电路的设计 (3) 四、系统程序的设计 (4) 五、调试及设计结果 (5) 参考文献 (6)

一、功能要求 1、数字电流表在平常工作环境中能良好工作 2、能测0——1000mA电流，至少能达1%的精度 3、要求掌握I/V信号转换，A/D转换器的使用和数据采集系统的 设计 4、电流表能数字显示，且由单片机处理采集数据并驱动LED显 示 二、原理及方案论证 1、数字电流表工作原理 1.1采样电阻网络 原理如下图所示，输入被测电流通过量程转换开关S1——S4，流经采样电阻R1——R4，由欧姆定律可知：U=I*R，因而转换输出电压为0V——0.1V的电压，输出电压可再经后续放大电路放大处理。 1.2高共模抑制比放大电路 如下图，由双运放组成的同相输入高共模抑制比放大电路，其

全数字锁相环的设计

全数字锁相环的设计 锁相环()技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环()与传统的模拟电路实现的相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需及转换。随着通讯技术、集成电路技术的飞速发展和系统芯片()的深入研究，必然会在其中得到更为广泛的应用。 这里介绍一种采用硬件描述语言设计的方案。 结构及工作原理 一阶的基本结构如图所示。主要由鉴相器、变模可逆计数器、脉冲加减电路和除计数器四部分构成。变模计数器和脉冲加减电路的时钟分别为和。这里是环路中心频率，一般情况下和都是的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门()鉴相器和边沿控制鉴相器()，本设计中采用异或门()鉴相器。异或门鉴相器比较输入信号相位和输出信号相位之间的相位差ФФФ，并输出误差信号作为变模可逆计数器的计数方向信号。环路锁定时，为一占空比的方波，此时的绝对相为差为°。因此异或门鉴相器相位差极限为±°。异或门鉴相器工作波形如图所示。

图异或门鉴相器在环路锁定及极限相位差下的波形 变模可逆计数器 变模可逆计数器消除了鉴相器输出的相位差信号中的高频成分，保证环路的性能稳定。变模可逆计数器根据相差信号来进行加减运算。当为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号给脉冲加减电路；当为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图所示。 图脉冲加减电路工作波形 除计数器

简易数字电流表课程设计

课程设计 题目______ 简易数字电流表_____________ 二级学院电子信息与自动化 专业自动化 班级71-1 学生姓名—学号— 指导教师

2.4电路图和各元器件之间实际连接关系 3.1系统模块层次结构图 3.2程序流程图........ 3.3源程序代码........ 4测试 4.1测试方法及设备 4.2实测数据 4.3系统指标 5总结 5.1硬件电路设计总结 5.2软件程序设计总结

基于单片机的简易数字电流表设计 摘要 所谓数字电流表就是能将测得的模拟电流量经过A/D 转换转变为数字量，并在液晶显示屏上直接显示电流读数的电流表，相比针式电流表有着测量数据准确明了，读数精度高的特点，类似数字式万用表，有着相当的实用性。 随着微电子技术的迅速发展和超大规模集成电路的出现，特别是单片机的出现，正在引起测量、控制仪表领域新的技术革命。 采用单片机作为测量仪器的主控制器就是这场革命的产物之一。基于单片机的智能综合仪表是融合智能化、数字化、网络化等时代特性的新一代智能仪表，兼具指示仪表、调节仪表、积算仪表与记录仪表功能．具有高测量控制精度、高可靠性稳定性的特点。这种以单片机为主体的新型智能仪表将计算机技术与测量控制技术结合在一起，在测量过程自动化，测量结果数据处理以及功能的多样化方面都取得了巨大的进步。 作为电流直接测量和显示的必要常规仪器仪表，在注重性价比同时，必须具备精度高、稳定性好、抗干扰性强等优点。而实时响应电流变化并连续实时显示，能够真正实现动态测量的数字电流表将成为特定使用领域的标准配置。随着电子科技的快速发展，数字电流表的使用将愈发广泛。 关键词 数字电流表，电流采样，A/D 转换，单片机 1概述 1.1设计意义 通过课程设计，掌握电子设计的一般步骤和方法，锻炼分析问题解决问题的能力，学会如何查找所需资料，同时复习以前所学知识并加深记忆，为毕业设计打好基础，也为以后工作作准备。通过对选题的分析设计，学习数字电流表的工作原理、组成和特性；掌握数字电流表的校准方法和使用方法；学会分流电路的连接和计算；了解过压过流保护电路的功用。

全数字锁相环的设计

全数字锁相环的设计 锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，DPLL必然会在其中得到更为广泛的应用。 这里介绍一种采用VERILOG硬件描述语言设计DPLL的方案。 DPLL结构及工作原理 一阶DPLL的基本结构如图1所示。主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器四部分构成。K变模计数器和脉冲加减电路的时钟分别为Mfc和2Nfc。这里fc是环路中心频率，一般情况下M和N都是2的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图1 数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门(XOR)鉴相器和边沿控制鉴相器(ECPD)，本设计中采用异或门(XOR)鉴相器。异或门鉴相器比较输入信号Fin相位和输出信号Fout相位之间的相位差Фe=Фin-Фout，并输出误差信号Se作为K变模可逆计数器的计数方向信号。环路锁定时，Se为一占空比50%的方波，此时的绝对相为差为90°。因此异或门鉴相器相位差极限为±90°。异或门鉴相器工作波形如图2所示。

图2 异或门鉴相器在环路锁定及极限相位差下的波形 K变模可逆计数器 K变模可逆计数器消除了鉴相器输出的相位差信号Se中的高频成分，保证环路的性能稳定。K变模可逆计数器根据相差信号Se来进行加减运算。当Se 为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号CARRY给脉冲加减电路；当Se为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号BORROW给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图3所示。 图3 脉冲加减电路工作波形 除N计数器

实训三兆欧表的使用

教案 一、任务布置 （一）任务描述 本任务主要学习兆欧表的选用和使用方法，并能够正确测量指定设备的绝缘电阻，如三相交流电动机、火花塞、电缆、工具等。 （二）任务分析 绝缘电阻是否合格是判断电气设备能否正常运行的必要条件，因此要熟练掌握兆欧表测量电气设备的绝缘电阻。 （三）任务要求： 1、能检测兆欧表的好坏； 2、能掌握兆欧表的使用方法及使用注意事项； 3、能正确掌握兆欧表的读数方法； 4、能对所测量结果作精确判断。 二、任务知识要点 （一）兆欧表的结构； （二）兆欧表的使用方法。 三、技能要点 （一）能掌握检查兆欧表的好坏方法； （二）能掌握对兆欧表的使用； （三）能掌握兆欧表的使用注意事项； （四）能掌握兆欧表的读数方法； （五）能对所测量结果作精确判断。 四、任务计划 工作计划表

五、任务实施 （一）任务分组 两个同学作为一个小组完成任务，四个小组作为一个大组，设组长一名。（二）项目知识要点的讲解 1、兆欧表定义、用途 定义：兆欧表又称摇表，是由高压手摇发电机及磁电式双动圈流比计组成，具有输出电压稳定，读数正确，噪音小，摇动轻，且装有防 止测量电路泄漏电流的屏蔽装置和独立的接线柱。 用途：兆欧表是专供用来检测电气设备、供电线路的绝缘电阻的一种便携式仪表。电气设备绝缘性能的好坏，关系到电气设备的正常运 行和操作人员的人身安全。为了防止绝缘材料由于发热、受潮、 污染、老化等原因所造成的损坏，为便于检查修复后的设备绝缘 性能是达到规定的要求，都需要经常测量其绝缘电阻。 2、兆欧表的选用 （1）兆欧表的额定电压一定要与被测电气设备或线路的工作电压相适应。 （兆欧表规格有：500V、1000V、2500V、5000V）； （2）兆欧表的测量范围要与被测绝缘电阻的范围相符合，以免引起大的读数误差（有些兆欧表的标度不是从0开始。而是从1MΩ或2 MΩ开始）。 3、兆欧表的检查方法 （1）开路检查：在兆欧表未接通被测电阻之前,摇动手柄使发电机达到120r/min的额定转速,观察指针是否指在标度尺“∞”的位置。 （2）短路检查：将端钮L和E短接，缓慢摇动手柄，观察指针是否指在标度尺的“0”位置。 4、兆欧表的使用 （1）观测被测设备和线路是否在停电的状态下进行测量。并且兆欧表与被测设备间的连接导线不能用双股绝缘线或绞线，应用单股线分开单独连接。

数字锁相环MATLAB代码

奈奎斯特型全数字锁相环（NR-DPLL） 注：本文截取于通信原理课程综合设计，载波提取部分中的锁相环解调部分中的基础锁相环。MATLAB编程仿真实现，想要simulink实现的同学要失望啦。代码在本文末，抱歉未加注释。理解本文需要的知识：信号与系统，数字信号处理，同步技术。

2.7载波的同步提取 提取载波信息可用锁相环进行跟踪载波或调制信息。本文采用奈奎斯特型全数字锁相环（NR-DPLL ）对接收信号进行载波同步提取，并用于相干解调。 2.7.1 NR-DPLL 结构介绍 数字锁相环的基本组成如下 图2-6 数字锁相环的组成 NR-DPLL 是基于奈奎斯特采样鉴相器、数字环路滤波器、数字控制振荡器的一种数字锁相环。下面分别对各部分作简要介绍。 2.7.2 奈奎斯特采样鉴相器 奈奎斯特采样鉴相器的组成框图如图2-7所示。 图2-7 奈奎斯特采样鉴相器的组成框图 为了表述方便，设数字控制振荡器（NCO ）输出的本振数字信号为 0002()cos(())k k k u t U t t ωθ=+ (2.7-1) 输入信号 101()sin(())i u t U t t ωθ=+ (2.7-2)

其中 100()(),i i o t t t θωθωωω=?+?=- 输入信号经A/D 采样后，第k 个采样时刻采样量化后的数字信号为 01()sin(())i k i k k u t U t t ωθ=+ (2.7-3) 对输入信号进行A/D 变换的采样速率由带通信号奈奎斯特采样定理确定，但为防止信号频谱混叠并保证信号相位信息的有效抽取，采样速率一般选取前置带通滤波器的两倍带宽以上。 令()(),()()i k i o k o u t u k u t u k ==，即()i u k 和()o u k 相乘后，经低通滤波得到的数字误差信号 ()sin ()d d e u k U k θ= (2.7-4) 式中 12()()()e k k k θθθ=- (2.7-5) 2.7.3 数字环路滤波器 数字环路滤波器与模拟环路中环路滤波器的作用是一样的，都是为了抑制高频分量及噪声，且滤波器的参数直接影响环路的性能。在实际应用中一阶数字环路滤波器的实现形式如图2-8所示。 图2-8 一阶数字环路滤波器的实现形式 其Z 域传递函数： 2 11 ()z ()1c d u k G F G u k z -=+-（）= (2.7-6) 按照图2-8中所实现的数字滤波器，其频率特性与理想积分滤波器的频率特性一致；两种滤波器参数之间也有着一定的对应关系。 对理想积分滤波器的传递

基于FPGA的数字锁相环的设计

目录 第一章绪论..................................... 错误！未定义书签。 1.1锁相环技术的发展及研究现状................................................ 错误！未定义书签。 1.2课题研究意义 ........................................................................... 错误！未定义书签。 1.3本课题的设计内容.................................................................... 错误！未定义书签。第二章 FPGA的设计基础............................ 错误！未定义书签。 2.1硬件设计语言－Verilog HDL.................................................. 错误！未定义书签。 2.2 FPGA的设计流程 ...................................................................... 错误！未定义书签。第三章锁相环的原理. (2) 3.1全数字锁相环基本结构 (3) 3.2全数字锁相环的工作原理 (4) 第四章数字锁相环的设计 (5) 4.1基于FPGA的数字锁相环总体设计方案 (5) 4.2数字鉴相器的设计 (6) 4.3 K变模可逆计数器的设计 (7) 4.4脉冲加减器的设计 (10) 4.5 N分频器的设计 (12) 第五章实验仿真与调试 (14) 5.1数字锁相环的仿真 (14) 5.2数字锁相环的系统实验 (15) 结束语 (19) 参考文献 (20) 附录 (21)

摇表的使用方法和注意事项

图解电工摇表使用方法 用于测量高值电阻和绝缘电阻的仪表叫做摇表，现在新型产品通常称为绝缘电阻测试仪或者绝缘电阻表，有时也称为兆欧表。其中老款摇表的外形如下右图所示： 摇表（绝缘电阻表）主要结构是由手摇发电机、电磁式无机械反作用的表头组成，对外有接线柱（L：线路段、E：接地端、G：屏蔽端）。新型的绝缘电阻测试仪通常和数字万用表差不多的外形。 摇表（绝缘电阻表）的工作原理如下图所示，它的磁电式表头有两个互成一定角度的可动线圈，装在一个有缺口的圆柱铁芯外面，并与指针一起固定在一转轴上，构成表头的可动部分，被置于永久磁铁中，磁铁的磁极与铁芯之间的气隙是不均匀的。由于指针没有阻尼弹簧，在仪表不用时，指针可以停留在任何位置。

摇动手柄，直流发电机可输出电流，其中，一路电流I1流入线圈1和被测电阻Rx的回路，另一路的电流I2流入线圈2与附加电阻Rf回路，设线圈1的电阻为R1，线圈2的电阻为R2，根据欧姆定律有： I1=U÷（Rc+R1+Rx）、R2=U÷（Rf+R2） 处在磁场中的通电线圈受到磁场力的作用，使线圈1产生转动力矩M1，线圈2产生转动力矩M2，由于两线圈绕向相反，从而M1与M2方向相反，两个力矩作用的合力矩使指针发生偏转。在M1=M2时，指针静止不动，这时指针所指出的就是被测设备的绝缘电阻值。 当Rx断开时（即X=∞（无穷大）），I1=0，M1=0，指针在M2的作用下向左偏转，最后指向标尺度Rx=∞处，若将Rx短接（即Rx=0），此时I1最大，M1最大，使指针顺时针方向偏转，指针指到标尺度的Rx=0处。根据此原理可以检验摇表的好坏。

首先说下摇表的选用，对于额定电压500伏一下的设备，选用500伏或1000伏的摇表（兆欧表），额定电压在500伏以上的选用1000伏~2500伏的兆欧表。摇表的使用方法 摇表（兆欧表）有三个测量端钮，一个线路端钮（L），另一个是接地端钮（E），还有一个为屏蔽端钮（G）。一般测量照片或电力线路对地的绝缘电阻时，只用L和E端，接线如下左图所示。“L”端接到被测设备的“火”或“相端”，“E”端接到被测设备的“地”端。在测量电缆对地绝缘电阻时或被测设备的漏电流严重时，使用“G”端钮。如下右图所示为测量电缆绝缘电阻接线图。 线路接好后，可按顺时针方向转动摇表的发电机摇把，使发电机转子发出的电压供测量使用。摇把的转速应由慢而快，当转速达到一定值时，要保持转速均匀稳定。（一般普通摇表转速为120转左右），当摇表的发电机转速稳定后，表盘上的指针也稳定下来，这时表针指示的数值就是所测得的绝缘电阻值。 注意事项 1. 测量前应先将摇表（兆欧表）进行一次开路和短路试验，检查摇表是否良好。若将 两连接线开路，轻轻摇动手柄，指针应指在“∞”处，这时如再把两连接线短接一 下，指针应在“0”处，说明摇表是良好的，否摇表有误差。 2. 被测设备应断开电源，对于电容设备还应充分放电，以保证人身安全和测量准确。 3. 遥测过程中，被测设备上不能有人工作。

通信原理数字锁相环实验

通信原理实验报告三数字锁相环实验

实验3数字锁相环实验 一、实验原理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。 图2.2.1 数字锁相环的结构 数字锁相环的结构如图所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图所示。

T1时刻T2时刻T3时刻T4时刻 图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征 在图，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。 在图中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D 点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、TPMZ05：数字锁相环调整信号

基于单片机的数字电流表的设计

郑州电力职业技术学院毕业生论文
题目：＿基于单片机的数字电能表设计＿＿
系 别＿＿＿电力工程系＿＿＿＿＿＿
专 业＿＿＿建筑电气工程技术＿＿＿
班 级＿ ＿建筑电气班＿＿ ＿＿＿
学 号＿＿＿ 09401060170＿＿ ＿
姓 名＿＿＿＿周
莉＿＿＿＿＿＿＿
论文成绩 答辩成绩 综合成绩
指导教师 主答辩教师 答辩委员会主任

目录
摘 要..........................................................3 关键词 ......................................................... 3 一、工作原理 ................................................... 4
1.1 数字电流表的工作原理 ....................................5 1.2 电流采样电路的性能 ......................................5 1.3 显示电路与电流采样电路的逻辑关系 ........................5 1.4 放大器 ..................................................5 1.5 峰值保持电路 ...........................................10 1.6 双积分型 A 转换芯片 ....................................13
D
1.7 独立式非编码键盘的接口 .................................14 1.8 LED 动态显示器接口及显示方式 ...........................14 1.9 89C51 单片机 ...........................................16 二、 测量系统的总体结构设计 ...................................20 2.1 系统框图...............................................20 2.2 整机设计 ...............................................19 三、程序流程图 ................................................ 23 四、实验结果 .................................................. 26 参考文献 .................................................... 2725
摘要
2

基于Matlab的数字锁相环的仿真设计

基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流