文档库

最新最全的文档下载
当前位置:文档库 > 实验4 触发器及其应用2012

实验4 触发器及其应用2012

实验4 触发器及其应用 一、实验目的

1. 掌握基本RS 、JK 、T 和D 触发器的逻辑功能。

2. 掌握集成触发器的功能和使用方法。

3. 熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。

1. 基本RS 触发器

图4-1(a)为由两个与非门交叉耦合构成的基本RS 触发器,它是无时钟控制低电平直接触发的触发器。基本RS 触发器具有置“0”、置“1”和保持三种功能。通常称S 为置“1”

端,因为 S =0时触发器被置

“1”;R 为

实验4 触发器及其应用2012

置“0”端,因为R =0时触发器被置“0”。当S =R =1时状态保持,当S =R =0时为不定状态,应当避免这种状态。逻辑符号见图4-1(b)。

基本RS 触发器也可以用两个“或非门”组成,此时为高电平有效。 (a )逻辑图 (b) 逻辑符号

图4-1 二与非门组成的基本RS 触发器

2.JK 触发器

在输入信号为双端的情况下,JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。实验采用74LS112双JK 触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示;JK 触发器的状态方程为:1n

n n Q JQ KQ +=+ 其中,J 和K 是数据输入端,是触发器状态更新的依据,若J 、K 有两个或两个以上输入端时,组成“与”的关系。Q 和Q 为两个互补输入端。通常把Q =0、Q =1的状态定为触发器“0”状态;而把Q =1,Q =0定为“1”状态。

JK 触发器常被用作缓冲存储器,移位寄存器和计数器。

CC4027是CMOS 双JK 触发器,其功能与74LS112相同,但采用上升沿触发,R 、S 端为高电平有效。

3.T 触发器

在JK 触发器的状态方程中,令J=K=T 则变换为:1

n n n Q TQ TQ +=

+ 这就是T 触发器的特性方程。由上式有:当T=1时,1n n Q

Q +=;

当T=0时,1n n Q Q += 即当T=1时,为翻转状态;当T=0时,为保持状态。

4.D 触发器 在输入信号为单端的情况下,D 触发器用起来更为方便,其状态方程为:1n Q D +=