硬件电路设计具体详解

2系统方案设计

2.1 数字示波器的工作原理

图2.1 数字示波器显示原理

数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。

在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。

因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。

被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。

2.2 数字示波器的重要技术指标

（1）频带宽度

当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。

（2）采样速率：

采样速率是指单位时间内在不连续的时间点上获取模拟输入量并进行量化的次数，也称数字化速率，单位用Sa/s （ Sampling/s ）表示。

用每秒钟完成的AD 转换的最高次数来衡量。常以频率来表示，取样速率越高，反应仪器捕捉高频或快速信号的能力愈强。取样速率主要由AD 转换速率来决定。数字存储示波器的测量时刻的实时取样速率可根据被测信号所设定的扫描时间因数(即扫描一格所用的时间)来推算。其推算公式为

d i v t N f /

（1）

式中，N 为每格的取样点数，t 为扫描时间因数。

在进行信号数字化的时候为保持足够的信号细节，就要求采样时钟的频率至少应为信号本身所包含的最高频率的两倍。这个要求通常成为香农采样定理或者乃奎斯特定律。

然而，为了避免混叠现象和较好的再现所测信号的波形，示波器的采样率一般需要达到被测信号频率的10倍甚至20倍以上。如此的话，在不少情况下，就会存在显示点数不够的问题，例如用采样率为500MS/s 的示波器观测100MHz 的正弦信号，则每个周期上只显示5个采样点，观测效果较差。

(3)分辨率

分辨率指示示波器能分辨的最小电压增量，即量化的最小单元。它包括垂直电压灵敏度(电压分辨率)和水平时间灵敏度 (时间分辨率)。垂直电压灵敏度与AD 转换的分辨率相对应，常以屏幕每格的分级数(级/div)或百分数来表示。水平时间灵敏度由取样速率和存储器的容量决定，常以屏幕每格含多少个取样点或用百分数来表示。取样速率决定了两个点之间的时间间隔，存储容量决定了一屏内包含的点数。一般示波管屏幕上的坐标刻度为8*10div(即屏幕垂直显示格为8格，水平显示格为10格)，如果采用8位的AD 转换器(256级)，则垂直分辨率表示为32级/div ，或用百分数来表示为1/256=0.39%：如果采用容量为1k 的RAM ，则水平分辨率为1024/10=100点/div 。

(4)存储容量

存储容量又称记录长度，它由采集存储器(主存储器)最大存储容量来表示，常以字为单位。数字存储器常采用256，512，1K 等容量的高速半导体存储器。

2.3 系统方案论证与比较

方案一：采用80C51单片机为控制核心，其系统框图如图1-1所示。对输入信号进行放大或衰减后，用外接触发电路产生触发信号，通过A/D 转换将模拟

信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制将数据送至D/A输出。

图1-1 方案一系统框图

这种方案结构较为简洁，但很明显，A/D的最高采样速度达1MHz，由普通单片机直接处理这样速率的数据难以胜任，采用高档单片机甚至采用DSP芯片，成本偏高不说，还将大大增加开发的难度。而且目前常用的外接RAM芯片时钟周期一般为40MHz～50MHz，难以达到高速数据存储的要求。

方案二：用FPGA可编程逻辑器件作为控制及数据处理的核心，利用FPGA 的层次化存储器系统结构，使用FPGA内部集成的基本逻辑功能块配置成双端口同步RAM

对采集信号进行存储，完成设计指标。其系统框图如图2所示。

由于FPGA可在线编程，因此大大加快了开发速度。电路中的大部分逻辑控

制功能都由单片FPGA完成，多个功能模块如采样频率控制模块、数据存储模块

都集中在单个芯片上，大大简化了外围硬件电路设计，增加了系统的稳定性和可

靠性。FPGA的高速性能比其他控制芯片更适合于高速数据采集和处理，而且使

用FPGA内部存储模块完成输入信号的量化存储，在存储速度上有着外接RAM

无法比拟的优势。

方案三：以Cortex-M3内核的STM32为主控制器的方案如下面图1-3所示：

图1-3 方案三系统框图

微处理器采用意法半导体的32位处理器STM32F103VET6,其内部是ARM 公司Cortex-M3内核，工作主频最高可达72MHz,再在其上面移植开源的实时操作系统μC/OS-II系统，确保系统的实时性和稳定性。由于高速A/D转换器的速度太快，STM32处理数据的速度跟不上，所以在中间加入FIFO高速缓存器。利用STM32内部自带的FSMC(灵活的静态存储器控制器)来控制TFT液晶屏刷新波形，可实现更高频率的信号的波形刷新和显示。此为，利用STM32的高级定时器可输出高达12MHz的时钟，可以作为高速A/D转换器的采样时钟和FIFO 存储器的控制时钟，从而避免了一大堆由有源晶振和数字芯片组成的时钟电路。

方案比较：

方案一虽然简单，但是51单片机处理能力有限，无法实现数字示波器的基本指标；

方案二采用FPGA虽然能深入开发数字示波器，然而，其成本偏高，即使加入SOPC软核，其软件压力也很大。

方案三是能够实现嵌入式数字示波器基本指标的良好方案，器件成本不高，实时操作系统μC/OS-II 简化编程，提供系统实时性和稳定性。

因此，本设计最终选择方案三开展设计。

2.4 系统性能指标设计

由于STM32处理数据的能力比较有限，加之一般应用中波形存储和频率分析用处不大，所以在这里，系统并没有做这两个部分的功能实现。虽然系统所用的A/D转换器ADS830的最高采样频率可达60MHz，然而，其时钟信号是STM32的定时器产生的，最高只能输出12MHz，所以这里设计的最高实时采样率为12MHz，然而，由于程序中加入了内插算法，所以最高输入信号的频率仍然可以高达1MHz，基本可以满足一般应用需求。

系统性能的预期设计指标具体如表1所示：

表1 系统性能设计指标

技术指标指标参数

输入阻抗1M欧姆

耦合方式交流或直流耦合

触发方式上升沿或下降沿触发

波形存储无

频谱分析无

波形暂停显示有

输入电压范围5mV~10Vpp

模拟频带宽度0~1MHz

最高实时采样率12MHz

水平时间灵敏度从2us/Div到5ms/Div ,共11档（按1-2-5方式步进）垂直电压灵敏度从25mV/Div到2V/Div,共7档（按1-2-5方式步进）电源供电方式外部电源或锂电池供电，锂电池可连续工作2个小时以上该数字示波器的水平时间灵敏度与采样频率的对应关系如表2所示：

表2 水平时间灵敏度与采样时钟频率

水平时间灵敏度（/div）采样时钟频率(Hz)

50ms 600

20ms 1500

10ms 3000

5ms 6000

2ms 15000

1ms 30000

500us 60000

200us 150000

100us 300000

50us 600000

20us 1200000

10us 1500000

5us 6000000

2us 12000000

该数字示波器的垂直电压灵敏度与放大倍数的对应关系如表3所示：

表3 垂直电压灵敏度与放大倍数

垂直电压灵敏度（/div）放大倍数2V 0.1

1V 0.25

500mV 0.5

250mV 1

125mV 2

50mV 5

25mV 10

3 系统硬件设计

本设计的主要系统框图如下图3-1所示：

图3-1 系统整体设计框图

3.1 耦合电路设计

图3-2耦合电路

所设计的耦合电路如上图3-2所示：

数字示波器的输入信号从BNC 无源探头输入，由于输入的模拟信号中有交流成分和直流成分在里面，所以此部分电路用来供用户选择是否需要测量输入信号的直流成分。C35是耦合电容，用来隔离输入信号的直流成分。耦合电容的值是根据后级输入阻抗来计算，耦合电容与后面的负载电阻构成了RC 高通滤波器，由RC 高通滤波器的截止频率计算公式是：

12F RC

π=

(2)

后级信号调理电路的输入阻抗是1M欧姆，所以为了使输入信号能够低至1Hz的交流信号，所以截止频率应该低于1Hz，所计算而得的C电容值应该大于0.16uF ，所以这里耦合电容的值取1uF 。

由交流输入到直流输入的切换用继电器来实现，为了尽量减小继电器切换时所引入的机械噪声以免影响输入信号，这里继电器选用松下的小型信号继电器TQ2-5V。由电路可知，继电器断开时为交流耦合方式，继电器吸合时为直流耦合方式。

3.2 信号调理电路设计

信号调理电路可分为两个部分，第一部分是衰减网络电路，第二部分是程控放大电路。

3.2.1 衰减网络电路设计

图3-3 衰减网络电路

所设计的衰减网络电路如图3-3 所示。利用电阻串联的分压原理，衰减网络电路实现两级衰减，当继电器K2断开时，输入信号被衰减到原来的0.5，即衰减2倍；当继电器K2吸合时，输入信号被衰减到原来的0.05，即衰减20倍。电阻旁边的电容起频率补偿作用。之所以选择的是可调电容，那是因为未知的待测信号的频率是在可变的一个范围里，如果输入信号频率很低，输入电容对其还

不会有多大影响，如果频率上升，待测点的等效电阻和示波器输入端的输入电容会形成一个积分电路，如此便会造成高频失真。所以为了避免此失真情况出现，在电阻旁边并联两个容值可调的电容来形成一个微分电路，去抵消积分电路的效应。同样的，为了减小机械噪声，继电器选用了松下电器的信号继电器TQ2-5V。

继电器的驱动电路采用NPN三极管来驱动，继电器线圈的正负极之间加上续流二极管，为了防止继电器瞬间动作时冲击电流过大，故加上此二极管做保护电路所用。

3.2.2 程控放大电路设计

图3-4 程控放大电路

所设计的程控放大电路如图3-4所示，衰减后的信号先经过的是由高性能、低噪声的电压反馈型放大器AD8066组成的电压跟随器，然后经过限流电阻R27进入到压控增益放大器AD603。AD603是ADI公司生产的低噪声、90MHz带宽的可变增益放大器，增益以dB为线性，经过精密校准，而且不随温度和电源电压而变化。增益由高阻抗(50 MΩ)、低偏置(200 nA)差分输入控制；比例因子为25 mV/dB，因此仅需要1 V的增益控制电压就能覆盖增益范围的中间40 dB。所以改变AD603的控制电压即可改变该器件的放大倍数。1号引脚恒定输入1.25V 电压，2号引脚的电压由一片D/A转换器TLV5618A来输出。

由于AD603的高度灵敏性，控制电压稍微不稳即可能引起震荡，所以电阻R38和电容C51组成截止频率为7.2Hz的低通滤波器，避免过多高频噪声的引入；

然后用AD8066运算放大器组成的电压跟随器输出到AD603。TLV5618A是德州仪器生产的双路串行12位分辨率的D/A转换器，两路D/A输出，输出A是控制AD603的放大倍数。

由于后级A/D转换器ADS830的输入模拟电压范围是1.5V~3.5V，基线输入电压是2.5V，为了尽量利用A/D转换器的量程，所以需要给前端输入的模拟信号加上2.5V的偏置电压。双路D/A转换器TLV5618A的另外一路输出OUTB就是为了给输入信号加入2.5V的偏置电压而设计的。同样的，为了保证这2.5V电压的稳定，中间加入反相电压跟随器。

由于衰减网络至少是衰减了0.5倍，为了得到增益为1时的信号，所以在程控放大电路的最后一级设计了同相放大器，放大倍数是2倍，如此一样，原输入信号就能原封不动地进入到A/D转换器。所用运放是增益带宽比高达145MHz 的电压反馈型放大器AD8065，其极高的输入阻抗和极低的噪声大大保证了信号的可靠传输。

3.3 高速A/D采集与FIFO缓存电路设计

图3-5 高速A/D采集与FIFO缓存电路

所设计的高速A/D采集与FIFO缓存电路如图3-5所示，从程控放大电路输出的信号在进入A/D前先进入的是截止频率为66MHz的低通滤波器，因为所用A/D转换器ADS830的最大采样频率是60MHz，所以它理论上能采集到的最大信号就是60MHz，为了避免更高频率的噪声影响A/D工作，所以要设计这样一个低通滤波器。A/D转换器ADS830是德州仪器公司的一个8位分辨率高速模数

转换器，其采样频率范围是10kSa/s~ 60MSa/s。它的参考电压源可选择为内部参考和外部参考，这里为了简化设计，选用它的内部参考电压源。

虽然STM32主频最高高达72MHz，但是在程序里对A/D采集回来的数据的处理速度实际上是比不上ADS830的60MHz采样频率的，所以为了缓冲高速数据，中间加入高速缓存器IDT7204。IDT7204是双口的SRAM，FIFO(先进先出)存储器，工作方式是不依靠地址线，随着写入或读取信号来对数据指针进行递加或递减，来实现对数据的寻址。IDT7204的存储深度是4K字节，有三个存储标志，这里用到了它的“数据满标志FF”，当微处理器STM32读取FF标志，如果为低电平，证明FIFO存储器已经读取了4096个ADS830的数据，然后暂停对A/D转换器数据的读取。微处理器STM32处理当前存储区的数据；等待出来完毕，再次让IDT7204读取ADS830的数据，如此循环即可得到当前示波器输入信号的完整波形数据。

A/D转换器ADS830的采样时钟是STM32通过内部定时而得到的，当频率过高时不太稳定，同时其输出的高电平是3.3V，而ADS830要求的时钟高电平是5V，所以中间加入74HC08与门电路来整形和稳定时钟信号。

3.4 测频整形电路设计

图3-6 测频整形电路

所设计的测频整形电路如图3-6所示，C62和C65是隔去直流的耦合电容，其一大一小的组合为了同时通过高频信号和低频信号，R52是为了与前面两个电容组成高通滤波器，其截止频率为0.01Hz，结型场效应管Q4在这里是充当具有高输入阻抗的跟随器作用，因为场效应管的栅极阻抗很高，所以用来获取输入信号。

场效应管后面是两级放大电路。C60和C63同样的是隔直流的耦合电容，增益带宽高达1100MHz的高频小信号三极管9018在这里与电阻R45、R47和R50组成共射极放大器，放大倍数为9018的极限倍数。R48和R50两个电阻在此是为三极管提供静态工作点所需要的偏置电压。电阻R45则是不可或缺的集电极电阻，限流所用。

由于输入信号会低至10mV以下，所以一级放大会不足以放大要求的幅值，所以后面再加一级放大电路。最后，在三极管输出的后面加上施密特反相器SN74HC74，以给输出信号整形成方波，然后送到STM32检测频率。

3.5 电源电路设计

图3-7 电源电路

所设计的电源电路如图3-7所示。由于开关电源的开关噪声过大，目前在低成本的情况下没法很好地降低噪声，所以本系统的电源电路舍弃开关电源，而用线性稳压电源，使得更好地降低电源噪声，以免影响输入信号的调理和采集。供电来源可以是外部电源或者是锂电池（要求双节锂电池，即7.5V~8.4V）。由于示波器中要用到的电源电压值是+5V、-5V和+3.3V，所以设计中采用了最大输出电流可达1A的低压差线性稳压芯片AMS1117-5.0由8.4V稳压到+5V，然后再用最大输出电流可达1A的低压差线性稳压芯片AMS1117-3.3稳压到+3.3V，以给微处理器和液晶供电。至于负电源则是通过负极性电源转换电压芯片ICL7660转换，ICL7660的输入电压范围是1.5V到10V，所以用在这里还是满足需求的，由于单片ICL7660的最大输出电流是100mA，不足以给整个系统供电，所以并联两片ICL7660以得到最大输出电流200mA，ICL7660只是将正输

入电压转变为负电压，所以还需要一个稳压到-5V的芯片，这里用上了负向线性稳压芯片MC79L05。

为了最大限度降低电源纹波和噪声，电路中用上了抑制高频纹波的小电容0.1uF，抑制低频噪声的大电容100uF，稳压芯片前后都配上了滤波电容。同时，为了方便用户和用电安全，图中还设计了+5V和-5V的电源指示灯。

3.6 微处理器最小系统电路设计

图3-8 微处理器STM32最小系统电路

所设计的微处理器最小系统电路如图3-8所示，微处理器选用意法半导体的32位微处理器STM32F103VET6，内部是ARM Cortex-M3内核，工作频率通过内部锁相环倍频可高达72MHz，定时器多达8个，FLASH 是512KB，GPIO口多达80个，此外还有FSMC直接高效地驱动TFT液晶彩屏；所以，在这里，采用STM32F103VET6满足设计的全部要求。

晶振电路需要一个低频的32.768kHz晶振和一个8MHz的无源晶振，为了增强晶振工作的稳定性，在两个电容旁边加上一个大电阻。

电路中微处理器的下载接口舍弃J-LINK接口，而采用ARM-OB三线接口，大大地简化了设计。同时用上多个滤波电容，以稳定微处理器的电源，尽量保证其稳定工作。

3.7 按键电路设计

图3-9 按键电路

为了给该数字示波器一个友好的人机操作界面，对于用户的命令输入，目前成熟的产品一般有两种方案，一种是触发输入，而另外一种就是按键输入。触发输入在这里理论上是可以实现的，因为示波器所用显示的液晶是带触摸输入的TFT彩屏，然而，液晶屏幕只有3.2寸，过小不便于用户操作，所以这里还是设计成按键输入。所设计的按键电路如图3-9所示，共有8个按键，分别对应8个用户命令：“暂停显示”，“自动测量”，“触发边沿选择”，“交流直流耦合选择”，“垂直电压灵敏度增加”，“垂直电压灵敏度减小”，“水平时间灵敏度增加”，“水平时间灵敏度减小”。按键接上拉电阻到电源，所以默认按键没有按下时是高电平，当按键按下时是低电平。微处理器根据GPIO端口电平高低来读取用户命令即可。

3.8 液晶显示电路设计

图3-10 液晶显示电路

所设计的液晶显示电路如图3-10所示，在本设计中选用的是320*240点阵的3.2寸真彩色液晶显示屏（也叫TFT彩屏），其内置SSD1289控制器，能实现262k种颜色的显示。由于本系统的微处理器是STM32，其内部带有FSMC （Flexible Static Memory Controller，可变静态存储控制器）这一新型的存储器扩展技术，在外部存储器扩展方面具有独特的优势，能快速刷新该TFT彩屏，所以，在这里，微处理器与液晶的连接方式接成FSMC模式，16个并行数据端口相连，5个控制端口用于驱动液晶，如此的FSMC驱动模式可使得微处理器STM32能够快速得刷新要显示的波形和相关显示数据。

硬件电路设计过程经验分享 (1)

献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。

pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要

硬件电路设计基础知识

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）

二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：

o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）

硬件电路设计具体详解

2系统方案设计 2.1 数字示波器的工作原理 图2.1 数字示波器显示原理 数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。 在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。 因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。 被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标 （1）频带宽度 当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。

电路硬件设计基础

1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。

图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。

STM32硬件电路设计注意事项

STM32的基本系统主要涉及下面几个部分： 1、电源 1)、无论是否使用模拟部分和AD部分，MCU外围出去VCC和GND，VDDA、VSSA、Vref(如果封装有该引脚)都必需要连接，不可悬空； 2)、对于每组对应的VDD和GND都应至少放置一个104的陶瓷电容用于滤波，并接该电容应放置尽量靠近MCU； 2、复位、启动选择 1)、Boot引脚与JTAG无关。其仅是用于MCU启动后，判断执行代码的起始地址； 2)、在电路设计上可能Boot引脚不会使用，但要求一定要外部连接电阻到地或电源，切不可悬空； 3、调试接口 4、ADC 1)、ADC是有工作电压的，且与MCU的工作电压不完全相同。MCU工作电压可以到2.0V～3.6V，但ADC模块工作的电压在2.4V～3.6V。设计电路时需要注意。 5、时钟 1)、STM32上电默认是使用内部高速RC时钟(HSI)启动运行，如果做外部时钟(HSE)切换，外部时钟是不会运行的。因此，判断最小系统是否工作用示波器检查OSC是否有时钟信号，是错误的方法； 2)、RTC时钟要求使用的32.768振荡器的寄生电容是6pF，这个电容区别于振荡器外部接的负载电容； 5、GPIO 1)、IO推动LED时，建议尽量考虑使用灌电流的方式。 2)、在Stop等低功耗模式下，为了更省电，通常情况下建议GPIO配置为带上拉的输出模式，输出电平由外部电路决定； 6、FSMC 1)、对应100pin或144pin,FSMC的功能与I2C是存在冲突的，如果FSMC时钟打开，I2C 1的硬件模式无法工作。这在STM32F10xxx的勘误表中是有描述的。 ST官方推荐的几大主流开发板的原理图，在画电路的时候可以做为参考依据： 1、IAR https://www.wendangku.net/doc/f23533137.html, 1)、STM32F103RBT6 点击此处下载ourdev_606049.pdf(文件大小:208K)(原文件名:IAR_STM32_SK_revB.pdf)

硬件电路设计流程系列--方案设计

平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机（HD-IPNC）的设计需求，而IPNC的解决方案也层出不穷，TI的解决方案有DM355、DM365、DM368等，海思提供的方案则有Hi3512、Hi3515、Hi3520等，NXP提供的方案有PNX1700、PNX1005等。 对于HD-IPNC的主处理芯片，有几个主要的技术指标：视频分辨率，视频编码器算法，最高支持的图像抓拍分辨率，CMOS的图像预处理能力，以及网络协议栈的开发平台。 Hi3512单芯片实现720P30 编解码能力，满足高清IP Camera应用, Hi3515可实现1080P30的编解码能力，持续提升高清IP Camera的性能。 DM355单芯片实现720P30 MPEG4编解码能力，DM365单芯片实现720P30 编解码能力, DM368单芯片实现1080P30 编解码能力。 DM355是2007 Q3推出的，DM365是2009 Q1推出的，DM368是2010 Q2推出的。海思的同档次解决方案也基本上与之同时出现。 海思和TI的解决方案都是基于linux，对于网络协议栈的开发而言，开源社区的资源是没有区别的，区别的只在于芯片供应商提供的SDK开发包，两家公司的SDK离产品都有一定的距离，但是linux的网络开发并不是一个技术难点，所以并不影响产品的推广。 作为IPNC的解决方案，在720P时代，海思的解决方案相对于TI的解决方案，其优势是支持了编解码算法，而TI只支持了MPEG4的编解码算法。虽然在2008年初，MPEG4的劣势在市场上已经开始体现出来，但在当时这似乎并不影响DM355的推广。 对于最高支持的图像抓拍分辨率，海思的解决方案可以支持支持JPEG抓拍3M Pixels@5fps，DM355最高可以支持5M Pixels，虽然当时没有成功的开发成5M Pixel的抓拍（内存分配得有点儿问题，后来就不折腾了），但是至少4M Pixel 的抓拍是实现了的，而且有几个朋友已经实现了2560x1920这个接近5M Pixel 的抓拍，所以在这一点上DM355稍微胜出。 因为在高清分辨率下，CCD传感器非常昂贵，而CMOS传感器像原尺寸又做不大，导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差，

硬件基础知识

第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦

硬件电路设计基础知识

硬件电路设计基础知识 Document serial number【LGGKGB-LGG98YT-LGGT8CB-LGUT-

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识一、什么是半导体

半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物） 二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 掺杂──管子 温度──热敏元件 光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 自由电子──受束缚的电子（－） 空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显着地改变半导体的导电特性，从而制造出杂质半导体。 N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷 P──＋5价使自由电子大大增加 原理： Si──＋4价 P与Si形成共价键后多余了一个电子。 载流子组成：

o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理： Si──＋4价 B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。

硬件电路原理图设计审核思路和方法

硬件电路原理图设计审核思路和方法 1、详细理解设计需求，从需求中整理出电路功能模块和性能指标要 求； 2、根据功能和性能需求制定总体设计方案，对CPU进行选型，CPU 选型有以下几点要求： a）性价比高； b）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； c）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功 参考设计，一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，比如440EP就有yosemite开发板和 bamboo开发板，我们参考得是yosemite开发板，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU 都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计；

4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守 以下原则： a）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片，减少风险； b）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； c）采购方便原则：尽量选择容易买到，供货周期短的元器件； d）持续发展原则：尽量选择在可预见的时间内不会停产的元器件；e）可替代原则：尽量选择pin to pin兼容种类比较多的元器件；f）向上兼容原则：尽量选择以前老产品用过的元器件； g）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每 个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；这是整个原理图设计过程中最关键的部分，我们必须做到以下几点： a）对于每个功能模块要尽量找到更多的成功参考设计，越难的应该越多，成功参考设计是“前人”的经验和财富，我们理当借鉴吸收，站在“前人”的肩膀上，也就提高了自己的起点；

模拟电路设计 基础知识(笔试时候容易遇到的题目)

模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货

机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注

硬件电路设计基础知识.docx

硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器

第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）

1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子

RS485硬件电路设计中需注意的问题

RS48硬件电路设计中需注意的问题 1 问题的提出 在工业控制及测量领域较为常用的网络之一就是物理层采用RS-485通信接口所组成的工控设备网络。这种通信接口可以十分方便地将许多设备组成一个控制网络。从目前解决单片机之间中长距离通信的诸多方案分析来看，RS-485总线通信模式由于具有结构简单、价格低廉、通信距离和数据传输速率适当等特点而被广泛应用于仪器仪表、智能化传感器集散控制、楼宇控制、监控报警等领域。但RS485总线存在自适应、自保护功能脆弱等缺点，如不注意一些细节的处理，常出现通信失败甚至系统瘫痪等故障，因此提高RS-485总线运行可靠性至关重要。 2 硬件电路设计中需注意的问题 图1 RS485通信接口原理 2.1 电路基本原理 某节点的硬件电路设计如图1所示，在该电路中，使用了一种RS-485接口芯片SN75LBC184，它采用单一电源Vcc，电压在＋3～＋5.5 V范围内都能正常工作。与普通的RS-485芯片相比，它不但能抗雷电的冲击而且能承受高达8 k V的静电放电冲击，片内集成4个瞬时过压保护管，可承受高达400 V的瞬态脉冲电压。因此，它能显著提高防止雷电损坏器件的可靠性。对一些环境比较恶劣的现场，可直接与传输线相接而不需要任何外加保护元件。该芯片还有一个独特的设计，当输入端开路时，其输出为高电平，这样可保证接收器输入端电缆有开路故障时，不影响系统的正常工作。另外，它的输入阻抗为RS485标准输入阻抗的2倍（≥24 kΩ），故可以在总线上连接64个收发器。芯片内部设计了限斜率驱动，使输出信号边沿不会过陡，使传输线上不会产生过多的高频分量，从而有效扼制电磁干扰。在图1中，四位一体的光电耦合器TLP521让单片机与S N75LBC184之间完全没有了电的联系，提高了工作的可靠性。基本原理为：当单片机P1.6=0时，光电耦合器的发光二极管发光，光敏三极管导通，输出高电压（＋5 V），选中RS485接口芯片的DE端，允许发送。当单片机P1.6=1时，光电耦合器的发光二极管不发光，光敏三极管不导通，输出低电压（0 V），选

硬件电路设计规范

硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度，增强硬件开发人员的责任感和使命感，提高工作效率和开发成功率，保证产品质量。 1、深入理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU等主芯片进行选型，CPU 选型有以下几点要求： 1）容易采购，性价比高； 2）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； 3）可扩展性好； 3、针对已经选定的CPU芯片，选择一个与我们需求比较接近的成功参考设计。 一般CPU生产商或他们的合作方都会对每款CPU芯片做若干开发板进行验证，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读CPU芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进

行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多CPU都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计； 4、根据需求对外设功能模块进行元器件选型，元器件选型应该遵守以下原则： 1）普遍性原则：所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片，减少风险； 2）高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，减少成本； 3）采购方便原则：尽量选择容易买到，供货周期短的元器件； 4）持续发展原则：尽量选择在可预见的时间内不会停产的元器件； 5）可替代原则：尽量选择pin to pin兼容种类比较多的元器件； 6）向上兼容原则：尽量选择以前老产品用过的元器件； 7）资源节约原则：尽量用上元器件的全部功能和管脚； 5、对选定的CPU参考设计原理图外围电路进行修改，修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计，如果找到的参考设计连接方法都是完全一样的，那么基本可以放心参照设计，但即使只有一个参考设计与其他的不一样，也不能简单地少数服从多数，而是要细读芯片数据手册，深入理解那些管脚含义，多方讨论，联系芯片厂技术支持，最终确定科学、正确的连接方式，如果仍有疑义，可以做兼容设计；当然，如果所采用的成功参考设计已经是

单片机硬件电路设计

单片机应用设计

概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点，广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。

单片机类型 集中指令集（CISC）和精简指令集（RISC）–采用CISC结构的单片机数据线和指令线分时复 用，即所谓冯.诺伊曼结构。它的指令丰富，功 能较强，但取指令和取数据不能同时进行，速度 受限，价格亦高。 –采用RISC结构的单片机，数据线和指令线分离 ，即所谓哈佛结构。这使得取指令和取数据可同 时进行，且由于一般指令线宽于数据线，使其指 令较同类CISC单片机指令包含更多的处理信息 ，执行效率更高，速度亦更快。同时，这种单片 机指令多为单字节，程序存储器的空间利用率大 大提高，有利于实现超小型化。

常用的几个系列单片机 MCS-51及其兼容系列： –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一，并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强， 存储空间大，片内集成外设丰富，功耗低等 优点，其中大部分兼容芯片都含有片内 FLASH程序存储器，价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。

电路设计的基本原理和方法

电路设计的基本原理和方法 本人经过整理得出如下的电路设计方法，希望对广大电子爱好者及热衷于硬件研发的朋友有所帮助。 电子电路的设计方法 设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各个部分进行单元的设计，参数计算和器件选择，最后将各个部分连接在一起，画出一个符合设计要求的完整的系统电路图。 一．明确系统的设计任务要求 对系统的设计任务进行具体分析，充分了解系统的性能，指标，内容及要求，以明确系统应完成的任务。 二．方案选择 这一步的工作要求是把系统要完成的任务分配给若干个单元电路，并画出一个能表示各单元功能的整机原理框图。 方案选择的重要任务是根据掌握的知识和资料，针对系统提出的任务，要求和条件，完成系统的功能设计。在这个过程中要敢于探索，勇于创新，力争做到设计方案合理，可靠，经济，功能齐全，技术先进。并且对方案要不断进行可行性和有缺点的分析，最后设计出一个完整框图。框图必须正确反映应完成的任务和各组成部分的功能，清楚表示系统的基本组成和相互关系。 三．单元电路的设计，参数计算和期间选择 根据系统的指标和功能框图，明确各部分任务，进行各单元电路的设计，参数计算和器件选择。 1．单元电路设计 单元电路是整机的一部分，只有把各单元电路设计好才能提高整机设计水平。 每个单元电路设计前都需明确各单元电路的任务，详细拟定出单元电路的性能指标，与前后级之间的关系，分析电路的组成形式。具体设计时，可以模仿传输的先进的电路，也可以进行创新或改进，但都必须保证性能要求。而且，不仅单元电路本身要设计合理，各单元电路间也要互相配合，注意各部分的输入信号，输出信号和控制信号的关系。 2．参数计算 为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算。例如，放大电路中各电阻值，放大倍数的计算；振荡器中电阻，电容，振荡频率等参数的计算。只有很好的理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。 参数计算时，同一个电路可能有几组数据，注意选择一组能完成电路设计要求的功能，在实践中能真正可行的参数。 计算电路参数时应注意下列问题： （1）元器件的工作电流，电压，频率和功耗等参数应能满足电路指标的要求； （2）元器件的极限参数必须留有足够充裕量，一般应大于额定值的1．5倍； （3）电阻和电容的参数应选计算值附近的标称值。 3．器件选择 （1）元件的选择 阻容电阻和电容种类很多，正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同，有解电路对电容的漏电要求很严，还有些电路对电阻，电容的性能和容量要求很高。例如滤波电路中常用大容量（100ｕF～3000uF）铝电解电容，为滤掉高频通常

硬件工程师必用20个电子线路图

这20个电子线路图，硬件工程师一定用得上！ 电子技术、无线电维修及电子制造工艺技术绝不是一门容易学好、短时间内就能够掌握的学科。这门学科所涉及的方方面面很多，各方面又相互联系，作为初学者，首先要在整体上了解、初步掌握它。 无论是无线电爱好者还是维修技术人员，你能够说出电路板上那些小元件叫做什么，又有什么作用吗？如果想成为元件（芯片）级高手的话，掌握一些相关的电子知识是必不可少的。 普及与电子基础知识，拓宽思路交流，知识的积累是基础的基础，基础和基本功扎实了才能奠定攀登高峰阶梯！这就是基本功。 电子技术的历史背景： 早在两千多年前，人们就发现了电现象和磁现象。我国早在战国时期（公元前475一211年）就发明了司南。而人类对电和磁的真正认识和广泛应用、迄今还只有一百多年历史。在第一次产业革命浪潮的推动下，许多科学家对电和磁现象进行了深入细致的研究，从而取得了重大进展。人们发现带电的物体同性相斥、异性相吸，与磁学现象有类似之处。 1785年，法国物理学家库仑在总结前人对电磁现象认识的基础上，提出了后人所称的“库仑定律”,使电学与磁学现象得到了统一。 1800年，意大利物理学家伏特研制出化学电池，用人工办法获得了连续电池，为后人对电和磁关系的研究创造了首要条件。 1822年，英国的法拉第在前人所做大量工作的基础上，提出了电磁感应定律，证明了“磁”能够产生“电”,这就为发电机和电动机的原理奠定了基础。 1837年美国画家莫尔斯在前人的基础上设计出比较实用的、用电码传送信息的电报机，之后，又在华盛顿与巴尔的摩城之间建立了世界上第一条电报线路。 1876 年，美国的贝尔发明了电话，实现了人类最早的模拟通信。英国的麦克斯韦在总结前人工作基础上，提出了一套完整的“电磁理论”,表现为四个微分方程。这那就后人所称的“麦克斯韦方程组”.麦克斯韦得出结论：运动着的电荷能产生电磁辐射，形成逐渐向外传播的、看不见的电磁波。他虽然并未提出“无线电”这个名词，但他的电磁理论却已经告诉人们，“电”是能够“无线”传播的。 对模拟电路的掌握分为三个层次：

硬件电路设计流程系列

硬件电路设计流程系列--方案设计 一、硬件电路设计流程系列--硬件电路设计规范 二、硬件电路设计流程系列--方案设计(1) ：主芯片选型三、 硬件电路设计流程系列--方案设计(2) ：芯片选购 四、硬件电路设计流程系列--方案设计(3) ：功耗分析与电源设计五、 硬件电路设计流程系列--方案设计(4)：设计一个合适的系统电源 一 硬件电路设计规范 1、详细理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU进行选型， CPU选型有以下几点要求： a）性价比高； b）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； c）可扩展性好； 3、针对已经选定的 CPU芯片，选择一个与我们需求比较接近的成功参考设计，一般 CPU生产商或他们的合作方都会对每款 CPU 芯片做若干开发板进行验证，比如440EP 就有yosemite 开发板和 bamboo 开发板，我们参考得是yosemite 开发板，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU 本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读 CPU 芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多 CPU 都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计。

STM32硬件电路设计注意事项

发现最近有关STM32硬件电路设计的帖子稍有增多，也许STM32对于大家来说还算比较新的东西的缘故吧。因ST 有一份应用笔记：AN2586 “STM32F10xxx hardware development:getting started”已经有很详细的描述了，之前也就没有就STM32的硬件电路设计在论坛上罗嗦什么。这次感觉很多网友都不太爱去ST 的官方网站上更新最新的Aplication note ，其实很多设计中需要注意的事项在官方提供的应用笔记中都有提到，这里就全当做一个总结吧。也欢迎有兴趣的和我（grant_jx@https://www.wendangku.net/doc/f23533137.html, ）沟通电路设计的问题，希望大家相互学习进步，如果说错的地方，也欢迎提出。 STM32的基本系统主要涉及下面几个部分： 1、电源 1)、无论是否使用模拟部分和AD 部分，MCU 外围出去VCC 和GND ，VDDA 、VSSA 、Vref(如果封装有该引脚)都必需要连接，不可悬空； 2)、对于每组对应的VDD 和GND 都应至少放置一个104的陶瓷电容用于滤波，并接该电容应放置尽量靠近MCU ； 2、复位、启动选择 1)、Boot 引脚与JTAG 无关。其仅是用于MCU 启动后，判断执行代码的起始地址； 2)、在电路设计上可能Boot 引脚不会使用，但要求一定要外部连接电阻到地或电源，切不可悬空； 3、调试接口 4、ADC 1)、ADC 是有工作电压的，且与MCU 的工作电压不完全相同。MCU 工作电压可以到2.0V ～3.6V ，但ADC 模块工作的电压在2.4V ～3.6V 。设计电路时需要注意。 5、时钟 1)、STM32上电默认是使用内部高速RC 时钟(HSI)启动运行，如果做外部时钟(HSE)切换，外部时钟是不会运行的。因此，判断最小系统是否工作用示波器检查OSC 是否有时钟信号，是错误的方法； 2)、RTC 时钟要求使用的32.768振荡器的寄生电容是6pF ，这个电容区别于振荡器外部接的负载电容； 5、GPIO 1)、IO 推动LED 时，建议尽量考虑使用灌电流的方式。 2)、在Stop 等低功耗模式下，为了更省电，通常情况下建议GPIO 配置为带上拉的输出模式，输出电平由外部电路决定； 6、FSMC 1)、对应100pin 或144pin,FSMC 的功能与I2C 是存在冲突的，如果FSMC 时钟打开，I2C 1的硬件模式无法工作。这在STM32F10xxx 的勘误表中是有描述。 Generated by Foxit PDF Creator ? Foxit Software https://www.wendangku.net/doc/f23533137.html, For evaluation only.

产品硬件开发评审流程

文件编号： 产品硬件开发评审流程编制：审核：

文档修改历史 日期版本作者修改内容评审号变更控 制号 发布日期 01.00.000

目录 1、目的 (4) 2、适用范围 (4) 3、评审需求 (4) 4、评审计划 (4) 5、评审结果判定 (4) 6、评审流程图 (4) 7、附录 (5)

1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。 2、适用范围：适用公司产品硬件的研发评审。 3、评审需求： 产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。 4、评审计划： 硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评审项目。 5、评审结果判定： 硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结果的判定标准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。 6、评审流程图：

7、附录： 单元电路评审：针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打（√），审查未通过项目请打（×）。审查硬件板未涉及到的单元电路模块可不填写。 单元电路审查一览表 审查项目审查内容审查结果审查建议 滤波电路1、审查电路中是否设计电源 滤波电路。 2、审查电路中电源滤波器的 形式是否有效，是否为单电容 型或单电感型，而未采用П形 电源滤波器。 3、对单板的П形电源滤波器 参数进行审查。 （）（） （）（） （）（） ID电路1、审查ID电路的形式是否符 合规范电路的要求。 2、审查ID电路的参数是否正 确。 3、审查ID电路是否有隔离电 阻或隔离芯片。 （）（） （）（） （）（） 复位、WDT （看门狗）电路1、硬件设计中不推荐使用可 关闭的WDT系统，即计数器清 零电路应是单稳电路而非锁存 电路。如果设计为可关闭的 WDT，刷新时应是关闭后立即开 启，不可使watchdog处于长期 关闭的状态。 2、WDT设计中，坚决不可使用 分离元件依靠电容充电实现 WDT电路。 3、在WDT设计中，计数时钟应 尽量取用本板时钟。防止因为 其他单板更换，插拔导致时钟 不正常时，本板WDT电路工作 失常。 4、上电时WDT计数器应可清 零。 5、单板设计中有无手动复位 开关。 6、设计中是否为重要芯片设 计供软件单独调试的复位口。 7、复位电路中消抖电容的容 （）（） （）（） （）（） （）（） （）（） （）（） （）（）