《C语言》课内实验报告8
一、实验题目：
文件的应用
二、实验目的：
1．进一步掌握与文件有关的概念。
2．熟悉对文件进行各种操作的函数的使用方法。
三、实验内容：
1．有n个学生，每个学生数据包括学号、姓名、性别、3门成绩、总成绩、平均成绩。从键盘输入n和n个学生的数据（总成绩和平均成绩可通过3门成绩算出），输入的n个学生的数据放入结构体数组a中。然后将学生数n和这n个学生的数据存储到名为stud.dat的二进制文件中。之后读入文件中的数据放到变量n1和结构体数组b中，输出数组b中的学生数据。编写源程序，给出注释及运行结果。
#include
/*包含头文件*/
struct student
/*声明一个结构体student*/
{
int num;
/*结构体中包含整型变量num*/
char name[16];
/*结构体中包含长度为16字符串型变量name*/
char sex;
/*结构体中包含字符型变量sex*/
int s[3];
/*结构体中包含长度为3的整型数组s*/
int total;
/*结构体中包含整型变量total*/
double aver;
/*结构体中包含浮点型的变量aver*/
};
void main ()
/*空类型的无参主函数*/
{
void input ( struct student *p , int *pn ) ;
/*声明空类型函数input函数包含一个指向结构体的指针变量p和一个指向整型变量的指针变量pn*/
void savef (struct student a[] , int n);
/*声明空类型函数savef函数包含一个结构体变量a[]和整型变量n*/
void readf (struct student b[] ,int *pn);
/*声明空类型函数readf函数包含一个结构体变量b[]和一个指向整型变量的指针变量pn*/
void print( struct student *p , int n );
/*声明空类型函数print函数包含一个指向结构体的指针变量p和整型变量n*/
struct student a[100],b[100];
/*定义student类型的长度为100数组变量a和b*/
int n,n1;
/*定义整型变量n和n1*/
input ( a , &n );
/*调用函数input其实参为a和n的地址*/
savef (a,n);
/*调用函数savef其实参为a和n*/
readf (b,&n1);
/*调用函数readf其实参为b和n1的地址*/
print (a,n1);
/*调用函数print其实参为a和n1*/
}
void input ( struct student *p,int *pn)
/*定义空类型的函数input其形参为一个指向结构体的指针变量p和一个指向整型变量的指针变量pn*/
{
int i;
/*定义整型变量i*/
char c;
/*定义字符型变量c*/
printf ( "Please input student numbers:" );
/*标准输出函数，屏幕上输出"Please input student numbers:"*/
scanf ( "%d",pn);
/*标准输入函数，从键盘以整型输入一个数存到pn中*/
for( i = 0 ;i < *pn ;i++ )
/*当i = 0 且i < *pn 时i自加一*/
{
printf ("input %dth number,name,sex,3 scores:\n",i + 1);
/*标准输出函数，屏幕上输出"input "i+1"th number,name,sex,3 scores:"其中"i+1"以整型输出最后换行*/
scanf ("%d%s",&p[i].num,p[i].name);
/*标准输入函数，从从键盘以整形和字符串输入2个数分别存到p[i].num和p[i].name中*/
while(c=getchar( ),c!='f'&&c!='m');
/*从键盘输入一个数存到c当c不等于f且c不等于m*/
p[i].sex=c;
/*把c赋值给p[i].sex*/
scanf ("%d%d%d",&p[i].s[0],&p[i].s[1],&p[i].s[2]);
/*标准输入函数，以整型从键盘输入三个数存到p[i].s[0]和p[i].s[1]和p[i].s[2]中*/
p[i].total=p[i].s[0]+p[i].s[1]+p[i].s[2];
/*把p[i].s[0] + p[i].s[1] + p[i].s[2]赋值给p[i].total*/
p[i].aver=p[i].total/3.0;
/*把p[i].total / 3.0赋值给p[i].aver*/
}
}
void savef(struct student a[],int n)
/*定义函数savef函数包含一个结构体变量a[]和整型变量n*/
{
FILE *fp;
/*定义一个指向文件的指针变量fp*/
int i;
/*定义整型变量i*/
fp = fopen("stud.dat","wb");
/*打开名字为stud.dat的文件，打开方式二进制读写*/
fwrite (&n,2,1,fp);
/*从n所指向的内存中，读入1个大小为2个字节的数据块写入到fp指向的文件*/
for (i=0;i /* 当i=0且i { fwrite (&a[i],sizeof(struct student),1,fp); /*从a[i]所指向的内存中，读入一个大小为student大小的数据块写入到fp指向的文件*/ fflush(fp); /*将文件缓存中的数据刷到磁盘*/ } fclose(fp); /*关闭文件*/ } void readf(struct student b[] int*pn1) /*定义空类型的函数readf函数包含一个结构体变量b[]和一个指向整型变量的指针变量pn*/ { FILE *fp; /*定义一个指向文件的指针变量fp*/ int i; /*定义整型变量i*/ fp=fopen ("stud.dat","rb"); /*打开名字为stud.dat的文件，打开方式二进制读*/ fread(pn1, 2,1,fp); /*从fp所指向的文件读入1个2个字节的数据，存到数组pn1中*/ for (i =0;i<*pn1;i++ ) /* 当i =0且i<*pn1时i自加一*/ fread(&b[i],sizeof(struct student),1,fp); /*从fp所指向的文件中读入1个大小为student大小的数据，存到b[i]中*/ fclose (fp); /*关闭文件*/ } void print(struct student*p,int n) /*定义空类型函数print函数包含一个指向结构体的指针变量p和整型变量n*/ { int i; /*定义整型变量i*/ printf("标准输出函数No. name sex score1 score2 score3 total average\n"); /*输出"No. NAME SEX SUBJECT1 SUBJECT2 SUBJECT3 TOTAL A VERAGE"并换行*/ for(i=0;i /*当i=0且i { printf("%-4d%-16s%2c",p[i].num,p[i].name,p[i].sex); /*标准输出函数，以整型占4列宽度靠右侧从屏幕上输出p[i].num，以字符串型型占16列宽度靠右侧从屏幕上输出p[i].name,以字符型型占2列宽度靠左侧从屏幕上输出p[i].sex*/ printf("%8d%8d%8d",p[i].s[0],p[i].s[1],p[i].s[2]); /*标准输出函数，以整型占8列宽度靠左侧从屏幕上输出p[i].s[0],p[i].s[1],p[i].s[2]*/ printf("%8d%10.2f\n",p[i].total,p[i].aver); /*标准输出函数，以整型占8列宽度靠左侧从屏幕上输出p[i].total，以浮点型占10列宽度保留2位小数靠左侧从屏幕上输出p[i].aver最后换行*/ } } 2．有6个学生，每个学生数据包括学号、姓名、3门课程的成绩和换行标志。可定义一个结构体数组存放这6个学生的数据： struct student { int num; char name[20]; int score[3]; char flag; }a[6]; 从键盘输入6个学生的数据，其中flag的值应为‘\n’。然后将这6个学生的数据分别写入名为stud1.txt的文本文件和名为stud2.dat的二进制文件中。编写源程序，给出注释及运行结果。 #include struct student /*声明结构体student*/ { int num; /*结构体中包含整型变量num*/ char name[20] ; /*结构体中包含长度为20字符串型变量name*/ int score[3]; /*结构体中包含长度为3的整型数组score[3]*/ char flag; /*结构体中包含字符型变量flag*/ }a[6]; /*在结构体中定义长度为6的student变量a*/ void main() /*空类型的无参主函数*/ { void input(struct student *p); /*声明空类型函数input函数包含一个指向结构体的指针变量p*/ void print(struct student *p,int n); /*声明空类型函数print函数包含一个指向结构体的指针变量p和整型变量n*/ FILE *fp ; /*定义一个指向文件的指针变量fp*/ int n=6; /*定义整型变量n并赋初值6*/ input(a); /*调用函数input其实参为a*/ print(a,n); /*调用函数print其实参为a和n*/ fp=fopen("stud1.txt","w"); /*打开名字为stud1.txt的文件，打开方式为只写，并将fopen带回的 指针赋给fp*/ fwrite(a,sizeof(struct student),6,fp); /*从a所指向的内存中，读入6个大小为student大小的数据块写入到fp所指向的文件中*/ fclose(fp); /*关闭文件*/ fp=fopen("stud2.dat","wb"); /*打开名为stud2.dat的文件，打开方式为二进制只写，并将fopen带回的指针赋给fp*/ fwrite(a,sizeof(struct student ),6,fp); /*从a所指向的内存中，读入6个大小为student大小的数据块写入到fp所指向的文件中*/ fclose(fp); /*关闭文件*/ } void input(struct student *p) /*定义空类型的函数input其形参为一个指向结构体的指针变量p*/ { int i; /*定义整型变量i*/ for(i =0;i<6;i++) /*i从0到5进行循环*/ { printf("请输入第%d名同学数字,姓名,三门成绩:\n",i + 1 ) ; /*标准输出函数，屏幕上输出"请输入第%d名同学数字,姓名,三门成绩:"其中"i+1"以整型输出最后换行*/ scanf("%d%s",&p[i].num,p[i].name) ; /*标准输入函数，从从键盘以整形和字符串输入2个数分别存到p[i].num和p[i].name中*/ scanf("%d%d%d",&p[i].score[0],&p[i].score[1],&p[i].score[2]); /*标准输入函数，以整型从键盘输入三个数存到p[i].score[0]和p[i].score[1]和p[i].score[2]中*/ p[i].flag=getchar(); /*把数的一个字符赋给p[i].flag*/ } } void print(struct student *p,int n) /*定义空类型函数print函数包含一个指向结构体的指针变量p和整型变量n*/ { int i; /*定义整型变量i*/ printf("数字姓名课程 1 课程 2 课程 3 \n"); /*标准输出函数，输出"数字姓名课程1 课程2 课程3 "并换行*/ for(i=0;i /*i从0到n-1进行循环*/ { printf("%-4d%-20s",p[i].num,p[i].name); /*标准输出函数，以整型占4列宽度靠右侧从屏幕上输出p[i].num，以字符串型型占20列宽度靠右侧从屏幕上输出p[i].name*/ printf("%8d%8d%8d\n",p[i].score[0],p[i].score[1],p[i].score[2]); /*标准输出函数，以整型占8列宽度靠左侧从屏幕上输出p[i].score[0],p[i].score[1],p[i].score[2]*/ } } 四、实验结果： 1、输出结果： 2、输出结果： 五、实验体会或遇到问题： 1、还需要继续看书，多看，多做。 2、虽然做课内实验很麻烦，但能收获很多，使知识得到运用。 3、当真正自己去敲代码时才能发现许多细节上的问题。 4、对于文件存储，读取，及其所在位置理解掌握不够。 5、还需努力。 电子科技大学电子工程学院标准实验报告（实验）课程名称EDA技术与应用 姓名:孙远 学号:2010021030002 指导教师:窦衡 电子科技大学教务处制表 实验一八位全加器的设计 一、预习内容 1.结合教材中的介绍熟悉QuartusⅡ软件的使用及设计流程； 2.八位全加器设计原理。 二、实验目的 1.掌握图形设计方法； 2.熟悉QuartusⅡ软件的使用及设计流程； 3.掌握全加器原理，能进行多位加法器的设计。 三、实验器材 PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干 四、实验要求 1、用VHDL设计一个四位并行全加器； 2、用图形方式构成一个八位全加器的顶层文件； 3、完成八位全加器的时序仿真。 五、实验原理与内容 1、原理： 加法器是数字系统中的基本逻辑器件。例如：为了节省资源，减法器和硬件乘法器都可由加法器来构成。但宽位加法器的设计是很耗费资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度等两方面的问题。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实验表明，4 位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样，多位数加法器由4 位二进制并行加法器级联构成是较好的折中选择。因此本实验中的8 位加法器采用两个4位二进制并行加法器级联而成。 2、实现框图： 1）四位加法器 四位加法器可以采用四个一位全加器级连成串行进位加法器，实现框图如下图所示，其中CSA为一位全加器。显然，对于这种方式，因高位运算必须要等低位进位来到后才能进行，因此它的延迟非常可观，高速运算肯定无法胜任。 通过对串行进位加法器研究可得：运算的延迟是由于进位的延迟。因此，减小进位的延迟对提高运算速度非常有效。下图是减少了进位延迟的一种实现方法。可见，将迭代关系去掉，则各位彼此独立，进位传播不复存在。因此，总的延迟是两级门的延迟，其高速也就自不待言。 2）八位加法器 用两个并行四位加法器实现一个八位加法器的框图如下： 实验报告 （计算机与信息工程学院实验中心） 学期： 2014-2015 课程名称：《Java程序设计实验》 班级：信息1202 姓名：方逸梅 学号： 31 指导老师：费玉莲 《Java程序设计》 独立实验教学安排 一、实验的教学方式、安排及实验环境 （一）教学方式 对照本课程的实验教材，实验一至实验十一，由教师提示实验原理、方法、步骤等内容，在教师的指导下，学生独立完成程序设计及调试工作。实验十二的内容由学生自行设计完成。 （二）教学安排 学时数：30课时 学时安排：每次实验3学时，从学期第五周开始，共十次上机实验。 （三）实验环境 实验环境为JDK 。 （四）具体安排 地点：信息大楼实验室。 辅导：每个班次一名辅导老师，原则上由任课老师担任。 登记：实验完成，由辅导老师登记实验纪录。 学生：实验做完，完成实验报告内容，并在学期末上交实验册。 老师：批改实验，成绩与平时成绩一起占期末的30%。 二、实验的具体内容和要求 见实验报告。 浙江工商大学 计算机与信息工程学院实验报告（1）日期：地点：成绩： ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ 实验目的、实验原理和内容： 一、实验目的：熟悉Java开发环境及简单程序Java设计。 二、实验原理：SDK 的下载与安装，设置环境变量，安装java 虚拟机，使用Eclipse，编译Java 源程序，运行Java 程序。 三、实验内容及要求： 1．下载、安装并设置Java SDK 软件包。 2．熟悉Eclipse 编辑软件。 3．掌握运行Java 程序的步骤。 4．分别编写Application和Applet程序，显示字符串”Hello Java!欢迎使用！”。 要求：请同学把预备知识、步骤、程序框图、调试好的程序及存在的问题写在下面（不够可以附页）。 程序一 public class hello { public static void main(String[] args) { for(int i=0;i<=4;i++) { "Hello java! 欢迎使用!"); } } 篇一：大学物理实验报告1 图片已关闭显示，点此查看 学生实验报告 学院：软件与通信工程学院课程名称：大学物理实验专业班级：通信工程111班姓名：陈益迪学号：0113489 学生实验报告 图片已关闭显示，点此查看 一、实验综述 1、实验目的及要求 1．了解游标卡尺、螺旋测微器的构造，掌握它们的原理，正确读数和使用方法。 2．学会直接测量、间接测量的不确定度的计算与数据处理。 3．学会物理天平的使用。 4．掌握测定固体密度的方法。 2 、实验仪器、设备或软件 1 50分度游标卡尺准确度=0.02mm 最大误差限△仪=±0.02mm 2 螺旋测微器准确度=0.01mm 最大误差△仪=±0.005mm 修正值=0.018mm 3 物理天平 tw-0.5 t天平感度0.02g 最大称量 500g △仪=±0.02g 估读到 0.01g 二、实验过程（实验步骤、记录、数据、分析） 1、实验内容与步骤 1、用游标卡尺测量圆环体的内外径直径和高各6次； 2、用螺旋测微器测钢线的直径7次； 3、用液体静力称衡法测石蜡的密度； 2、实验数据记录表 （1）测圆环体体积 图片已关闭显示，点此查看 （2）测钢丝直径 仪器名称：螺旋测微器(千分尺)准确度=0.01mm估读到0.001mm 图片已关闭显示，点此查看 图片已关闭显示，点此查看 测石蜡的密度 仪器名称：物理天平tw—0.5天平感量： 0.02 g 最大称量500 g 3、数据处理、分析 （1）、计算圆环体的体积 1直接量外径d的a类不确定度sd ,sd=○ sd=0.0161mm=0.02mm 2直接量外径d的b类不确定度u○ d. ud,= ud=0.0155mm=0.02mm 3直接量外径d的合成不确定度σσ○ σd=0.0223mm=0.2mm 4直接量外径d科学测量结果○ d=(21.19±0.02)mm d = 5直接量内径d的a类不确定度s○ 化学实验报告 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】 化学实验报告 化学是一门以实验为基础的学科。化学上的许多理论和定律都是从实验中发现归纳出来的。同时，化学理论的应用、评价也有赖于实验的探索和检验。虽然到了近代乃至现代，化学的飞速进步已经产生了各种新的研究方法，但是，实验方法仍然是化学不可缺少的研究手段。新课程改革将科学探究作为突破口，科学探究不但是一种重要的学习方式，同时也是中学化学课程的重要内容，它对发展学生的科学素养具有不可替代的作用。而化学实验是科学探究的重要形式。 用化学实验的方法学习化学，既符合化学的学科特点也符合学生学习化学的认识特点，是化学教学实施素质教育的基本手段。新课程标准提倡学生独立进行或合作开展化学实验研究。通过化学实验能激发学生的学习兴趣，帮助学生通过使用探究形成化学概念、理解化学基础理论、掌握化学知识和技能，培养学生的科学态度和价值观，帮助学生发展思维能力和训练实验技能，从而达到全面提高学生的科学素养的目的。 一、对新课程标准下的中学化学实验的认识 《普通高中化学课程标准》明确了高中化学课程的基本理念：立足于学生适应现代生活和未来发展的需要，着眼于提高21世纪公民的科学素养，构建“知识与技能”、“过程与方法”、“情感态度与价值观”相融合的高中化学课程目标体系。“知识与技能”即过去的“双基”；“过程与方法”是让学生掌握学习的方法，学会学习；“情感态度与价值观”是人文关怀的体现。所以新的课程理念的核心是“让学生在知识探索的过程中，在知识、学法、人文等方面得到发展。”其中第5条特别强调：“通过以化学实验为主的多种探究活动，使学生体验科学研究的过程，激发学习化学的兴趣，强化科学探究的意识，促进学习方式的转变，培养学生的创新精神和实践能力。”[1]高中化学课程由2个必修模 实验报告单 实验时间年月日（星期）班级学生姓名 实验内容练习使用显微镜 说出显微镜的主要结构的名称和用途。 实验目的练习使用显微镜，学会规范操作显微镜。 尝试使用低倍镜观察到清晰的物像。 实验器材显微镜、写有“上”字的玻片、擦镜纸、纱布。 实验报告单实验时间年月日（星期）班级学 实验内容观察人和动物细胞的基本 学会制作人口腔上皮细胞临时装片。 实验目的用显微镜观察动物细胞的形态结构。 初步学会画细胞结构图。 显微镜、载玻片、盖玻片、0.9%生理盐水、碘液、 实验器材 吸水纸、其他动物细胞的永久装片。 实验步骤 1、取镜安放实 2、对光 3、放置玻片验 标本 步 4、观察 骤 实验步骤 5、收放 结 论 实验过程讨论分析 取显微镜时，左手握 显微镜是贵重仪器，双手取镜是为了。 住，右手托 安放显微镜略偏左的目的是： 住。安放显微镜应略 。 偏。 转动转换器，使低倍物镜对准当外界光源暗时，应选用光圈对准通光孔，同时选 孔。用反光镜。 把要观察的玻片放在 尽量使要观察的标本正对通光孔中央，这样物像容易 上，尽量使要观察的标本正对 在中找到。 中央。 转动粗准焦螺旋，使镜筒缓缓 眼睛应从侧面注视的目的是：避免 。 降，直至为 镜筒上升切忌太快，因为只有在 止，眼睛应从侧面注 位置上，物象才清晰。若镜筒上升太快，极易错过 视。 焦距。 时针转动粗准焦螺旋， 要将视野右下方的物像移到视野中央，则推移装片的 使镜简缓缓上升直到看清物像为 方向是。 止。再转动 “上”字装片在显微镜下呈图像。说明显微镜成像 准焦螺旋，使物像更清晰。 是。 实验过程讨论分析 实验后，把显微镜擦拭干净。 转动转换器使两个物镜。镜 筒降至处，反光镜放在 实 验 成 绩 实验步骤实验过程 为什 ①擦干净载玻片和盖玻片。 ②在载玻片中央，滴一滴 碎屑 实浓度一般是。 抹要均 1、制作人口腔 ③用消毒牙签的一端在口腔 侧壁轻刮几下。 验上皮细胞临时装避免 片。 ④把牙签上附有碎屑的一端， 放在载玻片的水滴中涂抹几下。 步⑤盖上盖玻片。 气泡与 ⑥在盖玻片一侧加在 骤 另一侧用吸水纸吸。 2、是微镜观察 人口腔上皮细胞 实验步骤实验过程讨论分 按生物绘图要求，画出人体口腔上皮细胞的结构 结图，并注明各部分结构的名称。实 验 成 论绩 指导教师： _________________实验教 指导教师： _________________实验教师：_______________ 题目：1位全加器的设计 一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。 二．实验原理 由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实 验箱上SW0,SW1,SW2键作为输入，并将输 入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来 显示。 三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。 其初始值、功能仿真波形和时序仿真波形分别如下所示 4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。 电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示 实验1 原理图输入设计8位全加器 一、实验目的： 熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。 二、原理说明： 一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。 三、实验内容： 1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。 2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。 四、实验环境： 计算机、QuartusII软件。 五、实验流程： 实验流程： 根据半加器工作原 理，建立电路并仿 真，并将元件封装。 ↓ 利用半加器构成一位 全加器，建立电路并 仿真，并将元件封 装。 ↓ 利用全加器构成8位全 加器，并完成编译、综 合、适配、仿真。 图1.1 实验流程图 六、实验步骤： 1.根据半加器工作原理建立电路并仿真，并将元件打包。（1）半加器原理图： 图1.2 半加器原理图（2）综合报告： 图1.3 综合报告: （3）功能仿真波形图4： 图1.4 功能仿真波形图 时序仿真波形图： 图1.5 时序仿真波形图 仿真结果分析：sout为和信号，当a=1，b=0或a=0，b=1时，和信号sout为1，否则为0.当a=b=1时，产生进位信号，及cout=1。 （4）时序仿真的延时情况： 图1.6 时序仿真的延时情况 （5）封装元件： 图1.7 元件封装图 2. 利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 （1）全加器原理图如图： 图2.1 全加器原理图 报告编号：YT-FS-1587-65 大学计算机实验报告范例 (完整版) After Completing The T ask According To The Original Plan, A Report Will Be Formed T o Reflect The Basic Situation Encountered, Reveal The Existing Problems And Put Forward Future Ideas. 互惠互利共同繁荣 Mutual Benefit And Common Prosperity 大学计算机实验报告范例(完整版) 备注：该报告书文本主要按照原定计划完成任务后形成报告，并反映遇到的基本情况、实际取得的成功和过程中取得的经验教训、揭露存在的问题以及提出今后设想。文档可根据实际情况进行修改和使用。 一、实验题目 文件和文件夹的管理 二、实验目的 1.熟悉Windows XP的文件系统。 2.掌握资源管理器的使用方法。 3.熟练掌握在Windows XP资源管理器下，对文件 （夹）的选择、新建、移动、复制、删除、重命名的 操作方法。 三、实验内容 1.启动资源管理器并利用资源管理器浏览文件。 2.在D盘创建文件夹 3.在所创建文件夹中创建Word文件。 4.对所创建文件或文件夹执行复制、移动、重命 名、删除、恢复、创建快捷方式及设置共享等操作。 四、实验步骤 （一）文件与文件夹管理 1.展开与折叠文件夹。右击开始，打开资源管理器，在左窗格中点击“+”展开，点击“—”折叠 2.改变文件显示方式。打开资源管理器/查看，选择缩略、列表，排列图标等 班/王帅、王鹏 3.建立树状目录。在D盘空白处右击，选择新建/文件夹，输入经济贸易学院，依次在新建文件夹中建立经济类1103 4..创建Word并保存。打开开始/程序/word，输入内容。选择文件/另存为，查找D盘/经济贸易学院/1103班/王帅，单击保存 5.复制、移动文件夹 6.重命名、删除、恢复。右击文件夹，选择重命名，输入新名字；选择删除，删除文件 7.创建文件的快捷方式。右击王帅文件夹，选择 四位全加器 11微电子黄跃1117426021 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】 全加器 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全 加器的方框图。图5全加器原理图。被加数A i 、加数B i 从低位向本位进位C i-1 作 为电路的输入，全加和S i 与向高位的进位C i 作为电路的输出。能实现全加运算 功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。 信号输入端信号输出端 A i B i C i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一 实验报告 (计算机与信息工程学院实验中心) 学期: 2014-2015 课程名称: 《Java程序设计实验》 班级: 信息1202 姓名: 方逸梅 学号: 1212100231 指导老师: 费玉莲 《Java程序设计》 独立实验教学安排 一、实验的教学方式、安排及实验环境 (一)教学方式 对照本课程的实验教材,实验一至实验十一,由教师提示实验原理、方法、步骤等内容,在教师的指导下,学生独立完成程序设计及调试工作。实验十二的内容由学生自行设计完成。 (二)教学安排 学时数:30课时 学时安排:每次实验3学时,从学期第五周开始,共十次上机实验。 (三)实验环境 实验环境为JDK 1、6。 (四)具体安排 地点:信息大楼实验室。 辅导:每个班次一名辅导老师,原则上由任课老师担任。 登记:实验完成,由辅导老师登记实验纪录。 学生:实验做完,完成实验报告内容,并在学期末上交实验册。 老师:批改实验,成绩与平时成绩一起占期末的30%。 二、实验的具体内容与要求 见实验报告。 浙江工商大学 计算机与信息工程学院实验报告(1)日期:地点:成绩: ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━实验目的、实验原理与内容: 一、实验目的:熟悉Java开发环境及简单程序Java设计。 二、实验原理:SDK 的下载与安装,设置环境变量,安装java 虚拟机,使用Eclipse,编译Java 源程序,运行Java 程序。 三、实验内容及要求: 1. 下载、安装并设置Java SDK 软件包。 2. 熟悉Eclipse编辑软件。 3.掌握运行Java 程序的步骤。 4．分别编写Application与Applet程序,显示字符串”Hello Java!欢迎使用！”。 要求:请同学把预备知识、步骤、程序框图、调试好的程序及存在的问题写在下面(不够可以附页)。 程序一 public class hello { public static void main(String[] args) { for(int i=0;i<=4;i++) { System、out、println("Hello java! 欢迎使用!"); } } } 结果示意图1 南华大学 船山学院 实验报告 （2009 ~2010 学年度第二学期） 课程名称EDA 实验名称1位全加器 姓名学号200994401 专业计算机科学与 班级01 技术 地点8-212 教师 一、实验目的： 熟悉MAX+plus 10.2的VHDL 文本设计流程全过程 二、实验原理图： ain cout cout ain bin sum cin bin sum cin f_adder or2a f e d u3 u2u1b a c co so B co so B h_adder A h_adder A 三、实验代码： （1）LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain ，bin ，cin : IN STD_LOGIC; cout ，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder PORT ( a ，b : IN STD_LOGIC; co ，so : OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT (a ，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT ； SIGNAL d ，e ，f : STD_LOGIC; BEGIN u1 : h_adder PORT MAP(a=>ain ，b=>bin ，co=>d ，so=>e); u2 : h_adder PORT MAP(a=>e ， b=>cin ， co=>f ，so=>sum); u3 : or2a PORT MAP(a=>d ， b=>f ， c=>cout); 实验四：8位加法器设计实验 1.实验目的：熟悉利用quartus原理图输入方法设计简单组合电路，掌握层次化设计方法。 2.实验原理：一个八位加法器可以由八个全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 3.实验任务：完成半加器，全加器，八位加法器设计，使用例化语句，并将其设计成一个原件符号入库，做好程序设计，编译，程序仿真。 1）编译成功的半加器程序： module h_adder(a,b,so,co); input a,b; output so,co; assign so=a^b; assign co=a&b; endmodule 2）编译成功的全加器程序： module f_adder(ain,bin,cin,cout,sum); output cout,sum;input ain,bin,cin; wire net1,net2,net3; h_adder u1(ain,bin,net1,net2); h_adder u2(.a(net1),.so(sum),.b(cin),.co(net3)); or u3(cout,net2,net3); endmodule 3）编译成功的八位加法器程序： module f_adder8(ain,bin,cin,cout,sum); output [7:0]sum; output cout;input [7:0]ain,bin;input cin; wire cout0, cout1, cout2 ,cout3, cout4,cout5,cout6; f_adder u0(.ain(ain[0]),.bin(bin[0]),.cin(cin),.sum(sum[0]),.cout(cout0)); f_adder u1(.ain(ain[1]),.bin(bin[1]),.cin(cout0),.sum(sum[1]),.cout(cout1 )); f_adder u2(.ain(ain[2]),.bin(bin[2]),.cin(cout1),.sum(sum[2]),.cout(cout2 )); f_adder u3(.ain(ain[3]),.bin(bin[3]),.cin(cout2),.sum(sum[3]),.cout(cout3 )); f_adder u4(.ain(ain[4]),.bin(bin[4]),.cin(cout3),.sum(sum[4]),.cout(cout4 )); f_adder 编号：TQC/K633 实验报告要求和格式完整 版 Daily description of the work content, achievements, and shortcomings, and finally put forward reasonable suggestions or new direction of efforts, so that the overall process does not deviate from the direction, continue to move towards the established goal. 【适用信息传递/研究经验/相互监督/自我提升等场景】 编写：________________________ 审核：________________________ 时间：________________________ 部门：________________________ 实验报告要求和格式完整版 下载说明：本报告资料适合用于日常描述工作内容，取得的成绩，以及不足，最后提出合理化的建议或者新的努力方向，使整体流程的进度信息实现快速共享，并使整体过程不偏离方向，继续朝既定的目标前行。可直接应用日常文档制作，也可以根据实际需要对其进行修改。 实验报告要求 1. 认真完成实验报告，报告要用中国海洋大学实验报告纸，作图要用坐标纸。 2. 报告中的电路图、光路图、表格必须用直尺画，数据使用钢笔、圆珠笔不得使用铅笔。 3. 应在理解的基础上简单扼要的书写实验原理，不提倡大段抄书。 4. 应结合具体的实验现象和问题进行讨论。 实验报告格式 南昌大学实验报告 学生姓名： 学 号： 专业班级： 中兴101 实验类型：■ 验证 □ 综合 □设计 □ 创新 实验日期： 2012 9 28 实验成绩： 实验一 一位二进制全加器设计实验 一．实验目的 （1）掌握Quartus II 的VHDL 文本设计和原理图输入方法设计全过程； （2）熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果； （3） 熟悉设备和软件，掌握实验操作。 二．实验内容与要求 （1）在利用VHDL 编辑程序实现半加器和或门，再利用原理图连接半加器和或门完成全加器的设计，熟悉层次设计概念； （2）给出此项设计的仿真波形； （3）参照实验板1K100的引脚号，选定和锁定引脚，编程下载，进行硬件测试。 三．设计思路 一个1位全加器可以用两个1位半加器及一个或门连接而成。而一个1位半加器可由基本门电路组成。 (1) 半加器设计原理 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器原理图。其中：a 、b 分别为被加数与加数，作为电路的输入端；so 为两数相加产生的本位和，它和两数相加产生的向高位的进位co 一起作为电路的输出。 半加器的真值表为 表1 半加器真值表 由真值表可分别写出和数so ，进位数co 的逻辑函数表达式为： b a b a b a so ⊕=+=- - （1） ab co = （2） 图1半加器原理图 (2) 全加器设计原理 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图2全加器原理图。全加器的真值表如下： 加法器实验报告 篇一：加法器实验报告 实验 _＿一＿＿ 【实验名称】 1位加法器 【目的与要求】 1. 掌握1位全加器的设计 2. 学会1位加法器的扩展 【实验内容】 1. 设计1位全加器 2. 将1位全加器扩展为4位全加器 3. 使4位的全加器能做加减法运算 【操作步骤】 1. 1位全加器的设计 （1）写出1位全加器的真值表 （2）根据真值表写出表达式并化简 （3）画出逻辑电路 （4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此 （5）如果电路设计正确，将该电路进行封装以用于下一个环节 2. 将1位全加器扩展为4位全加器 （1）用1位全加器扩展为4位的全加器，画出电路图 （2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两 个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3. 将4位的全加器改进为可进行4位加法和减法的运算器 （1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加 法运算而且还能进行减法运算。画出该电路 （2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个 数之和必须在4位补码的数的范围内），用quartusII进行功能仿真并对仿真结果进行截图。 【附录】 篇二：加法器的基本原理实验报告 一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。 报告编号：YT-FS-9125-27 实验报告总结(完整版) After Completing The T ask According To The Original Plan, A Report Will Be Formed T o Reflect The Basic Situation Encountered, Reveal The Existing Problems And Put Forward Future Ideas. 互惠互利共同繁荣 Mutual Benefit And Common Prosperity 实验报告总结(完整版) 备注：该报告书文本主要按照原定计划完成任务后形成报告，并反映遇到的基本情况、实际取得的成功和过程中取得的经验教训、揭露存在的问题以及提出今后设想。文档可根据实际情况进行修改和使用。 教育实验报告 对某种教育现象实验后，要对整个实验过程进行全面总结，提出一个客观的、概括的、能反映全过程及其结果的书面材料，即谓教育实验报告。教育实验报告可分为三部分：①前言。②实验过程和结果。③讨论及结论。实验报告的基本结构： （1）题目。应以简练、概括、明确的语句反映出教育的对象、领域、方法和问题，使读者一目了然，判断出有无阅读价值。 （2）单位、作者。应写明研究者的工作单位，或写明某某课题实验者或牵头人、组长、撰稿人，其他人员可写在报告的结尾处。以示对实验报告的负责，并便于读者与之联系。 （3）课题部分。是实验研究工作的出发点和实验报告的核心。课题的表述要具体、清楚，明确表示出作者的研究方向、目的，并说明课题来源、背景、针对性及解决该课题的实际意义的价值。 （4）实验方法。这是实验报告的主要内容之一，目的是使人了解研究结果是在什么条件下和情况中通过什么方法，根据什么事实得来的，从而判定实验研究的科学性和结果的真实性和可靠性，并可依此进行重复验证。关于实验方法主要应交代：①怎样选择被试，被试的条件、数量、取样方式，实验时间及研究结果的适应范围。②实验的组织类型（方法）及采取这种组织类型的依据。即：单组实验、等组实验还是轮组实验；采取这种实验类型的依据包括哪些方面，如考试成绩及评分标准；基础测定及测定内容等。③实验的具体步骤；对实验班进行实验处理的情况。④因果共变关系的验证（要注意原因变量一定要出现在结果变量之前，或两者同时出现，但不能产生于结果变量之后，否则先果后因，实验就不成立了）。这里， 实验二 半加/减器与全加/减器 一、 实验目的： （1） 掌握全加器和半加器的逻辑功能。 （2） 熟悉集成加法器的使用方法。 （3） 了解算术运算电路的结构。 二、 实验设备： 1、 74LS00 （二输入端四与非门） 2、 74LS86 （二输入端四异或门） 3、 数字电路实验箱、导线若干。 Ver 4B 4A 4￥ 3B 3A 3Y 1A IB !Y 2A 2B 2Y GND （74LS86引脚图） 三、 实验原理： 两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 A 表示 被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。 全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以 及和。 四、 实验内容： 用74LS00和74LS86实现半加器、全加器的逻辑电路功能。 （一）半加器、半减器 M=0寸实现半加，M=1时实现半减，真值表如下： （74LS00引脚 ） 功能M A B S C 半加00000 00110 01010 01101 半减10000 10111 11010 11100 —s +/- ——co M （半加器图形符号） 2、 ⑴S真值表: 00011110 00110 11001 A ⑵C真值表: 00011110 00000 10101 C 二B（A二M） （二）全加器、全减器 S CO C^BC i-1 ?（M 十 A ）（B 十 C ） 、实验结果 半加器： S 二 AB AB = A 二 B C =B （A 二 M ） 全加器： S = A 二 B - C i-1 G 二GM C 2M CI B +/一 目录 一、设计目的和要求 (1) 1.课程设计目的 (1) 2.课程设计的基本要求 (1) 3.课程设计类型 (1) 二、仪器和设备 (1) 三、设计过程 (1) 1.设计内容和要求 (1) 2.设计方法和开发步骤 (2) 3.设计思路 (2) 4.设计难点 (4) 四、设计结果与分析 (4) 1.思路问题以及测试结果失败分析 (4) 2.程序简要说明 (5) 五、心得体会 (9) 六、参考文献 (9) 一、设计目的和要求 1.课程设计目的 设计一个带进位的八位二进制加法计数器：要求在MAX+plusⅡ10.2软件的工作平台上用VHDL语言层次设计出一个带进位的八位二进制加法器，并通过编译及时序仿真检查设计结果。 2.课程设计的基本要求 全加器与带进位输入8位加法器设计要求我们通过8位全加器的设计掌握层次化设计的方法，充分理解全加器的设计过程，掌握一位全加器的程序，熟悉MAX+plusⅡ10.2软件的文本和原理图输入方法设计简单组合电路。 课程设计过程中要求能实现同步和异步的八位二进制全加器的设计。 3.课程设计类型 EDA课程设计 二、仪器和设备 PC机、MAX+plusⅡ10.2软件 三、设计过程 1.设计内容和要求 方法一： 1.原理图输入完成半加器和1位全加器的设计，并封装入库 2.层次化设计，建立顶层文件，由8个1位全加器串联构成8位全加器 3.每一层次均需进行编译、综合、适配及仿真 方法二： 1. 原理图输入完成一个四位全加器的设计 2.层次化设计，建立顶层文件，由2个4位全加器串联构成8位全加器 3.每一层次均需进行编译、综合、适配及仿真 2.设计方法和开发步骤 加法器是数字系统中的基本逻辑器件。例如：为了节省资源，减法器和硬件乘法器都可由加法器来构成。但宽位加法器的设计是很耗费资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度等两方面的问题。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实验表明，4 位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样，多位数加法器由4 位二进制并行加法器级联构成是较好的折中选择。 因此这次课程设计中的8 位加法器可采用两个4位二进制并行加法器级联而成。此外我们还讨论了由八个一位全加器串联构成的八位二进制全加器。设计中前者设计为同步加法器，后者设计为异步加法器。 3.设计思路 方法一：异步八位全加器 设计流程图如下： 图 1异步八位流程图 报告编号：YT-FS-8562-62 实验报告大全(完整版) After Completing The T ask According To The Original Plan, A Report Will Be Formed T o Reflect The Basic Situation Encountered, Reveal The Existing Problems And Put Forward Future Ideas. 互惠互利共同繁荣 Mutual Benefit And Common Prosperity 实验报告大全(完整版) 备注：该报告书文本主要按照原定计划完成任务后形成报告，并反映遇到的基本情况、实际取得的成功和过程中取得的经验教训、揭露存在的问题以及提出今后设想。文档可根据实际情况进行修改和使用。 实验要求及说明： 1、基本要求是程序必须实现部分。在完成基本要求的基础上，可对程序功能进行增强和增加。程序功能的增强可以获得额外的成绩。 2、程序的书写应符合规范。应具有适当的缩进、空格和空行，清晰的注释。函数名和变量名应尽量有意义，能够反映用途。（书写不符合要求的程序要扣分） 3、实验报告中，要对每个程序要有详细的功能描述、输入和输出说明，程序代码和程序运行结果。（功能描述不清晰、输入输出说明不准确对报告要扣分） 4、除规定的实验内容之外，每人可以提交一个自己设计的程序，要求同上。（有附加分） 5、合格条件：1）完成三个实验。2）按要求书写实验报告。3）独立完成。 6、上述说明在提交的报告中删除。 实验一：数据分析程序 编写一个程序，从数据文件中读取数据，并计算数据的统计特性，如均值和标准差。在显示器上输出数据的总数、均值和标准差。具体说明如下：数据文件名作为程序参数输入。 2. 数据文件中数据的个数预先未知，应从文件中得到。数据文件的格式可自定义。程序的各功能应由不同的函数完成。 实验二：形状表示程序 基本要求 定义三角形(Triangle)、矩形(Rectangle)和圆形(Circle)三个形状类。编写一个程序，能够根据用户输入生成相应的形状类对象。将形状的信息输出到显示器和文件中。具体说明如下： 1. 三个形状类应包含构造函数和成员函数(函数 全加器设计实验报告 姓名： 班级： 学号： 实验目的： 1.熟悉QuartusⅡ原理图设计流程,学习简单电路的设计方法、输入步骤、层次化步骤。 2.掌握QuartusII的文本输入方式的设计过程，理解VHDL语言的结构级描述方法，学习元件例化语句的设计方法。 实验原理：一位全加器可以用两个半加器及一个或门连接而成。要求使用原理图输入的方法先进行底层半加器设计，再建立上层全加器设计文件，调用半加器和或门符号，连线完成原理图设计。 全加器可以用两个半加器和一个或门连接而成，在半加器描述的基础上，采用COMPONENT语句和PORT MAP语句就可以很容易地编写出描述全加器的程序。 一.原理图 1.半加器 实验步骤 1.打开Quartus Ⅱ软件，选择新建命令，在新建对话框中选择原理图文件编辑输入项，完成新建进入原理图编辑窗口。 2.在原理图编辑窗口任意位置右击鼠标，将出现快捷菜单，选择其中的输入元件项insert symbol，按照所设计的电路，放置器件，排版，连线，完成设计后选择另存为命令，命名为h_adder存放在指定文件夹中。 3.完成半加器的设计后，重复新建命令，开始进行全加器设计，在新建的原理图中，双击鼠标，在弹出的窗口中选择project选项，将之前存入的h_adder元件，放入原理图中。 2.全加器 实验步骤 1.新建工程，在新建的工程中建立VHDL语言编辑文件，在编辑窗口处，输入设计的半加器全加器程序。 2.将设计好程序进行编译，没有错误之后定义全加器五个引脚所对应耳朵硬件电路的引脚号。 3.烧录程序，调试，验证程序是否合理。 二.程序 报告编号：YT-FS-3825-30 有关实验报告的书写格式 (完整版) After Completing The T ask According To The Original Plan, A Report Will Be Formed T o Reflect The Basic Situation Encountered, Reveal The Existing Problems And Put Forward Future Ideas. 互惠互利共同繁荣 Mutual Benefit And Common Prosperity 有关实验报告的书写格式(完整版) 备注：该报告书文本主要按照原定计划完成任务后形成报告，并反映遇到的基本情况、实际取得的成功和过程中取得的经验教训、揭露存在的问题以及提出今后设想。文档可根据实际情况进行修改和使用。 一、完整实验报告的书写 完整的一份实验报告一般包括以下项目：实验名 称： 实验目的： 实验器材： 实验原理： 实验步骤： 实验数据记录（表格）及处理： 实验结论（结果推导）： 实验讨论或分析等。 二、实验报告书写方法 1、实验名称：就是这个实验是做什么的。 2、实验目的：一般都写掌握什么方法啊；了解什 么啊；知道什么啊；会什么啊；……等。 3、实验器材：就是做这个实验需要的所有器材（仪器）。 4、实验原理：就是这个实验是根据什么来做的，一般书上会写，抄一下也就可以啦。 5、实验步骤：就是你做实验的过程，开始操作时，（1）做什么； （2）做什么；（3）做什么；…… 6、实验数据记录（表格）及处理：根据实验中涉及以及实验得到的数据，设计表格，将有关数据填在表格相应的位置；数据处理，就是该计算的，按要求计算后填入表格对应位置。 7、实验结论（结果推导）：就是做这个实验要得到的结果。 8、分析于讨论：写你的实验结果是否适合真实值？如果有误差要分析产生误差的原因，还有实验的一些比较关键的步骤的注意事项等。 对于初中生或小学生来说，书写的实验报告也可简单一点，有时也可不要分析于讨论，也可不写实验实验一 八位全加器的设计
java实验报告完整版
大学物理实验报告书(共6篇)
化学实验报告完整版
(完整版)初中生物实验报告单.docx
FPGA一位全加器设计实验报告
8位全加器实验报告
大学计算机实验报告范例(完整版)
4位全加器实验报告.doc
java实验报告完整版
EDA 1位全加器实验报告
八位加法器设计实验报告
实验报告要求和格式完整版
实验一 一位二进制全加器设计实验
加法器实验报告
实验报告总结(完整版)
数电实验报告半加全加器
8位全加器
实验报告大全(完整版)
全加器实验报告
有关实验报告的书写格式(完整版)