简易DDR布线指导原则_Simple Layout Guideline
簡易DDR佈線指導原則Simple Layout Guideline for DDR
(4 layer vs. 2 layer)
-1-
大綱
?一般佈線原則
–
差分對(Differential pair)佈線策略–
拓撲(Topology)-2-
–
串聯端接電阻(Series termination resistor)–
群組線長匹配(Group Length Matching)–
參考層建議(Reference plane)–電源完整性(Power Integrity)相關
?兩層板佈線原則
?實際案例探討
?一般佈線原則?兩層板佈線原則?實際案例探討
-3-
一般佈線原則
?四層板以上, 所有的信號線必須有良好且完整的參考層
在其下方或上方, 並且阻抗必須控制(單端信號+-10%內,差分對+-15%內)
-4-
?盡量避免太多阻抗不連續, 而造成信號傳遞時產生反射,
導致接收端訊號失真或違反信號要求
–比如: 避免90度走線, 應採取45度走線(以兩次45度取代一次90
度彎曲)或是弧線
–在設計允許下盡量減少該訊號線的過孔(Via)數量, 並非不能使
用過孔
?信號線其對應的參考層務必避免有破碎或狹縫(slot)產
生, 而導致該信號線其部分路徑的上方或下方沒有參考層. 此現象會造成信號返回電流的等效電感增大, 使得
信號完整性(SI)品質下降. 即使差分對仍需要參考層.
-5-
出處: The impact of a nonideal return path on differential
signal integrity, Per E. Fornberg, 2002 IEEE
出處: High-Speed Digital System Design—A Handbook of Interconnect Theory and Design Practices, Stephen H. Hall, Garrett W. Hall, James A. McCall, 2000 by John Wiley & Sons, Inc.
-6-
?差分對(Differential pair)佈線策略
?匹配線長比保持等距來得重要
–避免相位偏移, 使得差分對的交叉點總是提前或延遲, 並使得交叉點電壓(Vix)偏離要求, 導致時序上偏移.
?保持等距可以增強其抵抗雜訊的能力
–除了匹配線長以及從管腳散開(fan out)之外, 盡量保持等距, 目
-7-
前建議相距為0.1mm
–雖然只要足夠近, 差分對會偶合且互相成為參考, 提供回流路徑, 但差分對仍需要地平面作為參考層
–建議差分對同時走線在同一層上, 不建議差分對走線在上下層
出處: PCB Layout中的走线策略,电路设计https://www.wendangku.net/doc/f39706815.html, 中国PCB技术网,作者：阿鸣
-8-
?拓撲(Topology)
?優先考慮拓撲的互連結構對稱性, 再來考慮阻抗不連續?拓撲不對稱將導致
–不良好的信號完整性(SI)
–時序容限偏移(less timing margin)
-9-出處: High-Speed Digital System Design —A Handbook of Interconnect Theory and Design
Practices, Stephen H. Hall, Garrett W. Hall, James A. McCall, 2000 by John Wiley & Sons, Inc.
?串聯端接電阻(Series termination resistor)?藉由選擇適當的電阻值可以
–達到阻抗匹配的目的
–抑制overshot/undershot 以及ringback
–降低緩衝器(output buffer)的功率消耗
-10-
?若緩衝器(output buffer)可以選擇或調整其輸出阻抗, 與
傳輸線阻抗匹配時, 則可以不需要串聯端接電阻. 這裡
指的是點對點(point to point)的拓撲(topology)結構.
?假如是”點對兩點”或”點對多點”的拓撲結構, 則必
須仰賴仿真結果或實際經驗來決定電阻是否需要擺放
或如何選擇適當的電阻值.
?若為單向信號, 串聯端接電阻建議靠近輸出緩衝器, 並
符合Z s + R s ≒Z 0 (R on + R T ≒Z 0, R on : output driver impedance )?若為雙向信號, 串聯端接電阻則建議擺放在傳輸路徑的
中間, 使得該網絡上所有Driver 皆可得到該電阻所提供
的好處.
-11-
出處: High-Speed Digital System Design —A Handbook of Interconnect Theory and Design Practices, Stephen H. Hall, Garrett W. Hall, James A. McCall, 2000 by John Wiley & Sons, Inc.
出處: Altra, AN224, High-Speed Board Layout
Guidelines.
?群組線長匹配(Group Length Matching)
?長度匹配越嚴格, 時序容限(timing margin)越多
?整體長度越短, 訊號品質越佳, 時序容限亦越多
?DQS/DQ/DM 群組
–以DQS 差分對為基準, 其餘DQ 與DM 訊號必須在特定範圍內與
DQS 差分對等長, 例如: +-2mm 內.
-12-
等長範圍需考慮操作頻率, Controller 訊號需求, Controller 輸出
入訊號是否可以調整等等, 因此等長範圍必須依案例而定(照
JEDEC DIMM 的要求最保險, 但以消費性電子的實際應用, 相當
難達到要求).
–同DRAM 內不同的DQS 群組一樣需要匹配線長.
–可以比照參考板(Reference board)的設計(確定可行的設計或
controller 端的設計指導)作為線長匹配的依據, 必要時可採取更
為嚴謹的範圍.
?Clock/Command/Address 群組
–以Clock 差分對為基準, 其餘Command 與Address 訊號必須在特
定範圍內與Clock 差分對等長, 例如: +-5mm 內.
–等長範圍一樣需考慮操作頻率, Controller 訊號需求, Controller
輸出入訊號是否可以調整等等, 因此等長範圍必須依案例而定.
–不同DRAM 間的Clock 群組長度匹配範圍, 必須視Controller 規格
與要求而定. 也許需要匹配於特定範圍, 也許根本不需要匹配長
-13-
度.
–同樣可以比照參考板的設計(確定可行的設計或controller 端的
設計指導)作為線長匹配的依據, 必要時可採取更為嚴謹的範圍.
?Clock 差分對與DQS 差分對
–由於DRAM write cycle 時, 有明確定義tDQSS, Clock 差分對與DQS
差分對有時序上的要求, 因此Clock 與DQS 也需要長度匹配.
–依照controller 端的設計指導的要求或參考板的設計作為長度
匹配的依據
?蛇線(Serpentine)
?用來調整延遲或線長匹配
?避免90度直角彎曲
?耦合距離(S)建議2~3X線寬以上, 若S太小, 耦合長度(Lp)越短越好
-14-
?範例: JEDEC DDR3 SO-DIMM Raw Card F3
?信號之間避免長距離緊密貼近佈線, 視情況一段距離後可拉開間距
?空間允許下, 蛇線之間也建議部分錯開
-15-
?緊鄰的兩層信號線(2層或6層以上PCB), 建議錯開佈線, 以減少串擾(crosstalk)影響, 或是上下兩層信號以互相垂直方向分別佈線.
-16-
?參考層建議(Reference plane)
?參考層提供返回電流路徑.
?電源平面與地平面皆可以成為信號的參考平面.
?原則上較高速的信號應選擇較乾淨的地平面作為參考.?較低速的信號可以選擇電源平面與地平面作為參考.
-17-?去耦合電容足夠多時, 電流會經由電容完成其迴路(loop).?盡量保持參考平面的完整, 避免過度破碎.
?有時過孔過於集中時, 會造成類似第4頁結果, 應避免.
?
高速信號路徑上的參考平面勿切換(例: 由地平面變電源平面).
?在符合阻抗控制的要求下, 參考面與信號線的距離越近,
抗串擾的能力越強.
?電源完整性(Power Integrity)相關
?電源傳輸網絡(Power Distribution Network, PDN)的阻抗
要低
–避免直流IR drop 過於嚴重
–電源/地平面盡量完整, 或是連接的電源/地線路其線寬要粗, 或是連接的線路要多
–若電源為信號參考平面或參考線時, Controller 與DRAM 之間的-18-
電源必須以較短的路徑相連, 以提供信號良好的返回電流路徑
–設計允許下, 連接電源/地平面的過孔可以盡量配置, 使得電流可以有較多的路徑, PDN 的阻抗較低
?根據實際經驗或仿真結果擺放適當容值的電容以及足
夠的數量
–電容擺放盡量靠近Controller, DRAM, 以及VRM (Voltage
Regulator Module)
–電容可以降低PDN 阻抗, 亦提供電源與地之間的返回電流路徑
出處: High-Speed Digital System Design—A Handbook of Interconnect Theory and Design
-19-
-20-
出處: High-Speed Digital System Design —A Handbook of Interconnect Theory and Design Practices, Stephen H. Hall, Garrett W. Hall, James A. McCall, 2000 by John Wiley & Sons, Inc.