《微机原理及接口技术》(计算机科学与技术本科)
第一部分客观题
一,单项选择题。
1.使用512M*4的DRAM芯片构成2GB主存条,需要()个这样的DRAM芯片。C
A 2
B 4
C 8
D 16
2.Flash Memory (闪存)属于一种()存储器芯片。B
A 不可编程只读
B 可编程只读
C 静态随机
D 动态随机
3.使用语句“vardword3721”定义的变量var在主存占用()个字节存储空间。C
A 1
B 2
C 4
D 5
4.对存储器芯片发出读命令到获得数据的时间常被称为:B
A 读取时间
B 写入时间
C 读周期D写周期
5.DMA传送期间,控制数据传送的部件是:B
A 处理器
B D MA控制器
C 主存储器
D 外设
二,对错判断题,正确的选“A”,错误的选”B”
6,高性能计算机中常使用Cache(高速缓冲存储器)扩大主存容量。B
7,采用全译码连接存储器与处理器,存储单元与存储地址一一对应、没有地址重复。A 8,IA-32处理器采用小端方式存储多字节数据,其最低字节数据保存在低存储器地址。A
9.指令“MOV EAX,[EBX]”中两个操作数均采用寄存器寻址方式。
10.一个外设只能占用一个I/O地址(端口)。B
第二部分主观题
一,填空题。
1,处理器(例如8086)通常支持两种类型的外部中断,一个是可屏蔽中断,另一个是(不可屏蔽中断)
2.IA-32处理器的逻辑地址由段基地址和(偏移地址)两部分组成,代码段下一条要执行
的指令由CS寄存器和(2D)寄存器指示。
3.8086有3个最基本的读写控制信号(引脚)它们是M/IO,(R D)和(WD)
二,问答题。
1,处理器完成一条指令的整个处理过程,可以分为取指、译码和执行3个阶段,说明这3个阶段的主要功能。
答:分别在不同的功能部件上依次独立完成。取指部件完成从存储器装载一条指令,通过译码部件产生下一周期数据路径需要的控制信号,完成寄存器的解码,再送到执行单元完成寄存器的读取、ALU运算及运算结果的写回,需要访问存储器的指令完成存储器的访问2,说明8086处理器HOID,NMI和INTR引脚的含义。
答:(1) INTR 可屏蔽中断请求信号CPU在每条指令的最后一个时钟周期采样该引脚信号。若INTR=1,且中断允许标志IF=1,则CPU将响应中断,而进入中断响应周期;若IF=0,则CPU不响应中断请求,继续执行下一条指令
(2) HOID总线保持请求信号,输入(高有效)当系统中CPU之外的另一个主模块要求占用总线时,通过HOLD引脚向CPU发出一个高电平的请求信号
(3)NMI 不可屏蔽中断请求信号当NMI出现上升沿(↑),则CPU在完成当前指令后,转去相应不可屏蔽中断。
3.什么是存储访问的局部性原理,它分成哪两个方面的局部性?
答:访存的局部性原理:程序中对于存储空间90%的访问局限于存储空间的10%的区域中,而另外10%的访问则分布在存储空间的其余90%的区域中。这就是通常说的局部性原理。
访存的局部性规律包括两个方面:1、时间局部性:如果一个存储项被访问,则可能该项会很快被再次访问。2、空间局部性:如果一个存储项被访问,则该项及其邻近的项也可能很快被访
4.设总线的时钟频率为8MHZ,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?
解:由于:f=8MHz,T=1/f=1/8M秒,因为一个总线周期等于一个时钟周期
所以:总线带宽=16/(1/8M) = 128Mbps=16MBps