序号章节名称
缩写或
概述
11.1.1.1计算机系统的多级层次结构
21.1.1.2各个机器级的实现的依
31.1.1.3翻译transl ation
41.1.1.4解释interp retati on
51.1.1.5M0-M5各级的实现方式61.1.1.6虚拟机器的定义
71.1.1.7实际机器的定义
81.2.1.1透明的定义
91.2.1.2计算机系统结构的定义
101.2.1.3计算机系统结构的属性(需了解一部分)
111.2.1.4计算机系统结构不包含的内容
121.2.1.5计算机组成的定义
131.2.1.6计算机组成设计包含的内容(需了解一部分)
141.2.1.7计算机实现的定义
151.2.1.8计算机系统结构、组成和实现的区别举例
161.2.2.1结构、组成、实现三者的相互影响
171.3.1.1计算机系统结构设计的
181.3.1.2计算机系统结构设计软硬件取舍的原则
191.3.2.1计算机系统的设计思路(多层结构)
201.4.1.1软件的可移植性的定义211.4.1.2软件移植的基本技术221.4.3.1模拟的定义
231.4.3.2模拟的宿主机和模拟机的定义
241.4.3.3宿主机模拟/仿真目标机的范围
251.4.3.4模拟适用的情况261.4.3.5仿真的定义
271.4.3.6仿真的宿主机和仿真机的定义
281.4.3.7模拟和仿真的区别
291.5.1.1计算机的性能的衡量标准
301.5.1.2计算机应用的分类
311.5.2.1计算机器件的发展
321.5.2.2非用户片的定义功能片331.5.2.3现场片
341.5.2.4用户片
351.6.1.1提高计算机系统性能的有效途径
361.6.1.2并行性的定义
371.6.1.3执行角度看的并行性由低到高的4个等级
381.6.1.4数据处理的并行性由低到高的4个等级
391.6.1.5信息加工的并行性由低到高的4个等级
401.6.1.6并行性开发的途径411.6.1.73T目标的定义
421.6.2.1并行处理计算机按结构分类
431.6.2.2耦合的分类
441.6.3.1计算机系统的分类(指令流数据流分类法)(弗林分类法)
451.6.3.2弗林分类法的计算机分
类举例
25页图
461.6.3.3计算机系统的分类(指令流和执行流分类)(库克分类法)
471.6.3.4计算机系统的分类(数据处理的并行度)(冯泽云分类法)
482.1.1.1数据表示的定义
492.1.1.2软件要处理的数据结构的种类
502.1.1.3数据表示的确定实质512.1.2.1标识符数据表示的定义522.1.2.2标识符数据表示的优点532.1.2.3标识符数据表示的缺点542.1.2.4数据描述符的定义
552.1.2.5数据描述符表示数据或描述符的方式
562.1.2.6标识符和数据描述符的区别
572.1.2.7向量数组数据表示的特582.1.2.8堆栈机的特点
592.1.3.1数据表示的原则
602.1.3.2浮点数尾数基数的取值特性
612.1.3.3浮点数尾数的下溢处理方法分类
622.2.1.1寻址方式的定义
632.2.1.2计算机寻址方式(对象)的分类
642.2.1.3指令逻辑地址形成真地址的方式分类
652.2.2.1静态再定位定义
662.2.2.2动态再定位定义(基址寻址)
672.2.2.3信息在存储器中按整数边界存储的定义
682.3.1.1指令系统设计的原则692.3.1.2指令的构成
702.3.1.3指令的优化的定义
712.3.1.4哈夫曼压缩概念的基本思想
722.3.1.5哈夫曼编码的特点732.4.1.1指令系统设计的方向
742.4.1.2面向目标程序优化的思路原则
752.4.1.3面向目标程序优化的思路1:静态使用频度
762.4.1.4面向目标程序优化的思路2:动态使用频度
772.4.1.1面向高级语言优化的思路原则
782.4.1.2面向高级语言优化的思路
792.4.3.1死锁的定义
802.5.2.1RISC设计原则
812.5.2.2CISC和RISC的比较823.1.1.1输入输出系统的组成833.1.1.2输入输出系统经历的阶843.2.1.1按信息传送方向的总线853.2.1.2按用法的总线分类863.2.2.1总线按优先次序确定的
873.2.3.1信息在总线上的传送方法
883.2.4.1数据宽度的分类893.3.1.1中断的相关说明903.3.2.1中断系统的功能
913.4.1.1根据信息传送方式的通道分类
923.4.2.1通道流量计算公式934.1.1.1对存储器的基本要求944.1.2.1并行主存系统的定义954.1.3.1存储体系的定义
964.1.3.2解决主存和CPU速度差异的办法
974.2.1.1虚拟存储器的存储管理方式分类
984.2.1.2基址的定义
994.2.1.3段式管理的要求
## 4.2.1.4段式和页式存储的特点## 4.2.1.5段页式存储管理的定义## 4.2.1.6段页式与段式的区别## 4.2.1.7段页式存储的主要问题## 4.2.2.1实页冲突
## 4.2.2.2全相联印象的定义
## 4.2.2.3替换算法的分类
## 4.2.2.4命中率的一些说明
## 4.2.2.5页面失效频率(PFF)的定义
## 4.2.3.1页面失效的定义
## 4.2.3.2颠簸的定义
## 4.2.3.3快表和慢表的定义## 4.2.3.1访问cache的时间## 4.3.1.1cache物理安放位置
## 4.3.2.1cache映象与变换的方法分类
## 4.3.3.1cache替换算法的分类## 4.3.4.1cache的透明性说明
## 4.3.4.2解决主存和cache内容不一致的方法
## 4.3.4.3cache写不命中的处理方法
## 4.3.4.4cache的取算法相关说明## 4.3.4.5cache的命中率
## 5.1.1.1解释一条机器指令的微操作分类
## 5.1.1.2一次重叠的定义
## 5.1.1.3重叠在程序中的注意事
## 5.1.2.1相关的定义
## 5.1.2.2指令相关的处理方法
## 5.1.2.3数相关的处理方法
## 5.2.1.1流水的定义
## 5.2.1.2流水的分类
## 5.2.2.1流水线处理机的吞吐率
## 5.2.2.2消除瓶颈的方法
## 5.2.2.3流水最大吞吐率
## 5.2.2.4流水实际吞吐率
## 5.2.2.5流水加速比
## 5.2.2.6流水线各段效率
## 5.2.2.7流水工作计算举例139页## 5.2.3.1全局性相关的定义
## 5.2.3.2任务在流水线中流动顺序的安排和控制方式分
## 5.2.3.3读写相关的说明
## 5.2.3.4全局性相关的处理方法
## 5.3.2.1Vi冲突定义
## 5.3.2.2功能部件冲突定义
## 5.3.2.3链接技术的定义
## 6.1.1.1阵列处理机的分类
## 6.1.2.1阵列处理机的特点
## 6.3.1.1SIMD的交换方法
## 6.3.1.2SIMD网络拓扑结构分类
## 6.3.2.1动态网络的单级网络分
## 6.3.2.2单级网络的最大距离
## 6.3.3.1N=8的多级立方体互连网170页
## 6.3.3.2N=8的多级混洗交换网络(OMEGA)
173页
## 6.3.3.34种多级互连网络灵活性对比
## 6.4.1.1并行存储器的冲突访问##7.1.1.1多处理机的定义及特性##7.2.1.1多处理机的分类
##7.2.2.1多处理机的机间互连形
##7.4.1.1多处理机的任务粒度设置依据
##7.5.1.1多处理机的操作系统分##8.1.1.1脉动阵列机相关说明##8.1.1.2脉动阵列机的特点
##8.3.1.1数据流机的定义
##8.5.1.1智能机的构成元素
定义或说明
1:M0微程序(微指令)机器、2:M1传统(机器指令)机器、3:M2操作系统(作业控制)机器、4:M3汇编语言机器、5:M4高级语言机器、6:M5应用语言机器;1-2为实际机器,3-6为虚拟机器
翻译和解释
是先用转换程序将高一级机器级上实现的程序整个地变换成低一级机器级上等效的程序,然后再在低一级机器上实现的技术。
在低级机器级上用它的一串语句或指令来仿真高级机器级上的一条语句或指令的功能,通过高级机器语言程序中的每条语句或指令逐条解释来实现的技术。
M0用硬件实现,M1用微程序(固件实现),M2到M5大多采用软件实现。
以软件为主实现的机器
以硬件或固件实现的实际机器
客观存在的事物或属性从某个角度看不到,称之为透明
是系统结构的一部分,指的是传统机器级的系统结构,其界面之上包括操作系统、汇编语言、高级语言和应用语言级中所有的软件功能,界面之下包括所有硬件和固件的功能。它是软件和硬件/固件的交界面,是机器语言、汇编语言、程序设计者,或者编译程序设计者看到的机器物理系统的抽象。是研究软、硬件之间的功能分配以及对传统机器级界面的确定,提供机器语言、汇编语言设计者或编译程序生成系统为使其设计或生成的程序能在机器上正确运行应看到或遵循1、数据表示;2、寻址方式;3、寄存器组织;4、指令系统;5、存储系统组织;6、中断机构;7、系统机器级的管态和用户态的定义与切换;8、I/O结构;9、信息保护方式和保护机构等等。
不包含“机器级内部”的数据流和控制流的组成,逻辑设计和器件设计等。
指的是计算机系统结构的“逻辑实现”,包括机器级内的数据流和控制流的组成以及逻辑设计等。主要围绕提高速度、提高操作的并行度、重叠度、功能的分散、设置专用功能部件等方面来设计。
1、数据通路宽度;
2、专用部件的设置;
3、各种操作系统对部件的共享程度;
4、功能部件的并行度;
5、控制机构的组成方式;
6、缓冲和排队技术;
7、预估、预判技术;
8、可靠性技术等等
指的是计算机组成的物理实现。着眼于器件技术和微组装技术。
是否设置乘法指令属于系统结构,是用高速乘法器还是加法器和移位器实现数据组成,乘法器加法器的物理实现属于实现。
三者互不相同,但相互影响。结构的变化可能会引起组成的变化,组成的变化也可能会引起结构的变化等等。需综合考虑价格、速度、性能、实现等因素。
主要是进行软、硬件功能分配。
硬件高-》速度快、成本高、降低灵活性和适应性。软件高-》速度慢、成本低、灵活性高。
原则1、在现有的硬件(主要是逻辑器件和存储器件)条件下,系统要有高的性能价格比。经常用的功能用硬件,产量大的计算机系统,增大硬件功能实现。
原则2、准备采用和可能采用的组成技术要尽可能不要过多或不合理的限制各种组成、实现技术的采用。
原则3、不能只从硬件角度考虑如何便于应用组成的实现,还要从软件的角度把如何编译和操作系统的实现以及为高级语言程序设计提供更好更多的硬件支持放在首位。
1、由上而下:满足应用开始,适合专用机设计,不适合通用机设计,
2、由下而上:不管应用要求,从到手硬件开始设计;软、硬件脱节是以上两种设计的主要缺点。
3、中间开始:从层次结构中软硬件交界面设计,目前主要是传统机器和操作系统机器级之间。
指的是软件不修改或经过少量修改就可由一台机器搬到另外一台机器上运行,同一软件可应用于不同的环境。
1、统一高级语言,
2、采用系列机(系列机上可实现软件兼容,中档机性能价格比较高),
3、模拟与写真。
用机器语言(第二层级)程序解释实现软件移植的方法称为模拟(需要通过机器语言和微程序两重解释)。
进行模拟的机器称为宿主机,被模拟的机器称为虚拟机。
1、机器语言;
2、存储体系;
3、I/O系统;
4、控制台的操作;
5、形成虚拟机的操作系统
适合于移植运行时间短,使用次数少,时间没有约束限制的软件。
用微程序(第一层级)直接解释另一种机器指令系统的方法叫仿真(只需要通过微程序一重解释)。
进行仿真的机器称为宿主机,被仿真的机器称为目标机。
区别在于解释的语言,仿真用微程序解释,解释程序存在于控制存储器中;模拟用机器语言解释,解释程序存在主存中。仿真更快,不灵活;模拟更适合两种机器结构差异大的情况,灵活但速度不快。
1、硬件:主频、CPU速度、字长、数据类型、主存容量、寻址范围、存储体系、I/O处理能力、I/O设备、指令系统等;
2、软件:高级语言状况、操作系统功能、用户程序等;
3、可靠性;
4、可用性等多种指标的综合。
1、数据处理;
2、信息处理;
3、知识处理;
4、智能处理。
电子管-晶体管-小规模集成电路-大规模继承电路-超大规模继承电路
功能由器件厂生产时定死了的器件。速度较慢,价格便宜。
用户可根据需要改变器件内部功能。速度一般,价格一般。
按用户要求生产的高集成度VLSI器件。速度较快,价格贵。
开发并行性,挖掘潜在的并行性,提高并行处理和操作的程度。
解题中具有同时进行运算或操作的特性,只要在同一时刻或同一时间间隔内,完成两种或两种以上性质相同或不同的工作,在时间上重叠,都体现了并行性。
1、指令内部:指令内各个微操作之间的并行;
2、指令之间;
3、任务或进程之间;
4、作业或程序之间。
1、位串字串:同时处理一个字的一位,没有并行性;
2、位并字串:同时处理一个字的全部位;
3、位片串字并:同时对许多字的同一位(俗称片)进行处理;
4、全并行:同时对许多字的全部或部分位进行处理。
1、存储器操作并行:相联处理机;
2、处理器操作步骤并行:流水线处理机;
3、处理器操作并行:阵列处理机;
4、指令、任务、作业并行:多处理机。
1、时间重叠(重叠流水);
2、资源重复(多个机器处理同一任务);
3、资源共享(多个用户轮流使用同一套资源)1TFlops计算能力,1Tbyte主存容量,1Tbyts/s的I/O带宽。
1、流水线计算机(主要通过时间重叠,多个部件在时间上交错重复预算和处理);
2、阵列处理机(通过资源重复,即同类型机器实现空间商的并行);
3、多处理机(资源共享;共享主存紧耦合、不共享主存松耦合);
4、数据流计算机1、最低耦合:计算机之间无物理连接,通过磁盘、磁带等对主机输入输出;2、松散耦合:多台计算机通过a通道或b通信线路实现互连;3、紧密耦合:共享主存。
1、单指令流单数据流:SISD(流水方式的单处理机);
2、SIMD(流水方式);
3、MISD(阵列);
4、MIMD(多处理机)。
1、单指令流单执行流:SISE(单处理机);
2、SIME(带多操作部件的处理机);
3、MISE(带指令级多道程序的处理机);
4、MIME(多处理机)。
1、字串位串:WSBS,每次只处理一个字的一位(位串行机);
2、字串位并:WSBP,每次处理一个字的n位(位并行机);
3、字并位串:WPBS,每次处理m个字的1位(阵列处理机);
4、字并位并:WPBP,每次处理m个字的n位(多处理机)。
数据表示是指能由机器硬件直接识别和引用的数据类型;数据表示是数据结构的组成元素。
串、队、栈、向量、队列、阵列、链表、树、图等。
软、硬件的取舍。
机器中每个数据都带类型标志位,将数据类型与数据本身直接联系在一起的数据表示方式。
1、简化了指令系统和程序设计;
2、简化了编译程序;
3、便于实现一致性校验;
4、能由硬件自动变换数据类型;
5、为软件调试和应用软件开发提供了支持。
1、增加所占主存空间;
2、降低指令执行速度。
对于属性相同的元素,采用分开存放的描述符来表示访问的数据的地址及其他信息的符号。
前三位为000表示该字是数据,前三位为101表示该字为描述符。
标识符与每个数据相连,合存于同一存储单元,描述单个数据的类型特征;描述符与数据分开存放,用于描述所要访问的数据是单个还是整块的,访问该数据块或数据元素所要的地址及其他信息等。
1、快速形成元素地址;
2、便于实现各元素成块预取;
3、节省存储空间,减少处理时间。
1、由高速寄存器组成的硬件堆栈,访问速度是寄存器的,容量是主存的;
2、可直接对堆栈中的数据进行各种运算和处理;
3、有力的支持高级语言程序的编译;
4、有力支持子程序的嵌套和递归调用;
5、使用较少地址码,或者相对寻1、看系统效率是否提高,即是否减少了实现时间和存储时间;2、看其通用性和利用率是否高。
尾数基数越大,浮点数范围越大,增加可表示数的个数,减少移位次数,提高运算速度。但会降低数据的表示精度,使数值分布变稀。
1、截断法:实现简单,不增加硬件,误差大;
2、舍入法:实现简单,不增加硬件,最大误差小,处理速度慢。
3、恒置1法:实现简单,不增加硬件,最大误差大;
4、查表舍入法:误差最小,速度最快,但需增加硬件。
指令按什么方式寻找(或访问)所需要的操作数或信息。
1、面向主存;
2、面向寄存器(速度快);
3、面向堆栈(减轻高级语言负担,地址节省好,支持嵌套、递归等)。1、立即;2、直接;3、间接;
4、相对;
5、变址。
在目的程序装入主存时,由程序装入软件方法把目的程序的逻辑地址变换为物理地址,程序执行时物理地址不再改变。增加相应标志来指明地址码是否需要增加基址,在执行每条指令时才形成访存物理地址。
为了确保任何时候需要的信息都只有一个存储周期访问到,信息在主存中存放的地址必须是该信息宽度的整数倍。
1、优化机器的性能价格比;
2、有利于指令系统的发展和改进;
3、满足系统的基本功能。
操作码和地址码
如何用最短的位数来表示指令的操作信息和地址信息。
当各种事件发生的概率不均等时,采用优化技术对发生概率最高的事件用最短的位数(时间)来表示(处理),而对概率较低的,允许用较长的位数(时间)来表示(处理),使平均位数(时间)缩短。
不是唯一的,树形状不同,但只要采用全哈夫曼编码,操作码的平均时长是唯一的。
1、复杂指令系统计算机(CISC):增强原有指令功能以及设置更为复杂的新指令取代原有软件子程序的功能,实现软件功能化。
1、优化指令及指令串使用频度;
2、增设复合指令取代原有宏指令或子程序,提高速度,降低存储空间。
对程序统计出指令及其指令串使用频度称为静态使用频度,按静态使用频度改进指令系统是减少目标程序的占用空间。对程序执行过程中统计出指令及其指令串使用频度称为动态使用频度,按动态使用频度改进指令系统是减少目标程序的执行时间。
尽可能的缩短高级语言和机器语言的语义差距,支持高级语言编译,缩短编译长度和时间。
1、优化高级语言使用频度;
2、面向编译,优化代码生成;
3、改进指令系统,使之与各种语言间的语义差异缩短。
4、使机器分别面向各种高级语言的多种指令系统,多种系统结构;
5、发展高级语言机器。
一组进程中每个进程都只占有为完成该进程所必须的部分资源,并未获得全部资源,从而无法进行下去。
1、只选择使用频度很高的指令;
2、减少指令系统寻址方式,一般不超过两种;
3、使所有指令都在一个周期内完成;
4、扩大通用寄存器数量;
5、大多数指令采用硬联控制实现;
6、精简指令和优化编译程序,更好的支持高级语言。RISC优点:1、指令简单,2、机器执行速度快,3、成本低且可靠,4、可直接支持高级语言实现;缺点:1、要完成复杂功能指令多,2:对浮点运算和虚拟存储器支持不足,3:编译程序比CISC难写。
1、输入输出设备;
2、设备控制器;
3、与输入输出操作有关的软硬件。
1、程序控制I/O;
2、直接存储器访问(DMA);
3、I/O处理机方式(分为通道及外围处理机两种方式)。
1、单向传输;
2、双向传输(半双向、全双向)
1、专用(只连接一个物理设备);
2、非专用(同一时刻只有一对部件可使用总线进行通讯)。
1、串行链接;
2、定时查询;
3、独立请求。
1、同步(部件间的信息传送由定宽、定距的系统时标同步);
2、异步(分为单向控制和请求/回答双向控制两种)。I/O总线中使用最广泛的是异步双向互锁通讯方式。
1、单字(单字节):适合输入机,打字机等低速设备;
2、定长块:适合磁盘等高速设备;
3、可变长块:适合优先级高的中高速磁带、磁盘设备;
4、单字加可变长块:适合速度低但优先级较高的设备。
引起中断的各种事件称中断源,中断源向中断系统发出的中断申请叫中断请求。中断响应是允许中断CPU现行程序的运行,转去对请求进行预处理,包括保存好断点及现场,调出处理该中断的中断服务程序,准备运行。这部分工作通过交换新旧程序状态字(PSW)来实现。
1、中断请求的保存和清除;
2、优先级的确定;
3、中断断点及现场的保存;
4、对中断请求的分析处理返回等。
1、字节多路:字符类低速设备;
2、选择:优先级高的高速设备;
3、数组多路:磁盘等高速设备。
通道流量=∑字节数/请求时间
1、容量大;
2、价格便宜;
3、速度快。
能并行读出多个CPU字的单体多字、多体单字、多体多字的交叉访问主存系统
通过I/O处理机和多道程序让程序的调入调出由软硬件来完成,使速度接近于主存,容量是辅存,价格接近辅存,称这种系统为存储体系。
1、在CPU中设置通用寄存器;
2、采用存储器的多体交叉并行存取来提高主存的等效速度;
3、采用cache存储器。
1、段式(分段存储,需要段地址表,查表速度低段间会浪费);
2、页式(将主存空间和程序空间机械地等分成固定大小的页,一般在512B~几K,地址包含页号和页内位移,需要设置页表记录地址对应关系);
3、段页式。
段、页等存放在主存中的起始地址。
系统要为每道程序分别设置段印象表,还要操作系统为整个主存系统建立实主存管理表(包括占用区域表和可用区域段式中每个段独立,有利于程序员灵活实现段的链接,修改段的容量,每个段只包含一种类型的对象,易于对特定类型的保护实现,易于实现多个用户、进程对公用段的管理。页式对程序员透明,所需映像表硬件少,地址变换速度快,浪实存机械等分成固定大小的页,程序按模块分段,每个段又分成与主存页面大小相同的页。
段页式段的起点不是任意的,必须位于主存页面的起点。
地址变换过程至少需要查表两次。
主存中的每个页面位置可对应多个虚页,有可能发生两个以上的虚页想进入主存同一个页面位置的页面争用。
每道程序的任何虚页都可以映像装入任何实页位置。全相联映像的实页冲突概率最低 。
1、随机算法(RAND);
2、先进先出法(FIFO);
3、近期最少使用法(LRU);
4、优化替换算法(OPT),理想化算法。3-4为堆栈形替换算法。
命中率是评价存储体系性能的重要指标,程序地址流、替换算法、分配给程序的实页数都会影响命中率。
设置一个值,根据失效率来比较这个值,当失效率低于此值则减少主页数,反之则增加。
如果当前页在主存中,跨页存放的那一页不在主存中,就会在取指令、取操作数、或间接寻址等访问过程中发生页面失指令或操作数跨页存放的那些页轮流从主存中被替换出去的现象。
快速硬件存放当前正在使用的虚实地址印象关系称为快表;原先存放虚实地址映像关系的表称为慢表。
访问cache的时间一般是访问主存时间的1/4~1/10,一般为50ns
为了发挥cache的高速性,较小cpu与cache之间的传输延迟,应该让cache在物理位置上尽量靠近处理机或就放在处理机1、全相联映象及变换(主存中任意一块都可映象转入到cache中任意一块位置):块冲突概率最低,空间利用率高,但代价大,查表速度慢。2、直接映象及变换(主存空间按cache大小等分成区,每个区内的各块只能按位置一一对应到cache的相应位置上):优缺点和1相反。3、组相联映象及变换(将cache和主存空间都分成组,各组之间是直接映象,1、堆栈法;2、比较对法(让各块成对组合,用触发器的状态表示该比较对内两块访问的远近次序,再经门电路找到cache存储器的地址变换和块替换算法是全硬实现的,因此cache对应用程序员和系统程序员都是透明的,对处理机和主存之间的信息交往也是透明的。
1、写回法/抵触修改法(CPU只写回cache,仅当需要替换时,才将改写过的cache写回内存):一般单处理机使用;
2、写直达法/存直达法(CPU写入cache同时,也利用处理机和主存之间的直接通路,写入主存):多处理机使用。
1、按写分配法:cache写不命中时,除写入主存外,还要把单元所在的块从主存内容调入cache,写回法多采用按写分配法。
2、不按写分配法:cache写不命中时,只写入主存,写直达法多使用不按写分配法。
cache的取算法一般采用按需取进法,即在cache块失效时,才将要访问的字所在的块取进。何时取块分为恒预取(使不命中率下降75%~80%)和不命中时预取(使不命中率下降30%~40%)两种方法,但恒预取传输量要求大。块的大小不宜超可达到0.996
1、取指令;
2、分析指令;
3、执行指令。
指令分析部件和指令执行部件在任何时候都有两条相邻的指令在重叠解释的方式称之为一次重叠。
应尽量减少使用条件转移指令
因机器语言程序中邻近指令之间出现关联,需要同时解释而出错的现象。如数相关、指令相关等。
设置执行指令
1、推后读;
2、设置相关通道。
流水是重叠的引申,是把重叠的指令由两个过程细化分为多个子过程。
1、按扩展方向:向下扩展分法和向上扩展分法;
2、按功能:单功能和多功能流水线;
3、静态流水动态流水;
4、按数据表示:标量流水和向量流水;
5、各功能段之间是否有反馈回路:线性和非线性。
TP=1/最大单独过程时间
1、将瓶颈进一步细分;
2、重复设置多套瓶颈段并联
TPmax=1/max△T
TP=n/(m△t0+(n-1)△t0)=TPmax/(1+(m-1)/n) 就是结果/时间;m:流水线的段数,n:完成任务数
Sp=nm△t0/(m△t0+(n-1)△t0)=m/(1+(m-1)/n) 就是顺序时间/实际时间
n/(m+(n-1)) 阴影面积/全部时空面积
转移指令和其后指令间存在关联,使之不能同时解释,造成对流水机器的吞吐率下降的影响比指令相关、主存操作数相关和通用寄存器组相关及基址值或变址值相关严重得多,称为全局相关,后者称为局部相关。
1、顺序流动方式或同步流动方式;
2、异步流动方式
写写相关和先读后写相关只有在异步流动时才能发生
1、猜测法;
2、加快和提前形成条件码;
3、采取延迟转移;
4、加快短循环程序的处理
并行工作的各向量指令的源向量或结果向量使用了相同的Vi(向量寄存器)
同一功能部件被要求并行工作的多条向量指令使用。
在前一条指令的第一个结果分量到达向量寄存器组并可以用作本条向量指令的源操作数时,立即启动本条指令工作形成链。是提高机器整体运算速度的重要措施。
1、分布存储器;
2、集中式存储器;
1、单指令流多数据流;
2、采用资源重复方式;
3、利用并行性中的同时性,而不是并发性;
4、设备利用率没有流水高,硬件价格低才能体现性价比;
5、适用于向量处理。
1、线路交换:在源和目的地建立实际连接线路,适用于大批量数据传输;
2、包交换:将数据置于包内传送,无实际连接通路,适用于短数据信息;
3、线路/包交换。
1、静态拓扑:线型、环形、星形等。
2、动态拓扑:单级(需循环多次才能实现任意两个单元的通信,也叫循环网络)和多级(多个单级网络组成)两类。
1、立方体、
2、PM2I、
3、混洗交换单级网络。
1、立方体是N;
2、PM2I是N/2;
3、混洗交换网络是2n-1。
网络中的各级编号的次序和多级立方体网络正好相反。
由高到低:adm,omega,间接二进制N方体,staran。
阵列处理机中,如果处理机需要同时访问存储器,就会出现频宽下降的情况。为避免存储器冲突,一般要求存储器分体多处理机具有两台以上的处理机,在操作系统的控制下通过共享主存或输入/输出子系统或高速通讯网络进行通讯,属于多指令流多数据流系统(MIMD)。
1、紧耦合多处理机:通过共享主存实现处理间的通讯,其通讯速率受限于主存频宽。
2、松耦合多处理机:每台处理机都有一个容量较大的局部存储器,用于存储经常使用的指令和数据,以减少紧耦合系统中存在的访主存冲突。
1、总线形式;
2、环形互连形式;
3、交叉开关形式;
4、多端口存储器形式;
5、开关枢纽结构形式。
程序用于有效计算的执行时间E与处理机间通讯等辅助开销时间C的比值。E/C较大时,并行效率较高。
1、主从型操作系统;
2、各自独立型操作系统;
3、浮动型操作系统。
由一组处理单元PE构成,运算时数据在阵列结构的各个处理单元间沿各自目的方向同步推进。适用于要求处理计算量很大的信号/图像处理。
1、结构简单,规整,模块化强,可扩充性好,适合用大规模集成电路实现;
2、PE间数据通信控制等都简单规整;
3、具有极高的并行性,可通过流水获得很高的运算效率和吞吐率。
4、实现特定任务和算法,专用性强,限制了应用范围只要一条或一组指令需要的操作数全部准备就绪,就可激发相应的指令或指令组执行,不需要程序计数器,指令执行无序,受数据流驱动而执行。分为静态和动态两类。
1、知识库机;
2、推理机;
3、智能接口处理机。