阻抗匹配与阻抗线线宽设置_1129

一、阻抗匹配概念

定义:

1、指信号源或者传输线跟负载之间的一种合适的搭配方式；阻抗匹配分为低频和高频两种情况讨论。

2、阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。

我们以下例（软管送水浇花）来感性认识一下阻抗匹配的功用

A、一端于手握处加压使其射出水柱，另一端接在水龙头，。当握管处所施压的力道恰好，而让水柱的射程正确洒落在目标区.如下图所示：

B、然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源。也有可能因强力水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱(阻抗太高)；如下图所示：

C、反之，当握处之挤压不足以致射程太近者，则照样得不到想要的结果。(阻抗太低)，如下图所示；唯有拿捏恰到好处才能符合实际需求的距离。(阻抗匹配)

二、PCB走线的阻抗匹配与阻抗控制

（1）定义

阻抗匹配是电路学里的重要议题，也是射频微波电路的重点。一般的传输线都是一端接电源，另一端接负载，此负载可能是天线或任何具有等效阻抗ZL的电路。传输线阻抗和负载阻抗达到匹配的定义，简单说就是：Z0=ZL。在阻抗匹配的环境中，负载端是不会反射电波的，换句话说，电磁能量完全被负载吸收。因为传输线的主要功能就是传输能量和传送电子讯号或数字数据，一个阻抗匹配的负载和电路网络，将可确保传输到最终负载的电磁能量值能达到最大量。 （2）PCB走线作阻抗控制的原因

1：针对目前高频高速的要求，及对信号失真状况越来越高的要求，在设计PCB时方波信号在多层板讯号线中，其特性阻抗值必须要和电子元件的内置电子阻抗相匹配，才能保证信号的完整的传输。

2：当特性阻抗值超出公差时，所传讯号的能量将出现反射、散失、衰减或延误等劣化现象，严重时会出现错误讯号。

3：由于元件的电子阻抗越高，其传输速率越快。总之，是为了配合电子元器件的电子阻抗，避免信号传输时失真的现象，所以要控制阻抗。

(3)、决定阻抗控制大小的因素，主要包括以下几个方面：

1、W-----线宽/线与地平面间距

2、H----绝缘介质厚度

3、T------铜厚

4、H1---绿油厚

5、Er-----介电常数

6、参考地平面层

射频信号在多层板传输线（Transmission Line，是由信号线、介质层、及接地层三者所共同组成）中所进行的快速传送；如下图所示：

三、PCB阻抗控制线计算概述

对于常见的FR4 板材的 PCB 板上， 对于微带线，线宽 W 是介质厚度 h的2 倍。对于带状线，线条两侧介质总厚度b 是线宽 W 的两倍(估算法)；精确计算公式分别如下所示：

--微带线计算公式(其阻抗值与线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）等参数有关)

--带状线计算公式：

由以上公式可得知：

A、阻抗值与介电层厚度成正比：可以理解为绝缘厚度越厚，信号穿过其和接地层形成回路所遇到的阻力越大，所以阻抗值越大

B、阻抗值与线宽成反比：可以理解为其他条件都相同的情况下，表面积增大则相对单位面积所遇到的阻力减小，所以阻抗减小。

C、阻抗值且与介电常数成反比:

D、阻抗值与铜厚成反比：

--具体板厂会依据我们所要求的阻抗值及板厚与工艺要求来通过阻抗分析仪（CIT25）来仿真计算对应的阻抗值；描述如下：

（1）微带线Microstrip Line：指在 PCB外层的线和只有一个参考平面的线，有非嵌入/嵌入两种；分别如下图所示：

（2） 、带状线Strip Line：在绝缘层的中间，有两个参考平面。如下图所示：

（3）、阻抗线的阻抗主要由阻抗线线宽、板厚、阻抗线与参考地平面距离、板厂层叠构来定；T为铜厚(内层铜厚一般为1.4MIL,TOP层和BOTTOM层铜厚一般为2.0mil,),介质(FR-4)Er一般为4.3mil或4.0mil；下面提供以下几种叠构及对应的阻抗线线宽供大家参考：

1、六层盲埋孔板：

A、将L6参考L5层阻抗线线宽可调至4.6mil，以满足50ohm+/-10%的阻值；

B、将L3参考L2&L4层阻抗线线宽可调至4.3mil，以满足50ohm+/-10%的阻值；

“T”=5/12oz； “H”=1/2oz

“MR”是指PP含胶量高低，M即middle.

1OZ的铜厚是指将重1OZ的铜均匀铺在1inch的面积上的厚度，1oZ约1.4mil 2、六层盲埋孔板：

A、L3层参考L2&L4层可调整为4.8mil 控制50+/-5ohm

B、L1层参考L2层可调整为4.5mil 控制50+/-5ohm

C、L6层参考L5层可调整为4.5mil 控制50+/-5ohm

3、四层盲埋孔板：

A、L1参考L2层阻抗线调整为4.5mil，控制50+/-5ohm阻抗

B、L2参考L1&L3层阻抗线调整为3.9mil，控制50+/-5ohm阻抗。

4、四层通孔板（板厚：0.8+-0.1mm）

A、L4层参考L3层阻值为50欧姆，阻抗线调整为4.7mil

B、L2层参考L1&L3层阻抗线调整为4mil，阻值为48+/-5欧姆；

C、L3层参考L2&L4层阻抗线调整为4mil，阻值为48+/-5欧姆

5、四层通孔板（板厚：0.8+-0.1mm）

外层阻抗线调整为8mil达到阻值50欧姆+/-10%,

内层阻抗线调整为4mil, 达到阻值50欧姆+/-10%.

6、六层盲埋孔板（板厚：1.2+-0.1mm）

A、L1参考L3层阻抗线调整为16.6mil，控制阻抗50+/-5ohm

B、L4参考L3&L5层阻抗线调整为7.5mil，控制阻抗50+/-5ohm

注意：凡是阻抗线线宽必须最少控制在4mil或以上线宽；阻抗值误差精度要确保在10%或5%或以下。

传输线理论与电感

目錄 第一章傳輸線理論 一傳輸線原理 二微帶傳輸線 三微帶傳輸線之不連續分析第二章被動元件之電感設計與分析一電感原理 二電感結構與分析 三電感設計與模擬 四電感分析與量測

第一章 傳輸線理論 傳輸線理論與傳統電路學之最大不同，主要在於元件之尺寸與傳導電波之波長的比值。當元件尺寸遠小於傳輸線之電波波長時，傳統的電路學理論才可以使用，一般以傳輸波長（Guide wavelength ）的二十分之ㄧ（λ/20）為最大尺寸，稱為集總元件（Lumped elements ）；反之，若元件的尺寸接近傳輸波長，由於元件上不同位置之電壓或電流的大小與相位均可能不相同，因而稱為散佈式元件（Distributed elements ）。 由於通訊應用的頻率越來越高，相對的傳輸波長也越來越小，要使電路之設計完全由集總元件所構成變得越來越難以實現，因此，運用散佈式元件設計電路也成為無法避免的選擇。 當然，科技的進步已經使得集總元件的製作變得越來越小，例如運用半導體製程、高介電材質之低溫共燒陶瓷（LTCC ）、微機電（MicroElectroMechanical Systems, MEMS ）等技術製作集總元件，然而，其中電路之分析與設計能不乏運用到散佈式傳輸線的理論，如微帶線（Microstrip Lines ）、夾心帶線（Strip Lines ）等的理論。 因此，本章以討論散佈式傳輸線的理論開始，進而以微帶傳輸線為例介紹其理論與公式，並討論微帶傳輸線之各種不連續之電路，以作為後續章節之被動元 1.1(a)。其中的集總元件電路模型描述，其中 (a) (b) i (z, t ) v z, t ) z

微波实验二传输线上的波的测量与阻抗匹配教材

微波技术与天线实验报

（1）负载开路，负载短路，与负载匹配 负载开路与短路即为令终端负载L Z 为∞或0，而对于功率输出，当负载匹配时会得到最大的功率输出；对于电源电压输出，指电源内阻越小在内阻上的压降越小，会得到最大的电压输出，就是说电源的效率最大，当内阻r=0,电源的效率等于1（100%）。 （1）传输线的工作状态 传输线的工作状态取决于传输线终端所接的负载，有三种状态。其中负载开路与短路即为令终端负载L Z 为∞或0导致传输线工作于驻波状态，Z L =Z 0时传输线工作于行波状态。 行波状态：传输线上无反射波出现，只有入射波的工作状态。 当传输线终端负载阻抗等于传输线的特性阻抗，即Z L =Z 0时，线上只有入射波（反射系数为零)。此时 z z e U e Z I U z U '' =+= 'γγ20222 )( z z e I e Z Z I U z I ' +'=+= 'γγ20 0222)( 对于无损耗线=γj β,则

本实验用微带传输线模块模拟测量线。利用驻波测量技术测量传输线上的波，可以粗略地观察波腹、波节和波长，进而测量反射系数|Γ|和驻波比ρ。若条件允许可以使用反射测量电桥以较精确地测量反射损耗。 （1）实验仪器 RZ9908综合实验箱频率合成信号发生器电场探头频谱分析仪反射测量电桥终端负载（2）实验思路 用驻波分布法测量微带传输线上电磁波的波长。观测微带传输线上驻波分布，测量驻波的波腹、波节、反射系数和驻波比。 （3）实验过程 实验装置大致如下，应用实验箱固定模块可简化操作。 原理如下： 实验连接图如下：

微带传输线模块测量端开路（不接负载)。 把频率合成信号发生器设置成为：CENTER FREQUENCY=1000MHz，SPAN=1MHz，参考电平-30dBm，在保证信号不超出屏幕顶端的情况下，参考电平越小越好，尽量使信号谱线的峰值显示在屏幕的第一格和第二格之间。 频率合成信号发生器设置为输出频率1000MHz和最小衰减量。 如图1连接，逐次移动探头。记录探头位置刻度读数和频谱分析仪读数，必要时可调节信号发生器的输出功率或频谱分析仪的参考电平。 改变频率合成信号发生器的输出频率为800MHz，再重复进行驻波分布测试。 用反射测量电桥来测量驻波损耗，按图2连接好实验装置

正弦波产生电路的设计

电子系统综合设计实验报告

正弦波产生电路设计报告 一、实验设计目的和作用 1. 进行基本技能训练，如基本仪器仪表的使用，常用元器件的 识别、测量、熟练运用的能力，掌握设计资料、手册、标准 和规范以及使用仿真软件、实验设备进行调试和数据处理 等。 2. 学习较复杂的电子系统设计的一般方法，提高基于模拟、数 字电路等知识解决电子信息方面常见实际问题的能力，由学 生自行设计、自行制作和自行调试。 3. 培养理论联系实际的正确设计思想，训练综合运用已学过的 理论和生产实际知识去分析和解决工程实际问题的能力。 4.通过学员的独立思考和解决实际问题的过程，培养学员的创 新能力 二、设计的具体实现 实验要求用TL084设计正弦波产生电路。正弦波产生方式有多种，本次试验采用较为简单的文氏桥振荡电路。通过图书馆和上网查阅有关资料，确定如下电路。 Multisim原理图：

sch图 调节w1使电路起振，w2调节幅度 仿真结果：频率162Hz，幅度范围0.8—10V

三、实际制作调试和结果分析

频率：133.33Hz 幅度范围：1~9V 四、总结 第一次进行电路设计，遇到了很多麻烦。Multisim、Protel等软件不熟悉，第一次焊电路焊工也不行。通过实验，基本学会了这些软件的操作，制作过程中，自己的焊工有了很大进步。虽然做了好几次才把电路调出来，但还是很满意。 五、参考文献 1．于红珍.通信电子电路【M】.北京：清华大学出版社，2005 2．康华光，陈大钦.电子技术基础模拟部分（第四版）. 北京：高等教育出版社，1999.6 3.黄智伟.全国大学生电子设计竞赛【M】.北京：北京航空航天大学出版社，2006

PCB布板阻抗匹配概念

阻抗匹配概念 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。 在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。 阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。 大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。 要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。 改变阻抗力 把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。 调整传输线

由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配 阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,只是取个整而已,为了匹配方便. 阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电

关于阻抗匹配的理解

关于阻抗匹配的理解 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。 我们先从直流电压源驱动一个负载入手。实际的电压源总是有内阻的，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，可以看出，负载电阻R越小，则输出电流越大。负载R上的电压为：Uo=IR=U*[1+(r/R)]，可以看出，负载电阻R越大，则输出电压Uo越高。再来计算一下电阻R消耗的功率为： P="I"*I*R=[U/(R+r)]*[U/(R+r)]*R=U*U*R/(R*R+2*R*r+r*r) =U*U*R/[(R-r)*(R-r)+4*R*r] =U*U/{[(R-r)*(R-r)/R]+4*r} 对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中[(R-r)*(R-r)/R]，当R=r时，[(R-r)*(R-r)/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U*U/(4*r)。即，当负载电阻跟信号源内阻相等时,负载可获得最大输出功率,这就是我们常说的阻抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共轭匹配。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信

号源跟负载之间匹配的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R，如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。 在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不匹配（相等），在负载端就会产生反射。为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的朋友可参看电磁场与微波方面书籍中的传输线理论。传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。例如，常用的闭路电视同轴电缆特性阻抗为75欧，而一些射频设备上则常用特征阻抗为50欧的同轴电缆。另外还有一种常见的传输线是特性阻抗为300欧的扁平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线。因为电视机的射频输入端输入阻抗为75欧，所以300欧的馈线将与其不能匹配。实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300欧到75

PCB布线问题总汇

1、高频信号布线时要注意哪些问题？ 答：信号线的阻抗匹配；与其他信号线的空间隔离；对于数字高频信号，差分线效果会更好； 2、在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？ 答：对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板； 3、是不是板子上加的去耦电容越多越好？ 答：去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号； 4、一个好的板子它的标准是什么？ 答：布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁. 5、通孔和盲孔对信号的差异影响有多大？应用的原则是什么？ 答：采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。 6、在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？ 答：如果你有高频>20MHz信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。这样的目的是：1）对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；2）地平面把模拟信号和其他数字信号进行隔离；3）地回路足够小，因为你打了很多过孔，地有是一个大平面。 7、在电路板中，信号输入插件在PCB最左边沿，MCU在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源IC输出5V经过一段比较长的路径才到达MCU），还是把电源IC放置到中间偏右（电源IC的输出5V的线到达MCU就比较短，但输入电源线就经过比较长一段PCB板）？或是有更好的布局？ 答：首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：1）首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高；2）模拟部分和你的ＭＣＵ是否是一个电源，在高精度电路的设计中，建议把模拟部分和数字部分的电源分开；3）对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响． 8、在高速信号链的应用中，对于多ASIC都存在模拟地和数字地，究竟是采用地分割，还是不分割地？既有准则是什么？哪种效果更好？ 答：迄今为止，没有定论。一般情况下你可以查阅芯片的手册。ADI所有混合芯片的手册中都是推荐你一种接地的方案，有些是推荐公地、有些是建议隔离地。这取决于芯片设计。 9、何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的长度之差最大不能超过多少？如何计算？ 答：差分线计算思路：如果你传一个正弦信号，你的长度差等于它传输波长的一半是，相位差就是180度，这时两个信号就完全抵消了。所以这时的长度差是最大值。以此类推，信号线差值一定要小于这个值。 10、高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分走线，又要求两组信号是正交的。 答蛇形走线，因为应用场合不同而具不同的作用： 1）如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如PCI-Clk,AGPCIK,IDE,DIMM等信号线；2）若在一般普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作电感；3）对一些信号布线长度要求必须严格等长，高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如INTELHUB架构中的HUBLink，一共13根，使用233MHz的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟IC引脚一般都接;" 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。4）蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。 11、在设计PCB时，如何考虑电磁兼容性EMC/EMI，具体需要考虑哪些方面？采取哪些措施？

传输线阻抗匹配方法

传输线阻抗匹配方法 匹配阻抗的端接有多种方式，包括并联终端匹配、串联终端匹配、戴维南终端匹配、AC终端匹配、肖特基二极管终端匹配。 1.并联终端匹配 并联终端匹配是最简单的终端匹配技术，通过一个电阻R将传输线的末端接到地或者接到V CC上。电阻R的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。终端匹配到V CC可以提高驱动器的源的驱动能力，而终端匹配到地则可以提高电流的吸收能力。 并联终端匹配技术突出的优点就是这种类型终端匹配技术的设计和应用简便易行，在这种终端匹配技术中仅需要一个额外的元器件；这种技术的缺点在于终端匹配电阻会带来直流功率消耗。另外并联终端匹配技术也会使信号的逻辑高输出电平的情况退化。将TTL输出终端匹配到地会降低V OH的电平值，从而降低了接收器输入端对噪声的免疫能力。 对长走线进行并联终端匹配后仿真，波形如下： 2.串联终端匹配 串联终端匹配技术是在驱动器输出端和信号线之间串联一个电阻，是一种源

端的终端匹配技术。驱动器输出阻抗R0以及电阻R值的和必须同信号线的特征阻抗Z0匹配。对于这种类型的终端匹配技术，由于信号会在传输线、串联匹配电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在信号线上的电压实际只有一半的信号电压。 而在接收端，由于信号线阻抗和接收器阻抗的不匹配，通常情况下，接收器的输入阻抗更高，因而会导致大约同样幅度值信号的反射，称之为附加的信号波形。因而接收器会马上看到全部的信号电压（附加信号和反射信号之和），而附加的信号电压会向驱动端传递。然而不会出现进一步的信号反射，这是因为串联的匹配电阻在接收器端实现了反射信号的终端匹配。 串联终端匹配技术的优点是这种匹配技术仅仅为系统中的每一个驱动器增加一个电阻元件，而且相对于其它的电阻类型终端匹配技术来说，串联终端匹配技术中匹配电阻的功耗是最小的，而且串联终端匹配技术不会给驱动器增加任何额外的直流负载，也不会在信号线与地之间引入额外的阻抗。 由于许多的驱动器都是非线性的驱动器，驱动器的输出阻抗随着器件逻辑状态的变化而变化，从而导致串联匹配电阻的合理选择更加复杂。所以，很难应用某一个简单的设计公式为串联匹配电阻来选择一个最合适的值。 对长走线进行串联终端匹配后仿真，波形如下： 3.戴维南终端匹配

ADC阻抗以及阻抗匹配

我来大概概括一下ADC输入阻抗的问题： 1:SAR型ADC这种ADC内阻都很大，一般500K以上。即使阻抗小的ADC，阻抗也是固定的。所以即使只要被测源内阻稳定，只是相当于电阻分压，可以被校正。 2:开关电容型，如TLC2543之类。他要求很低的输入阻抗用于对内部采样电容快速充电。这时最好有低阻源，否则会引起误差。实在不行，可以外部并联一很大的电容，每次被取样后，大电容的电压下降不多。因此并联外部大电容后，开关电容输入可以等效为一个纯阻性阻抗，可以被校正。 3：FLASH.html">FLASH型（直接比较型）。大多高速ADC都是直接比较型，也称闪速型（FLASH），一般都是低阻抗的。要求低阻源。对外表现纯阻性，可以和运放直接连接 4：双积分型大多输入阻抗极高，几乎不用考虑阻抗问题 5：Sigma-Delta型。这是目前精度最高的ADC类型，也是最难伺候的一种ADC。重点讲一下要注意的问题： a.内部缓冲器的使用。SigmaDelta型ADC属于开关电容型输入，必须有低阻源。所以为了简化外部设计，内部大多集成有缓冲器。缓冲器打开，则对外呈现高阻，使用方便。但要注意了，缓冲器实际是个运放。那么必然有上下轨的限制。大多数缓冲器都是下轨50mV，上轨AVCC-1.5V。在这种应用中，共莫输入范围大大的缩小，而且不能到测0V。一定要特别小心！一般用在电桥测量中，因为共模范围都在1/2VCC附近。不必过分担心缓冲器的零票，通过内部校零寄存器

很容易校正的。 b.输入阻抗问题。SigmaDelta型ADC属于开关电容型输入，在低阻源上工作良好。但有时候为了抑制共模或抑制乃奎斯特频率外的信号，需要在输入端加RC滤波器，一般DATASHEET上会给一张最大允许输入阻抗和C和Gain的关系表。这时很奇怪的一个特性是，C越大，则最大输入阻抗必须随之减小！刚开始可能很多人不解，其实只要想一下电容充电特性久很容易明白的。还有一个折衷的办法是，把C取很大，远大于几百万倍的采样电容Cs(一般4~20PF),则输入等效纯电阻，分压误差可以用GainOffset寄存器校正。 c.运放千万不能和SigmaDelta型ADC直连！前面说过，开关电容输入电路电路周期用采样电容从输入端采样，每次和运放并联的时候，会呈现低阻，和运放输出阻抗分压，造成电压下降，负反馈立刻开始校正，但运放压摆率(SlewRate)有限，不能立刻响应。于是造成瞬间电压跌落，取样接近完毕时，相当于高阻，运放输出电压上升，但压摆率使运放来不及校正，结果是过冲。而这时正是最关键的采样结束时刻。 所以，运放和SD型ADC连接，必须通过一个电阻和电容连接（接成低通）。而RC的关系又必须服从5.c里面所述规则。 d.差分输入和双极性的问题。SD型ADC都可以差分输入，都支持双极性输入。但这里的双极性并不是指可以测负压，而是Vi+Vi-两脚之间的电压。假设Vi-接AGND，那么负压测量范围不会超过-0.3V。正确的接法是Vi+Vi-共模都在-0.3~VCC之间差分输入。一个典型的

传输线的特性阻抗分析

传输线的特性阻抗分析 传输线的基本特性是特性阻抗和信号的传输延迟，在这里，我们主要讨论特性阻抗。传输线是一个分布参数系统，它的每一段都具有分布电容、电感和电阻。传输线的分布参数通常用单位长度的电感L和单位长度的电容C以及单位长度上的电阻、电导来表示，它们主要由传输线的几何结构和绝缘介质的特性所决定的。分布的电容、电感和电阻是传输线本身固有的参数，给定某一种传输线，这些参数的值也就确定了，这些参数反映着传输线的内在因素，它们的存在决定着传输线的一系列重要特性。 一个传输线的微分线段l可以用等效电路描述如下： 传输线的等效电路是由无数个微分线段的等效电路串联而成，如下图所示： 从传输线的等效电路可知，每一小段线的阻抗都是相等的。传输线的特性阻抗就是微分线段的特性阻抗。

传输线可等效为：

Z0 就是传输线的特性阻抗。 Z0描述了传输线的特性阻抗，但这是在无损耗条件下描述的，电阻上热损耗和介质损耗都被忽略了的，也就是直流电压变化和漏电引起的电压波形畸变都未考虑在内。实际应用中，必须具体分析。 传输线分类 当今的快速切换速度或高速时钟速率的PCB 迹线必须被视为传输线。传输线可分为单端（非平衡式）传输线和差分（平衡式）传输线，而单端应用较多。 单端传输线路 下图为典型的单端（通常称为非平衡式）传输线电路。 单端传输线是连接两个设备的最为常见的方法。在上图中，一条导线连接了一个设备的源和另一个设备的负载，参考（接地）层提供了信号回路。信号跃变时，电流回路中的电流也是变化的，它将产生地线回路的电压降，构成地线回路噪声，这也成为系统中其他单端传输线接收器的噪声源，从而降低系统噪声容限。 这是一个非平衡线路的示例，信号线路和返回线路在几何尺寸上不同 高频情况下单端传输线的特性阻抗（也就是通常所说的单端阻抗）为： 其中：L为单位长度传输线的固有电感，C为单位长度传输线的固有电容。 单端传输线特性阻抗与传输线尺寸、介质层厚度、介电常数的关系如下： ?? 与迹线到参考平面的距离（介质层厚度）成正比 ?? 与迹线的线宽成反比

怎样理解阻抗匹配,很难得的资料

怎样理解阻抗匹配 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。 我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的（请参看输出阻抗一问），我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，可以看出，负载电阻R越小，则输出电流越大。负载R上的电压为：Uo=IR=U/[1+(r/R)]，可以看出，负载电阻R 越大，则输出电压Uo越高。再来计算一下电阻R消耗的功率为：P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2×R×r+r2) =U2×R/[(R-r)2+4×R×r] =U2/{[(R-r)2/R]+4×r} 对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中[(R-r)2/R]，当R=r时，[(R-r)2/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U2/(4×r)。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。在低频电路中，我们一般不考虑传输线的

匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是"短线"，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。 在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论。传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。 例如，常用的闭路电视同轴电缆特性阻抗为75Ω，而一些射频设备上则常用特征阻抗为50Ω的同轴电缆。另外还有一种常见的传输线是特性阻抗为300Ω的扁平平行线，这在农村使用的电视天线架上

布线原则

1、[问]高频信号布线时要注意哪些问题？ [答] 1.信号线的阻抗匹配； 2.与其他信号线的空间隔离； 3.对于数字高频信号，差分线效果会更好； 2、[问] 在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？ [答] 对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板； 3、[问]是不是板子上加的去耦电容越多越好？ [答] 去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号； 4、[问]一个好的板子它的标准是什么？ [答] 布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁. 5、[问]通孔和盲孔对信号的差异影响有多大？应用的原则是什么？ [答] 采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。 6、[问]在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？ [答] 如果你有高频>20MHz信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。这样的目的是： 1、对于模拟信号，这提供了一个完整的传输介质和阻抗匹配； 2、地平面把模拟信号和其他数字信号进行隔离； 3、地回路足够小，因为你打了很多过孔，地有是一个大平面。 7、[问]在电路板中，信号输入插件在 PCB最左边沿，MCU在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源IC输出5V经过一段比较长的路径才到达 MCU），还是把电源 IC放置到中间偏右（电源 IC的输出 5V的线到达MCU就比较短，但输入电源 线就经过比较长一段 PCB板）？或是有更好的布局？ [答] 首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑（１）首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高． （２）模拟部分和你的ＭＣＵ是否是一个电源，在高精度电路的设计中，建议把模拟部分和数字部分的电源分开． （３）对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响．

PCB设计中的阻抗匹配与0欧电阻

谈谈嵌入式系统PCB设计中的阻抗匹配与0欧电阻 1、阻抗匹配 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。 （1）高频信号一般使用串行阻抗匹配。串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与 PCB走线宽度和长度成反比。在嵌入式系统中，一般频率大于20M的信号PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个： ◆减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡峭，则含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。 ◆减少高频反射以及自激振荡。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射，造成自激振荡。PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。 （2）并行阻抗匹配又叫“终端阻抗匹配”，一般用在输入/输出接口端，主要指与传输电缆的阻抗匹配。例如，LVDS与RS422/485 使用5类双绞线的输入端匹配电阻为100~120Ω；视频信号使用同轴电缆的匹配电阻为75Ω或50Ω、使用篇平电缆为300Ω。并行匹配电阻的阻值与传输电缆的介质有关，与长度无关，其主要作用也是防止信号反射、减少自激振荡。值得一提的是，阻抗匹配可以提高系统的EMI性能。此外，解决阻抗匹配除了使用串/并联电阻外，还可使用变压器来做阻抗变换，典型的例子如以太网接口、CAN总线等。 2、0欧电阻的作用 （1）最简单的是做跳线用，如果某段线路不用，直接不焊接该电阻即可（不影响外观）。 （2）在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件

PCB阻抗匹配总结

PCB阻抗匹配总结 网名：chinawei97qq: 1219658831 做硬件工程师好几年，有最初的不做阻抗，到后面认为做阻抗是PCB厂家的事情，导致设计的pcb交给pcb厂家后重新修改修改布线，影响项目进度，下面把总结写在后面，以面再犯同样的错误。 做4层板，正片工艺，这样就对做半孔工艺带来加工不方便，半孔工艺会带来价格的增加，单价增加0.05元/cm2 1.6mm厚度的4层PCB板加工，建议做阻抗设计的时候按照1.5mm厚度进行设计，剩下0.1mm厚度留给工厂作为其他工艺要求用（后制诚厚度，绿油、丝印等）。 （1）满足我们TOP层及BOTTOM层5mil线宽单端阻抗控制为55ohm，见附图一；

（2）满足差分线阻抗为100ohm，见附图二

附图二 一般是通过调整层与层之间的填充（如FR-4）的厚度来满足整个板厚及阻抗控制（单端阻抗与填充厚度及导线宽度有关）的要求。 0.5OZ的铜相当于1.2mil ，1OZ的铜相当于1.9mil 。4层板来说，第一、第二层的厚度和第三、第四层的厚度相同，这样平衡对称有利用PCB板加工和使用，放置翘板。采用了外层1.7mil 内层1.4mil 的填充工艺。采用外层1OZ,内存0.5OZ 的工艺。 附图一中H1为第一层、第二层的间距为3MIL 这样第三层、第四层也为3MIL; 整板厚度为1.6mm，取1.5mm 等于 60mil 。叠层设计的厚度为：1.7＋1.7＋1.4＋1.4＋3＋3＋47.8,大致设计以后可以参考candece下面的计算，见附图三。具体阻抗要求 还是以工厂为准。

附图三 差分阻抗比单端阻抗还要多一个影响参数间距，和要设置Coupling Type 对线的类型，参考附图二的trace separation 中S1 参数为 6.5mil ，allegro 计算如附图四。 附图四

阻抗匹配定义

阻抗匹配定义 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。 在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。 阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。史密夫图表上。电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。 大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。 要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。 1. 改变阻抗力 把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。 2. 调整传输线 由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配。 阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为 100欧姆,只是取个整而已,为了匹配方便。 阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此才会说：阻抗是电阻与电抗在向量上的和。 阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。 在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。 当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。 第 1 页

阻抗匹配的原理与方法

一、50ohm特征阻抗 终端电阻的应用场合：时钟，数据，地址线的终端串联，差分数据线终端并联等。 终端电阻示图 B.终端电阻的作用： 1、阻抗匹配，匹配信号源和传输线之间的阻抗，极少反射，避免振荡。 2、减少噪声，降低辐射，防止过冲。在串联应用情况下，串联的终端电阻和信号线的分布电容以及后级电路的输入电容组成RC滤波器，消弱信号边沿的陡峭程度，防止过冲。 C.终端电阻取决于电缆的特性阻抗。 D.如果使用0805封装、1/10W的贴片电阻,但要防止尖峰脉冲的大电流对电阻的影响，加30PF的电容. E.有高频电路经验的人都知道阻抗匹配的重要性。在数字电路中时钟、信号的数据传送速度快时，更需注意配线、电缆上的阻抗匹配。 高频电路、图像电路一般都用同轴电缆进行信号的传送，使用特性阻抗为Zo＝150Ω、75Ω的同轴电缆。 同轴电缆的特性阻抗Zo，由电缆的内部导体和外部屏蔽内径D及绝缘体的导电率er 决定：

另外，处理分布常数电路时，用相当于单位长的电感L和静电容量C的比率也能计算，如忽略损耗电阻，则 图1是用于测定同轴电缆RG58A/U、长度5m的输入阻抗ZIN时的电路构成。这里研究随着终端电阻RT的值，传送线路的阻抗如何变化。 图1 同轴传送线路的终端电阻构成 只有当同轴电缆的特性阻抗Zo和终端阻抗RT的值相等时，即ZIN＝Zo＝RT称为阻抗匹配。 Zo≠RT时随着频率f，ZIN变化。作为一个极端的例子，当RT＝0、RT＝∞时可理解其性质(阻抗以，λ/4为周期起伏波动)。 图2是RT＝50Ω(稍微波动的曲线)、75Ω、dOΩ时的输人阻抗特性。当Zo≠RT时由于随着频率，特性阻抗会变化，所以传送的电缆的频率特上产生弯曲.

阻抗匹配

阻抗匹配 一、阻抗 阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电路中，物体对电流阻碍的作用叫做电阻。在交流电路中，除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此：阻抗是电阻与电抗在向量上的和。写成数学公式：阻抗Z= R+j ( X L– X C) 。其中R为电阻，X L为感抗，X C为容抗。如果( X L– X C) > 0，称为“感性负载”；反之，如果( X L – X C) < 0称为“容性负载”。对于一个具体电路，阻抗随着频率变化而变化。 二、输入阻抗 输入阻抗是指电路输入端的等效阻抗，即电路相对于信号源来说的阻抗。 在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗R就是U/I。相当于一个电阻的两端，这个电阻的阻值就是输入阻抗，它反映了对电流阻碍作用的大小。对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越轻，因而就越容易驱动，也不会对信号源有影响；而对于电流驱动型的电路，输入阻抗越小，则对电流源的负载就越轻。因此，可以这样认为：如果是用电压源来驱动的，则输入阻抗越大越好；如果是用电流源来驱动的，则阻抗越小越好（只适合于低频电路，在高频电路中，还要考虑阻抗匹配问题；另外如果要获取最大输出功率时，也要考虑阻抗匹配问题）。 三、输出阻抗 输出阻抗是指信号源的内阻，即电路相对于负载来说的阻抗。 输出阻抗的大小视不同的电路有不同的要求，电压源输出阻抗要低，电流源的输出阻抗要高。对于放大电路来讲，输出阻抗的值表示其承担负载的能力，通常输出阻抗小，承担负载的能力就强。 四、反射 信号沿传输线传播时，其路径上的每一步都有相应的瞬态阻抗，无论是什么原因使瞬态阻抗发生了变化，信号都将产生反射现象，瞬态阻抗变化越大，反射越大，此时信号功率没有全部传输到负载处。

传输线阻抗匹配的方法

传输线阻抗匹配的方法 传输线简介传输线（transmission line）输送电磁能的线状结构的设备。它是电信系统的重要组成部分，用来把载有信息的电磁波，沿着传输线规定的路由自一点输送到另一点。 以横电磁（TEM）模的方式传送电能和（或）电信号的导波结构。传输线的特点是其横向尺寸远小于工作波长。主要结构型式有平行双导线、平行多导线、同轴线、带状线，以及工作于准TEM模的微带线等，它们都可借助简单的双导线模型进行电路分析。各种传输TE模、TM模，或其混合模的波导都可认为是广义的传输线。波导中电磁场沿传播方向的分布规律与传输线上的电压、电流情形相似，可用等效传输线的观点分析。 传输线的特性传输线的均匀性 传输导体横截面的形状、使用的材料、导体间的间隔和导体周围的介质，在线路的全部长度上都保持均匀不变的，称为均匀传输线。否则便叫做不均匀传输线。均匀传输线的一次参数均匀地分布于整个传输线上，其数值不随考察点的位置而变化。 传输线在制造和建筑过程中可能出现的偏差，都规定有必要的允许范围。如果出现的不均匀性偏差不超过这些规定，都可以看作是均匀传输线。 性能参数 通常用衰减系数、相移系数、特性阻抗，或与之相对应的其它参数来描述。其数值仅与传输线的结构、几何尺寸、制造传输线使用的材料、工作波长（或工作频率）有关，见表。 传输线阻抗匹配的方法匹配阻抗的端接有多种方式，包括并联终端匹配、串联终端匹配、戴维南终端匹配、AC终端匹配、肖特基二极管终端匹配。 1、并联终端匹配 并联终端匹配是最简单的终端匹配技术，通过一个电阻R将传输线的末端接到地或者接到VCC上。电阻R的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。终端匹配到VCC可以提高驱动器的源的驱动能力，而终端匹配到地则可以提高电流的吸收能力。