数字逻辑电路第1章习题解答
第1章 数字逻辑基础
1－1 将下列二进制数转换为十进制数。
(1) 2(1101) (2) 2(10110110) (3) 2(0.1101) (4) 2(11011011.101) 解
（1）3210210(1101)12120212(13)=?+?+?+?=
（2）75421210(10110110)1212121212(182)=?+?+?+?+?= （3） 124210(0.1101)1212120.50.250.0625(0.8125)---=?+?+?=++= （4）
76431013210
(11011011.101)22222222 12864168210.50.125 (219.625)--=+++++++=+++++++= 1－2 将下列十进制数转换为二进制数和十六进制数
(1) 10(39) (2) 10(0.625) (3) 10(0.24) (4) 10(237.375) 解
（1）10216(39)(100111)(27)== (2) 10216(0.625)(0.101)(0.A)==
（3）近似结果： 16210)3.0()00111101.0()24.0(D =≈ (4) 10216(237.375)(1110'1101.011)(0ED.6)== 1－3 将下列十六进制数转换为二进制数和十进制数
(1) 16(6F.8) (2) 16(10A.C) (3) 16(0C.24) (4) 16(37.4) 解
（1） 16210(6F.8)(1101111.1)(111.5)== (2) 16210(10A.C)(1'0000'1010.11)(266.75)== (3) 16210(0C.24)(1100.0010'01)(12.140625)== (4) 16210(37.4)(11'0111.01)(55.25)== 1－4 求出下列各数的8位二进制原码和补码
(1) 10(39)- (2) 10(0.625) (3) 16(5B) (4) 2(0.10011)- 解
（1）10(39)(1'0100111)(1'1011001)-==原码补码 (2) (0.1010000)(0.1010000)==10原码补码(0.625) (3) 16(5B)(01011011)(01011011)==原码补码
(4) 2(0.10011)(1.1001100)(1.0110100)-==原码补码
1－5 已知10X (92)=-，10Y (42)=，利用补码计算X ＋Y 和X －Y 的数值。 解
10X (92)(1'1011100)(1'0100100)=-==原码补码 10Y (42)(0'0101010)(0'0101010)===原码补码
10(Y)(42)(1'0101010)(1'1010110)-=-==原码补码 X Y (1'0100100)(0'0101010) (1'1001110)= (1'0110010)= (50)+=+=-补码补码
10
补码原码
X Y X (Y)(1'0100100)(1'1010110) (10'1111010)-=+-=+= 补码补码
补码由于位数不够，发生溢出错误
数值位增加一位：
10X (92)(1'01011100)(1'10100100)=-==原码补码 (1'00101010)(1'11010110)==10原码补码(-Y)=(-42)
X Y X (Y)(1'10100100)(1'11010110)([1] 1'01111010)-=+-=+=补码补码补码
方括号中的1溢出后，余下的部分就是运算结果的补码。所以
10X Y (1'01111010)(1'10000110)(134)-===-补码原码
1－6 分别用8421码、5421码和余3码表示下列数据
(1) 10(309) (2) 10(63.2) (3) 16(5B.C) (4) 10(2004.08) 解
（1）10842154213(309)(0011'0000'1001)(0011'0000'1100)(0110'0011'1100)===余码 (2) 10842154213(63.2)(0110'0011.0010)(1001'0011.0010)(1001'0110.0101)===余码 (3)
16108421
54213(5B.C)(91.75)(1001'0001.0111'0101) (1100'0001.1010'1000)(1100'0100.1010'1000)====余码
(4)
842154213(0010'0000'0000'0100.0000'1000) (0010'0000'0000'0100.0000'1011) (0101'0011'0011'0111.0011'1011)===10余码
(2004.08) 1－7 写出字符串 The No. is 308 对应的ASCII 码。若对该ASCII 码字符串采用奇校验，写出带奇校验位的编码字符串（校验位放在最高位，采用16进制格式表示）。
不含校验位时，字符串The No. is 308的ASCII 码为：
54'68'65'20'4E'6F'2E'20'69'73'20'33'30'38
包含奇校验位时，字符串The No. is 308的ASCII 码为：
54'68'E5'20'CE'EF'AE'20'E9'73'20'B3'B0'38
1－8 判断表1－7所示三种BCD 码是否有权码。若是，请指出各位的权值。
解 表（a ）所示BCD 编码是无权码。
对于表(b)所示BCD 码是有权码，是2421BCD 码。 对于表(c)所示BCD 码是有权码，是6,3,1,1-BCD 码。 1－9 用真值表证明分配律公式A BC (A B)(A C)+=++。 解 列出等式两边函数表达式的真值表，如表1－9所示。
表1－7（a ）
表1－7（b ）
表1－7（c ）
表1－9
由于ABC 取任意值时，函数A BC +和(A B)(A C)++相等，所以分配律
A BC (A B)(A C)+=++得证。
1－10 用逻辑代数的基本定律和公式证明 （1）AB AC BC AB AC BC ++=++
（2）(A B C)(A B C)(A B C)AC B ++++++=+ （3）A B (AB)A B ⊕⊕=+ 解：
AC BC (ABC ABC)(ABC
ABC)(ABC ABC)(ABC ABC)(ABC
ABC)(ABC ABC)AB AC BC
++=+++++=+++++=++ B C)(A B C)(A B C)
[(A B C)(A B C)][(A B C)(A B C)](B C)(A B)AB B AC BC AC B
++++++=++++++++=++=+++=+ A B (AB)(AB AB)(AB)
(AB AB)(AB)(AB AB)(AB)(AB AB)(AB)(AB AB)(A B)AB AB AB (AB AB)(AB AB)A B
⊕⊕=+⊕=+++=++++=++=+++=+
1－11 判断下列命题是否正确 （1）若A B A C +=+，则B C = （2）若AB AC =，则B C = （3）若A B A +=，则B 0= （4）若A B =，则A B A +=
（5）若A B A C AB AC +=+=，，则B C = （6）若A B C 1⊕⊕=，则A B C 0= 解
（1）不正确。例如，当ABC=110时，A+B=A+C ，而此时B ≠C 。 （2）不正确。例如，当ABC=001时，AB=AC ，而此时B ≠C 。 （3）不正确。例如，当AB=11时，A+B=A ，而此时B=1。 （4）正确。∵A=B ，∴A+B=A+A=A 。
（5）正确。由A+B=A+C 可知，当A=0时，B=C ；而当A=1时，不能确定B=C 。 又由AB=AC 可知，当A=1时，B=C 。所以B=C 。 （6）不正确。因为
()()()A B C A B C A B C A B C A B C ==⊕=⊕⊕=⊕⊕
1－12 根据对偶规则和反演规则，直接写出下列函数的对偶函数和反函数 （1）X AC BC A(B CD)=+++ （2）Y AB BC D A(B C)=?+++ 解
（1）X'(A C)[A C D)]=+++?+， (A C)(B C)[A (B C D)]=+++?+ （2）Y'(A B (B C)D)(A BC)=++++，Y (A B (B C)D)(A BC)=++++
1－13 列出逻辑函数F ABC BC A(B C)=+++，G A(B C)(A B C)=+++的真值表，并分别用变量形式和简写形式写出标准积之和式与标准和之积式。
解 真值表如表1－13所示。
变量形式和简写形式标准积之和式与标准和之积式：
F ABC ABC ABC ABC ABC ABC m(1,2,4,5,6,7) M(0,3) (A B C)(A B C)=+++++===++++∑∏ 最小项表达式最小项表达式简写形式最大项表达式简写形式最大项表达式
G (A B C)(A B C)(A B C)
(A B C)(A B C)(A B C) M(0,1,2,3,4,5) m(6,7) ABC ABC =++++++++++++===+∏∑ 最大项表达式最大项表达式简写形式最小项表达式简写形式最小项表达式
1－14 求出下列函数的标准积之和式与标准和之积式，分别写出变
量形式和简写形式。
（1）F A BC AC =++ （2）F A(B C)=+ 解
A(BC BC BC BC)
(A A)BC A(B B)C ABC ABC ABC
ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC m(1,2,3,4,5,6,7)M A B C =+++++++=+++++++=++++++===++∑
A(B C)A BC
A(B B)(C C)(A A)BC
ABC ABC ABC ABC ABC m(2,4,5,6,7)M(0,1,3)(A B C)(A B C)(A B C)
=+=+=++++=++++===++++++∑∏
1－15 用代数法化简逻辑函数
（1）W AB AC BC =++ （2）X (A B)AB AB AB =⊕++ 解
W AB AC BC AB AC B C
(AB B)(AC C)(A B)(A C)1B C 1
=++=+++=
+++=+++=++= 表1-13 真值表
(A B)AB AB AB (A B)A B AB (A B)AB AB AB AB (AB AB)(AB AB)A B
=⊕++=⊕+=⊕+=++=+++=+
1-16 用卡诺图化简下列函数，写出最简与或式和最简或与式。 （1）F(A,B,C)m(0,1,3,4,6)=∑
解 最简与或式：F AC AC BC AC AC AB =++=++ 最简或与式：F (A B C)(A C)=+++
（2）F(A,B,C,D)m(1,2,4,6,10,12,13,14)=∑ 解 最简与或式：F BD CD ABC ABCD =+++
求最简或与式：F (C D)(B C D)(A B D)(A B C)=+++++++
或：F (C D)(B C D)(A B D)(A B D)=+++++++
（a ） （b ）
图1－16（1）
（a ） （b ）
图1－16（2）
（3）F(A,B,C,D)M(0,1,4,5,6,8,9,11,12,13,14)=∏
解 最简与或式：F BCD BCD ABC =++，或：F BCD BCD ACD =++
最简或与式为：F C(B D)(A B D)=+++
（4）F(A,B,C,D,E)m(1,2,6,8,9,10,11,12,14,17,19,20,21,23,25,27,31)=∑ 解 最简与或式：F ABE CDE BCE ADE ADE ABCD =+++++
最简或与式：
F (A B D E)(A C D E)(A B D E)(A D E)(A C E)(A B C D)
=++++++++++++++++
（b ）
图1－16（3）
（a ）
（5）F(A,B,C,D)(B C D)(B C)(A B C D)=++++++ 解 最简或与式： F (A B)(B D)(B C)=+++
最简与或式：F B ACD =+
（6）F(A,B,C,D)AD ABC ACD ABCD ABCD =++++
解 直接由F 的表达式求卡诺图不方便，先求F 的卡诺图，如图1－16（6）（a ）所示，再转换成F 的卡诺图，如图1－16（6）（b ）所示。
（b ） 图1－16（4）
（a ） （b ）
图1－16（5）
最简与或式：F AB ACD ABCD ACD =+++
最简或与式：F (B C D)(A D)(A C)(A B)(A B C D)=++++++++ （7）F(A,B,C,D)m(1,3,4,7,11)(5,10,12,13,14,15)=+Φ∑∑ 解：最简与或式：F BC AD CD F BC AD AC =++=++ 或：
最简或与式：F (B D)(A C)(C D)=+++
（8）F(A,B,C,D)M(4,7,9,11,12)(0,1,2,3,14,15)=?Φ∏∏ 解：最简与或式：F BD BCD CD =++
F
（a ） （b ）
图1－16（6）
（a ） （b ）
图1－16（7）
最简或与式：F (B C D)(B D)(C D)=++++
（9）F(A,B,C,D)m(0,2,7,13,15)ABC ABD ABD 0?=??++=??
∑约束条件：
解
最简与或式：BD A F += 最简或与式：
F (A D)(A B)F (A D)(B D)F (B D)(A B)=++=++=++ 或： 或：
（a ） （b ）
图1
－14
（a ） （b ）
图1－16（9）
（10）F(A,B,C,D)ABCD ABCD ACD C D ?=++?
???
约束条件：和不可能取相同的值
解 “约束条件：C 和D 不可能取相同的值”的含义是，函数F 中，自变量C 和D 必须取值相同。若C 和D 取值不同，则相应的函数值没有定义。所以，CD=00或11时，函数值为Φ。卡诺图如图1－16（10）所示。
最简与或式：F AB BC F AB BD =+=+ 或：
最简或与式：F (A B)(B D)F (A B)(B C)=++=++ 或：
（11）F(W,X,Y,Z)M(0,2,5,10)
W X Y Z 1
?=????∏约束条件：、、和中最多只有两个同时为
解 由约束条件可知，当自变量中有3个或4个取值为1时，函数值为Φ。卡诺图如图1－16（11）所示。
最简与或式：F XZ WY XZ =++
最简或与式：F (W X Z)(X Z)(W Y)=++++
（a ） （b ）
图1－16（10）
（12）F(A,B,C,D)(A B C D)(B C D)(B C D)
(B C)(B D)1
?=+++++++??
++=??约束条件：
解 约束条件(B C)(B D)1++=的含义是，当自变量取值使(B C)(B D)0++=时，函数值为Φ。即BC 01=或BD 01=时，函数值为Φ。
最简与或式：F B CD ACD =++ 最简或与式：
F (C D)(C D)(A B D)F (C D)(C D)(A B C)=++++=++++ 或：
（a ） 图1－16（
12）
（a ）
（b ） 图1－16（11）
1－17 将下列多输出函数化简为最简与或式，要求总体最简。
12F (A,B,C,D)m(0,1,4,5,9,11,13)
F (A,B,C,D)m(0,4,11,13,15)
?=??
=??∑∑ 解 多输出函数的化简方法是，先分别化简，再寻找有助于整体最简的公共圈。如图1－17（a ）、（b ）所示，从两个函数独立化简结果可以看出，两个函数分别化简时，没有可以共用的卡诺圈（逻辑门），采用与门和或门直接实现两级与或电路时，共需要6个与门和两个或门。
从图1－17（c ）、（d ）所示联合化简可以看出，通过修改卡诺图的圈法，可以找到两个共用的卡诺圈，从而实现整个电路可以少用2个与门。
1F ABCD ACD CD =++
2F ABCD ACD ABD =++
（c ）
（d ）
图1－17
1－18 已知函数1F ABD ABD ACD ACD =+++，2F BD ACD ACD BCD =+++，试在卡诺图上实现运算12F F +，12F F 和12F F ⊕，并用卡诺图求出这些函数的最简与或式和最简或与式。
解 F 1、F 2、12F F +、12F F
、12F F ⊕的卡诺图如图1－18所示。 化简图1－18（c ）、（d ）、（e ），可以求出各函数的最简与或式和最简或与式为
12(F F )A B CD (A B C)(A B D)+=++=++++ 12(F F )ABCD ABCD B(C D)(A D)(A C)?=+=+++ （最简或与式还有其它形式）
12(F F )B AC AD (A B)(B C D)⊕=++=+++
F 1
F 2 （a ）
（b ）
12
F F +12
F F ?（c ）
（d ）
1－19 若函数F ABD ABD ABD ABCD =+++的最简与或式为F AB BD AC =++，试求其最小约束条件表达式。
解 分别画出函数F ABD ABD ABD ABCD =+++及其最简与或式
F AB BD AC =++的卡诺图，比较其中的差别，就可以找出其最小约束条件了。比较图1
－19（a ）、（b ），最简与或式的卡诺图中，多了最小项131415m ,m ,m ,m ，这些最小项就是在卡诺图化简中，由任意项Φ转变而来的。所以，函数F 的最小约束条件表达式为
(1,3,14,15)0∑φ＝
1－20 求解逻辑方程：A BC ACD BD B CD +=+=+。
12
（
e ） 图1－18
F ABD ABD ABD ABCD
=+++ （a ） （b ）
图1－19
解 逻辑方程的解就是使等式成立的自变量取值。 令：123F A BC F ACD BD F B CD =+=+=+
分别画出函数F 1、F 2、F 3的卡诺图，如图1－20所示。显然，使三个函数取值相同的
自变量值就是方程的解，它们是：ABCD=0101，0111，1000，1010，1111。
1－21 已知正逻辑时电路的输出函数表达式为F A BC =+，试列出其真值表，输入/
输出电平表，负逻辑时的真值表，写出负逻辑时该电路的输出函数表达式，判断该电路的正、负逻辑表达式是否互为对偶式。
解 先将正逻辑函数表达式转换为与或式：
C A B A C B A C B A F +=+=+=)(
1
F 2
F 3
F 图1－20
然后求出正逻辑函数表达式对应的真值表，由正逻辑真值表可以导出电平表，进一步可以导出负逻辑定义时的真值表，如表1－21所示。由负逻辑真值表可以求出负逻辑定义时的函数表达式：
F ABC ABC ABC ABC ABC A BC =++++=+
该负逻辑表达式的对偶式为： )(C B A F d +=
比较负逻辑的对偶式和正逻辑函数表达式，可以看出，两者相等。即正、负逻辑函数
互为对偶式。
1－22 某工厂有四个股东，分别拥有40％、30％、20％和10％的股份。一个议案要获得通过，必须至少有超过一半股权的股东投赞成票。试列出该厂股东对议案进行表决的电路的真值表，并求出最简与或式。 解 设逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；定义变量F 表示表决结果，F=1表示表决通过。
根据题意列出真值表，如表1-22所示，卡诺图如图1－22所示。最简与或式为
BCD AC AB F ++=
正逻辑真值表
电平表 负逻辑真值表 （a ） （b ）
（c ）
表1－21
1－23 某厂有15KW 、25KW 两台发电机和10KW 、15KW 、25KW 三台用电设备。已知三台用电设备可以都不工作或部分工作，但不可能三台同时工作。请设计一个供电控制电路，使用电负荷最合理，以达到节电目的。试列出该供电控制电路的真值表，求出最简与或式，并用与非门实现该电路。
解 设10kW 、15kW 、
25kW 三台用电设备分别为A 、B 、
C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。为使电力负荷达到最佳匹配，以实现最节约电力的目的，应该根据用电设备的工作情况即负荷情况，来决定两台发电机组的启动与否。由此列出电路的真值表如表1－23所示。表中ABC=111时，YZ=φφ，是因为题意中说明三台用电设备不可能同时工作，因此不必定义。
Y 、Z 的卡诺图如图1－23（a ）、（b ）所示。由于要求用与非门实现，应该圈“1”。得到最简与或式后，再用反演律进行变换，就得到能够用与非门实现的“与非－与非”式。用与非门实现的供电控制电路如图1－23（c ）所示。
Y AB AB AB AB
=+=?Z AB C AB C
=+=?（a
）
图1－23
（b ） （c ）
图1－22
表1－22
=1F
&
≥1
C A
B B
A &
图3
自测题1解答
1．（28分）填空
（1） (AE.4)16 = (174.25)10 = (0001 0111 0100.0010 0101) 8421BCD (2) (174.25)10 = (1010 1110.01)2 = (AE.4)16
(3) X= (－0.01011)2，则X 的8位二进制补码为 (1.1010100)补码
(4) 已知X 原 = Y 补 = (10110100)，则X 、Y 的真值分别为 (－52)10、(－4C)16 (5) 8位二进制补码所能表示的十进制数范围为（－128～＋127） (6) A AB (A B),A 1(A)+=+⊕=
(7) 12n A A A 1⊕⊕⊕…＝的条件是（A 1～A n 中有奇数个1）
(8) 直接根据对偶规则和反演规则，写出函数F A BC C)=+++的对偶式和反函数分别为d F A B C (B AC)=?+?+，F A B C (B AC)=?+?+。
(9) F A(B C)=+ 的标准或与式为
F(A,B,C)(A B C)(A B C)(A B C)(A B C)(A B C)=++++++++++
2. (10分) 判断正误
(1) (256.4)8 = (0010 0101 0110. 0100 )8421BCD
( × ) (2) 奇偶校验码可以检测出偶数个码元错误 ( × )
(3) 因为A B A B =⊕⊙，所以A B C A B C =⊕⊕⊙⊙ ( × )
(4) A B A B A B ⊕=⊕=⊙
( √ ) (5) 如果A B 0=⊙，则A B =
( √ )
3. (10分) 直接画出逻辑函数F AB B(A C)=+⊕的实现电路。 解 电路图如图3所示。
数字电子技术基础习题及答案
数字电子技术基础考题 」、填空题：（每空3分，共15分） 辑表达式 ）和（ 卡诺图 路，称为全加器。 等° 17. 根据不同需要，在集成计数器芯片的基础上，通过采用 进位输出置最小数法 等方法可以实现任意进制的技术器。 18. 4. 一个JK 触发器有_2_个稳态，它可存储_J — 位二进制数。 19. 若将一个正弦波电压信号转换成 同一频率的矩形波，应采用 多谐振荡器 _______ 电路。 20. __________________________________________ 把JK 触发器改成T 触发器的方法是J=k=t __________________________________________________ 。 21. N 个触发器组成的计数器最多可以组成 _^n 进制的计数 器。 1逻辑函数有四种表示方法，它们分别是（ 真值表 ）、（ 逻辑图 2. 将2004个“ 1 ”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中, ）和（ 是脉冲的整形电路。 4. TTL 器件输入脚悬空相当于输入（ 电平。 5. 基本逻辑运算有：（and not ）和（or ）运算。 6. 采用四位比较器对两个四位数比较时, 先比较 最咼 位。 7. 触发器按动作特点可分为基本型、 （同步型 主从型 ）和边沿型; 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL ）电路和 CMOS ）电路。 10. 施密特触发器有（ 2 ）个稳定状态?，多谐振荡器有（0 ）个稳定状态。 11.数字系统按组成方式可分为 功能扩展电路、功能综合电路 两种; 12?两二进制数相加时，不考虑低位的进位信号是 加器。 13?不仅考虑两个 本位 .相加，而且还考虑来自 低位进位 _______ 相加的运算电 14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关，而且还与_电路原来 的状态 有关。 15?计数器按CP 脉冲的输入方式可分为 同步计数器和 异步计数器。 16?触发器根据逻辑功能的不同，可分为 rs jk 反馈归零法 置数法
时序逻辑电路习题解答
5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=?? =?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 12 1()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=??e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为： 01n n Y AQ Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示
Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 0010110001101101 1, ,n n n n n n n n n n J X K X J XQ K X Q X Q XQ X Q XQ Q XQ XQ XQ Y XQ ++?==??==???=+=?? ?=+=+?= 根据状态方程和输出方程，可分别做出11 10,n n Q Q ++和Y 的卡诺图，如表5-1所示。由此 做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b ）所示。
数字逻辑电路试题
院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）
第4章组合逻辑电路课后答案
第4 章 [题 4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 P3AP1P5P2P3P4 A P 4CP2 P3Y P5P6 B P1 AB Y P2BP1 C P6CP4 图P4.1 图P4.2 解：（ 1）逻辑表达式 Y P5P6P2 P3 P4 CP4P2 P3P4CP4 P2 P3 C CP2 P3P2 P3 C C P2P3 PPC23P PC 2 3 P2 P3BP1 AP1 B AB AAB AB AB Y P2P3C P2 P3C AB AB C AB ABC AB ABC AB C ABC AB ABC AB ABC C （ 2）真值表 A B C Y A B C Y 00011000 00101011 01001101 01111110 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1 和全为0 时，Y=1，否则 Y=0 。 [题 4.3] 分析图P4.3电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出 电路完成什么逻辑功能。
A B Y 2 C Y 1 图 P4.3 [解 ] 解： Y2AB BC AC Y1 ABC （ A B ） C Y2 ABC （ A B ） BC AC C AB ABC ABC ） ABC ABC 真值表： A B C Y1 Y2 00000 00110 01010 01101 10010 10101 11001 11111 由真值表可知：电路构成全加器，输入 A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”， Y 2为“进位”。 [题 4.4]图 P4.4 是对十进制数9 求补的集成电路CC14561 的逻辑图，写出当COMP=1 、Z=0 、和 COMP=0 、 Z=0 时， Y 1～ Y 4的逻辑式，列出真值表。
数字电路第一章数字电路习题集和答案
第一章绪论练习题 一、选择题 1．以下代码中为无权码的为。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码2．以下代码中为恒权码的为。 A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码3．一位十六进制数可以用位二进制数来表示。 A. １ B. ２ C. ４ D. 16 4．十进制数25用8421BCD码表示为。 A.10 101 B.0010 0101 C.100101 D.10101 5．在一个8位的存储单元中，能够存储的最大无符号整数是。 A.（256） 10 B.（127） 10 C.（FF） 16 D.（255） 10 6．与十进制数（53.5） 10 等值的数或代码为。 A.(0101 0011.0101) 8421BCD B.(35.8) 16 C.(110101.1) 2 D.(65.4) 8 7．矩形脉冲信号的参数有。 A.周期 B.占空比 C.脉宽 D.扫描期8．与八进制数(47.3) 8 等值的数为： A.(100111.011) 2B.(27.6) 16 C.(27.3) 16 D.(100111.11) 2 9. 常用的BC D码有。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码10．与模拟电路相比，数字电路主要的优点有。 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强11．把10010110 B二进制数转换成十进制数为（） A. 150 B. 96 C.82 D. 159 12．将4FBH转换为十进制数( ) A. 011101110101B B. 011100111011B C. 010********* D. 100010000101 13．将数1101.11B转换为十六进制数为（） A.D.CH B. 15.3H C. 12.EH D. 21.3H 14．将十进制数130转换为对应的八进制数： A.202 B. 82 C. 120 D. 230
(完整版)时序逻辑电路习题与答案
第12章时序逻辑电路 自测题 一、填空题 1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。 2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。 3．用来累计和寄存输入脉冲个数的电路称为。 4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。、 5．、寄存器的作用是用于、、数码指令等信息。 6．按计数过程中数值的增减来分，可将计数器分为为、和三种。 二、选择题 1．如题图12.1所示电路为某寄存器的一位，该寄存器为 。 A、单拍接收数码寄存器； B、双拍接收数码寄存器； C、单向移位寄存器； D、双向移位寄存器。 2．下列电路不属于时序逻辑电路的是。 A、数码寄存器； B、编码器； C、触发器； D、可逆计数器。 3．下列逻辑电路不具有记忆功能的是。 A、译码器； B、RS触发器； C、寄存器； D、计数器。 4．时序逻辑电路特点中，下列叙述正确的是。 A、电路任一时刻的输出只与当时输入信号有关； B、电路任一时刻的输出只与电路原来状态有关； C、电路任一时刻的输出与输入信号和电路原来状态均有关； D、电路任一时刻的输出与输入信号和电路原来状态均无关。 5．具有记忆功能的逻辑电路是。 A、加法器； B、显示器； C、译码器； D、计数器。 6．数码寄存器采用的输入输出方式为。 A、并行输入、并行输出； B、串行输入、串行输出； C、并行输入、串行输出； D、并行输出、串行输入。 三、判断下面说法是否正确，用“√"或“×"表示在括号 1．寄存器具有存储数码和信号的功能。( ) 2．构成计数电路的器件必须有记忆能力。( ) 3．移位寄存器只能串行输出。( ) 4．移位寄存器就是数码寄存器，它们没有区别。( ) 5．同步时序电路的工作速度高于异步时序电路。( ) 6．移位寄存器有接收、暂存、清除和数码移位等作用。（） 思考与练习题 12.1.1 时序逻辑电路的特点是什么? 12.1.2 时序逻辑电路与组合电路有何区别? 12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码
《数字逻辑电路》试题及参考答案
一、填空题（共15空，每空2分，共30分） 1. 二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。 2. 十进制数 -13的8位二进制补码为____11110011________。 3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。 4. 逻辑表达式''=+ +()Y AB C D 的反演式为(())Y A B C D ''''' =+。 5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。 6. 基本RS 触发器的约束条件是_____RS=0____。 7. 写出两个逻辑变量A 、B 的全部最小项 ,,,AB A B AB A B '''' 。 8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系 01 A E N Y EN ''=?=?'=?高阻态。 9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。 8题图 9题图 10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。 11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。 12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。 13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。 14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。 15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。 A B Y 0 0 1 0 1 1 1 0 1 1 1 得分
组合逻辑电路练习题和答案
第2章习题 一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）
3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（ ） 4. 编码和译码是互逆的过程。（ ） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 6. 3位二进制编码器是3位输入、8位输出。（ ） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（ ） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（ ） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（ ） 三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择 器，画出逻辑图。 解：4选1数据选择器有4个数据输入 端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个 数据输出端（Y ）。真值表如下： D S 1 S 0 Y
组合逻辑电路课后答案
第4章 [题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） 由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP=0、Z=0的真值表从略。 [题] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题的真值表如表所示，逻辑图如图(b)所示。
数字电子技术习题解答
数字电子技术习题解答 一、 化简下列逻辑函数，并画出F1的无竞争冒险的与非—与非逻辑电路；画出F2的最简与或非逻辑电路。（每题8分，共16分） 1. F1=B C A B A B C B A +++ 2. F2(A,B,C,D)=Σm （2，3，6，10，14）+Σd （5，9，11） 解：1、F1=BC ’+A(B ’+C ’)=((BC ’+AB ’+AC ’)’)’=((AB ’.)’(BC ’)’(.AC ’)’)’ 由卡诺图可知化简后的表达式不存在竞争冒险。图略 2、F2=((B ’C+CD ’)’)’ 二、 如图所示电路为TTL 电路，输入分别是A ，B ， C 。试根据其输入的波形，画出对应的输出Y1，Y2的波形（忽略门的延迟时间）。 图 解：对于Y1来说，由于电阻R1太大信号无法正确传输，故A 恒等于1，而R2、R3对信号的传输没有影响，所以Y1=BC ；对于Y2来说，当C=1时，三态门处于高阻态，这时Y2=A ’，当C=0时，三态门处于“0”、“1”逻辑状态，这时Y2=（AB ’）’。根据以上分析画Y1、Y2的波形于上图。 00 01 11 0 1 1 Y Y A B C Y 1 Y
三、试设计一个按8421BCD 码计数的同步七进制加法计数器，由零开始计数。 1. 用JK 触发器实现; （10分） 2. 用1片同步十进制计数器74LS160及最少的门电路实现.74LS160功能表及逻辑符号如图3所示。（10分） 图3 解：1、根据题给8421BCD 码加法计数器要求，得状态转换表： 将状态方程与JK 触发器的特性方程比较，得驱动方程： J 2= Q 0Q 1 ，K 2=Q 1 J 1= Q'0Q ’2，K 1=Q ’0 J 0=(Q 1Q 2)’, K 0=1 输出方程：C=Q 1Q 2 图略， 由设计过程可知任意态111将进入000，故电路可自启动。 2、略。 四、 设计一多数表决电路。要求A 、B 、C 三人中只要有两人以上同意，则决议就通过。但A 还有决定权，即只要A 同意，即使其他人不同意也能通过。 （每小题5分，共15分） 1. 列出真值表并写出逻辑函数; 次态卡诺图： Q*2=Q ’1Q 2+Q 0Q 1Q ’2 Q*1=Q 0Q ’1+Q'0Q ’2 Q 1 Q*0=Q ’1Q ’0+Q ’2
时序逻辑电路练习题及答案
《时序逻辑电路》练习题及答案 [6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P6-1 [解] 驱动方程：311Q K J ==， 状态方程：n n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+； 122Q K J ==， n n n n n n n Q Q Q Q Q Q Q 12212112 ⊕=+=+； 33213Q K Q Q J ==，， n n n n Q Q Q Q 12313 =+； 输出方程：3Q Y = 由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。 表6-1 n n n Q Q Q 123 Y Q Q Q n n n 111213+++ n n n Q Q Q 123 Y Q Q Q n n n 1112 13+++ 0 00 00 1 010 01 1 0010 0100 0110 1000 100 10 1 110 11 1 000 1 011 1 010 1 001 1 图A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 [6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图P6-2
[解] 驱动方程：21 Q A D =， 2 12Q Q A D = 状态方程：n n Q A Q 21 1 =+， )(122112n n n n n Q Q A Q Q A Q +==+ 输出方程：21Q Q A Y = 表6-2 由状态方程可得状态转换表，如表6-2所示；由状态转换表 可得状态转换图，如图A6-2所示。 电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1” 信号，是则Y=1，否则Y=0。 图A6-2 [6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 图P6-3 [解] 321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==， =+11n Q 32Q Q ·1Q ； 211 2 Q Q Q n =++231Q Q Q ； 3232113Q Q Q Q Q Q n +=+ Y = 32Q Q 电路的状态转换图如图A6-3所示，电路能够自启动。 图A6-3 [6.4] 分析图P6-4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。 n n Q AQ 12 Y Q Q n n 1 112++ 000 00 1 010 01 1 100 11 1 110 10 1 010 100 110 00 1 11 1 100 010 000
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
组合逻辑电路练习题及答案
组合逻辑电路练习题及答案 一.填空题(10) 1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。 2．任意两个最小项之积为0，任意两个最大项之和为1。 3．对于逻辑函数BC A F，但这 AB F，为了化简，利用逻辑代数的基本定理，可表示为C C A AB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A。 4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。 5．在 3.3V供电的数字系统里，所谓的高电平并不是一定是 3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。 二.选择题(10) 1．在下列程序存储器的种类中，可在线改写的有 b d。 a. PROM； b. E2PROM； c. EPROM； d. FLASH_M 2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。 a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路 3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。 a. 触发器； b. 译码器； c. 移位寄存器； d. 计数器； e. 加法器； f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器 4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码 5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。 a. 与阵列可编程； b.或阵列可编程； c. 与或阵列皆可编程 三.简答题(50) 1．分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。 1
数字电子技术基础习题及答案
数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为： 、 和 。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储 位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为 条、数据线为 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。 图 1 2.下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门
C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器
时序逻辑电路习题
触发器 一、单项选择题： (1)对于D触发器，欲使Q n+1=Q n，应使输入D=。 A、0 B、1 C、Q D、 (2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。 A、0 B、1 C、Q (4)请选择正确的RS触发器特性方程式。 A、 B、 C、 (约束条件为) D、 (5)请选择正确的T触发器特性方程式。 A、 B、 C、 D、 (6)试写出图所示各触发器输出的次态函数(Q )。 n+1 A、 B、 C、 D、 (7)下列触发器中没有约束条件的是。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 二、多项选择题： (1)描述触发器的逻辑功能的方法有。 A、状态转换真值表 B、特性方程 C、状态转换图 D、状态转换卡诺图 (2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。 A、J=K=1 B、J=0,K=0 C、J=1,K=0 D、J=0,K=1 (4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。 A、J=K=1 B、J=1,K=0 C、J=K=0 D、J=0，K=1 三、判断题： (1)D触发器的特性方程为Q n+1=D，与Q 无关，所以它没有记忆功能。（） n (2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 （） (3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（） (8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。 (9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。 (10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。 四、填空题： (1)触发器有（）个稳态，存储8位二进制信息要 （）个触发器。 (2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。 (3)按逻辑功能分，触发器有（）、（）、（）、（）、（）五种。 (4)触发器有（）个稳定状态，当＝0，＝1时，称为（）状态。 时序逻辑电路 一、单项选择题： (2)某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟多长时间？ A、128μs B、256μs C、512μs D、1024μs (3)4个触发器构成的8421BCD码计数器共有（）个无效状态。 A、6 B、8 C、10 D、4 (4)四位二进制计数器模为 A、小于16 B、等于16 C、大于16 D、等于10 (5)利用异步预置数端构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动控制端。 A、N B、N－1 C、N+1 (7)采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案。 A、十进制加法计数器 B、十二进制加法计数器
第4章 组合逻辑电路 课后答案
第4章 [题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。 图P4.1 B Y AP 56 P P = 图P4.2 解：（1）逻辑表达式 ()()() 5623442344 232323232323 Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+ ()()()2323Y P P C P P C AB AB C AB ABC AB AB C AB AB C ABC ABC ABC ABC =+=+++=+++=+++ （2）真值表 （3）功能 从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。 [题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3 B 1 Y 2 [解] 解： 2Y AB BC AC =++ 12 Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（）） B 、 C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。 [题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4 [解] （1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。 3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时， Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。 COMP =0、Z=0的真值表从略。 [题4.5] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 [解] 题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。
第5章 时序逻辑电路思考题与习题题解
思考题与习题题解 5-1填空题 （1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。 （2）构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。 （3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。 （4）要组成模15计数器，至少需要采用 4 个触发器。 5-2 判断题 （1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√）（4）计数器的模是指构成计数器的触发器的个数。（×） 5-3 单项选择题 （1）下列电路中，不属于组合逻辑电路的是（D）。 A.编码器 B.译码器 C. 数据选择器 D. 计数器 （2）同步时序电路和异步时序电路比较，其差异在于后者( B )。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 （3）在下列逻辑电路中，不是组合逻辑电路的有( D )。 A.译码器 B.编码器 C.全加器 D.寄存器 （4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。 A.10μS B.80μS C.100μS D.800ms （5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。 A.6 B.7 C.8 D.10 （6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。 A.10 B.15 C.32 D.32768 （7）一位8421BCD码计数器至少需要（B）个触发器。 A.3 B.4 C.5 D.10
(整理)《数字逻辑电路》试题2.
一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：
第4章组合逻辑电路习题解答
习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。（基本题属于4.1节） 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。（基本题属于4.1节） 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．（基本 题属于4.1节） 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（基本题属于4.1节） （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 L B A =1 =1 =1 F F B A
习题4.4图 解：（1）ABD BC CD ABD BC CD L ++=??= （2） (3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。（基本题属于4.1节） 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 4.6试分析图所示电路的逻辑功能，并用最少的与非门实现。（综合题属于4.1、4.2节） 10