当前位置：文档库 › √MOS器件及其集成电路的可靠性与失效分析

√MOS器件及其集成电路的可靠性与失效分析

MOS 器件及其集成电路的可靠性与失效分析（提要）

作者：Xie M. X. (UESTC ，成都市)

影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。

从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。

由于器件和电路存在有一定失效的可能性，所以为了保证器件和电路能够正常工作一定的年限（例如，对于集成电路一般要求在10年以上），在出厂前就需要进行所谓可靠性评估，即事先预测出器件或者IC 的寿命或者失效率。

（1）可靠性评估：

对于各种元器件进行可靠性评估，实际上也就是根据检测到的元器件失效的数据来估算出元器件的有效使用寿命——能够正常工作的平均时间（MTTF ，mean time to failure ）的一种处理过程。

因为对于元器件通过可靠性试验而获得的失效数据，往往遵从某种规律的分布，因此根据这些数据，由一定的分布规律出发，即可估算出MTTF 和失效率。

比较符合实际情况、使用最广泛的分布规律有两种，即对数正态分布和Weibull 分布。 ①对数正态分布：

若一个随机变量x 的对数服从正态分布，则该随机变量x 就服从对数正态分布；对数正态分布的概率密度函数为

222/)(ln 21

)(σμπσ--?=x e x x f

该分布函数的形式如图1所示。

对数正态分布是对数为正态分布的任

意随机变量的概率分布；如果x 是正态分布

的随机变量，则exp(x)为对数分布；同样，

如果y 是对数正态分布，则log(y)为正态分

布。

②Weibull 分布：

由于Weibull 分布是根据最弱环节模型

或串联模型得到的，能充分反映材料缺陷和

应力集中源对材料疲劳寿命的影响，而且具

有递增的失效率，所以，将它作为材料或零件的寿命分布模型或给定寿命下的疲劳强

度模型是合适的；而且尤其适用于机电类产品的磨损累计失效的分布形式。由于它可以根据失效概率密度来容易地推断出其分布参数，故被广泛地应用于各种寿命试验的数据处理。与对数正态分布相比，Weibull 分布具有更大的适用性。

Weibull 分布的失效概率密度函数为

t m t

m e t m t f )/()(ηη--?=

图1 对数正态分布

相应的累积失效分布函数为

t e t F )/(1)(η--=

式中的m 为分布的形状参数，η为分布的尺寸参数。Weibull 分布的形式如图2所示，在m ＜１时为倒J 字型曲線，在m=1时为指数式分布，在1＜m ＜3.6时为偏向左边的曲线，在m ≈3.6时为正态分布曲线，在m ＞3.6时为偏向右边的曲线。

在这种失效分布的模式下，元器件的失效率λ(t)和MTTF 可分别表示为 )

(11)()()(ln )(t F t R t f dt t R d t -===λ dt t f t dt t R MTTF ??∞

∞==00)()(

失效率λ(t)的常用单位是FIT （10-9/小时）或者%/1000小时。

由于引起器件和集成电路失效的机理不

同，因此就相应地存在各不相同的MTTF 和失

效率数据。最容易导致失效的就是其中MTTF

最短的那一种机理。

（2）栅氧化层的性能退化：

MOSFET 的栅极二氧化硅薄膜是决定器件

性能的关键性材料。因为二氧化硅薄膜具有良

好的绝缘性，同时它与Si 表面接触的表面态密

度又很低，所以最常用作为栅绝缘层。

栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0，并且具有较高的

击穿电场强度（击穿电场强度约为10MV/cm ）。但是，实际上发现，在器件和电路工作时，有时会发生由于栅氧化层的漏电、并导致击穿而引起的失效；产生这种后果的根本原因就是氧化层在电压作用下性能发生了退化。

①栅氧化层退化的表现～击穿：

在栅极电压作用下，栅氧化层发生退化的主要表现就是击穿。这里存在两种类型的击穿：一是瞬时击穿（TZDB ，Tims Zero Dielectic Breakdown ），即是加上电压后就马上发生的击穿——短路；二是经时击穿（TDDB ，Tims Dependent Dielectic Breakdown ），即是加上电压后需要经过一段时间之后才发生的击穿。

MOSFET 和MOS-IC 的早期失效往往就包括有栅氧化层的TZDB 现象。

TDDB 的产生与栅氧化层中的电场（～栅电压）有关。实验表明，按照引起击穿电场的大小，可以把TDDB 区分为三种不同的模式：①模式A ～在较低电场（1MV/cm ）时就产生的击穿；②模式B ～在较高电场（数MV/cm ）时产生的击穿；③模式C ～在很高电场（>8MV/cm ）时才可能产生的击穿。

TDDB 的模式A 往往是由于氧化层中存在针孔等缺陷的缘故，具有这种模式的早期击穿的芯片，一般都可通过出厂前的筛选而淘汰掉，故模式A 击穿将直接影响到芯片的成品率。由于氧化层中的针孔等缺陷主要是来自于材料和环境的污染、微粒之类的杂质，所以提高材料和工艺的纯净度对于降低出现模式A 的几率、增高成品率具有重要的意义。

TDDB 的模式B 往往是由于氧化层中存在微量的Na 、K 等碱金属和Fe 、Ni 等重金属杂质的缘故，这些杂质离子在较高电场作用下会发生移动，并且起着陷阱能级的作用。因此，为了提高模式B

的击穿，也必须严格保证材料和工艺的纯净度，此外还必须注意晶体表面图2 Weibull 分布

缺陷吸附重金属杂质所产生的不良影响（则需要关注衬底的结晶控制技术）。

TDDB的模式C击穿电压很高，接近二氧化硅的固有击穿特性，这是由于氧化层中不存在杂质和缺陷的缘故。

②MOSFET的寿命评估：

对于带有经时击穿模式B的不良芯片，需要经过较长时间的试验才能检测出来，因此必须事先确立器件寿命的检测和评估方法。

为了保证集成电路能够正常工作若干年（一般要求10年以上），就需要在出厂前预测出器件的寿命——寿命评估；这可以通过TDDB试验预测出栅氧化层的寿命来确定器件的寿命。具体的办法就是采用所谓加速寿命试验，即把许多器件置于强电场（高于7MV/cm）、温度为100 o C左右的条件下，观测器件的经时失效率；一般，栅氧化层的TDDB呈现出两个区域：较快击穿的早期失效区和需要经过很长时间才击穿的磨损失效区（二氧化硅的固有击穿区）。为了不让器件在出厂后就产生问题，则必须尽量控制器件的早期失效。常常采用对数正态分布来评估寿命。

对于较厚栅氧化层的器件，发现早期击穿的失效率较高，这说明较厚的二氧化硅中含有较多的缺陷。

③栅氧化层退化的机理：

栅氧化层出现退化的主要原因是强电场使得栅氧化层产生了漏电、并从而导致的击穿。

a）在强电场作用下，栅氧化层产生漏电往往是一种常见的现象。实际上，当氧化层中的电场强度大于6MV/cm时，即使是非常优质的氧化层，也将会产生由于量子效应所引起的所谓F-N（Flowler-Nordheim）型隧道电流。随着器件尺寸的缩小，氧化层厚度也相应地越来越薄（对于LSI而言，一般总是选取栅氧化层厚度为沟道长度的1/50左右），则氧化层的这种F-N型隧道电流也将越来越显著。例如，对于厚度为10nm的栅氧化层，在电源电压为5V时，氧化层中的电场就已经大于5MV/cm，所以往往就必须考虑F-N型隧道电流以及所引起的击穿。

b）栅氧化层的不断漏电，就会导致氧化层击穿，这是由于漏电会使得在氧化层中积蓄起很多电荷（正电荷或者负电荷）的缘故。因为栅氧化层中往往存在许多陷阱（电子陷阱、空穴陷阱或者中性陷阱），当氧化层有隧道电流通过时，则这些陷阱就会俘获载流子、积蓄起正电荷或者负电荷，并使得氧化层的局部电场增强；由于电荷积蓄而导致局部电场增强时的能带图见图3的（b）和（c），其中（a）是不存在的和时的能带图。

（a）无电荷（a）有正电荷（a）有负电荷

图3 栅氧化层中有、无电荷积蓄时的能带图

局部的电荷积蓄得越多，电场也就越强。随着时间的推移，当陷阱积蓄有大量电荷、局部电场足够强时，则最终就将导致Si-O价键断裂，即发生永久性的破坏——击穿。

可见，栅氧化层的经时击穿与载流子的穿越氧化层（F-N隧道电流）有关，也与氧化层中的陷阱有关。而对经时击穿影响最大的载流子是空穴；因为空穴的迁移率远小于电子迁移

率，则当高能量热电子注入到氧化硅、并出现倍增效应时，倍增出来的空穴即很容易被陷阱所俘获，则积蓄起正电荷，从而使得局部电场增强；热电子的不断注入和倍增，就会进一步积蓄正电荷，当这些正电荷形成的局部电场很高时，最终即发生击穿。

为了提高MOSFET 的经时击穿性能，就应该尽量减少栅氧化层中的陷阱数量。而这些陷阱来自于多种过程所引入的杂质和缺陷，例如：有在形成氧化硅时出现的氧原子空位，有存在于氧化硅中的H 和OH 基，也有在器件和电路的工艺加工过程中所产生的缺陷（如等离子体产生的高能粒子射线和二次X 射线的照射，使得栅氧化层中出现缺陷）。因此，要防止栅氧化层的退化，就必须消除氧化层中的杂质和缺陷，并且要保持氧化硅-Si 衬底的界面完整性，以避免局部电场集中。

（3）热载流子效应(Hot carrier Effect ，HCE)：

1）基本概念：

热载流子就是具有高能量的载流子，即其动能高于平均热运动能量（～kT ）的载流子；因此其运动速度也一定很高。

当载流子从外界获得了很大能量时，即可成为热载流子。例如在强电场作用下，载流子沿着电场方向不断漂移，不断加速，即可获得很大的动能，从而可成为热载流子。

对于半导体器件，当器件的特征尺寸很小时，即使在不很高的电压下，也可产生很强的电场，从而易于导致出现热载流子。因此，在小尺寸器件以及大规模集成电路中，容易出现热载流子。由于热载流子所造成的一些影响，就称为热载流子效应。

2）在半导体中，热载流子所表现出来的重要效应主要有两个方面：

其一是非线性的速度-电场关系：Si 中的载流子在高电场时即呈现出漂移速度饱和现象，这就是由于热载流子发射光学波声子(约0.05eV)的结果。GaAs 中的电子当被电场“加热”到能量kT e 达到0.31eV 时（T e 是所谓热载流子温度），即从主能谷跃迁到次能谷，从而产生负阻现象。

其二是碰撞电离效应：热电子与晶格碰撞、并打破价键，即把价电子激发到导带而产生电子-空穴对的一种作用，碰撞电离需要满足能量和动量守恒，所需要的能量E i ≈ 3E g /2，碰撞电离的程度可用所谓电离率α来表示，α与电场E 有指数关系：α = A exp(－E i /kTe) = A exp(－B/E)。当倍增效应很严重时，即导致产生击穿现象。

3）热载流子效应所造成的后果：

这些热载流子效应所造成的影响，有的是很有用处的。例如n-GaAs 中出现的负阻现象，即可用来实现所谓转移电子器件——一种重要的微波-毫米波器件。又如，利用MOSFET 中的热载流子可以向栅氧化层注入的作用，能够制作出存储器。再如，利用热载流子的碰撞电离效应，可以制造出雪崩二极管等器件。

但是，有的热载流子效应却具有很大的害

处。例如在VLSI 中，热载流子效应往往就是

导致器件和集成电路产生失效的重要原因，所

以是需要特别注意和加以防止的。

由于热载流子具有很大的动能和漂移速

度，则在半导体中通过碰撞电离可产生出大量

次级的电子-空穴对；其中的电子（也包括原

始电子）将流入漏极而形成输出源-漏电流

（I DS ），而产生出的次级空穴将流入衬底而形

成衬底电流（I sub ），如图4所示。通过测量I sub

就可以得知沟道热电子和漏区电场的情况。

热载流子引起MOSFET 性能的退化，主要表现在以下两个方面：

图4 MOSFET 的热电子效应

① 产生寄生晶体管效应。当有较大的I sub 流过衬底（衬底电阻为R sub ）时将产生电压降（I sub ×R sub ），这会使源-衬底的n +-p 结正偏（因为源极通常是接地的），从而形成一个“源-衬底-漏”的寄生n +-p-n +晶体管；这个寄生晶体管与原来的MOSFET 相并联而构成一个复合结构的器件，这种复合结构往往是导致短沟道MOSFET 发生源-漏击穿的原因，并且还会使伏安特性曲线出现回滞现象（见图4-46），在CMOS 电路中还将会导致闩锁效应。

MOSFET 的源-漏击穿电压可以根据基极开路时BJT 的击穿电压关系（见第三章的(3-113)式）给出为

n npn Dx DS BV BV α-≈1

式中的BV Dx 是漏极区-衬底p-n 结的击穿电压，αnpn 是寄生晶体管（认为基极开路）的共基极电流放大系数。因为在此可令寄生晶体管的发射结注入效率等于1，则有（参见第三章的(3-43)式）

221n

T npn L L -≈≈αα 式中L 是沟道长度（即寄生晶体管的有效基区宽度），L n 是衬底电子的扩散长度。于是，短沟道MOSFET 的源-漏击穿电压为

n n n Dx DS L L BV BV 2

2???? ??≈ (4-179) 若选取n=5.4，则该结果与实验数据吻合得很好。

为了提高短沟道MOSFET 的源-漏击穿电压及其可靠性，就应当设法不让与热载流子有关的寄生晶体管起作用。因此，就需要减小衬底电阻R sub ，以使得乘积(I sub ×R sub )<0.6V ，这样一来寄生晶体管就不能导通工作了。

② 产生热载流子退化。沟道中有一小部分具有足够高能量的热载流子可以越过Si/SiO 2界面的势垒（电子势垒高度E b 约为3.2eV ，空穴的约为4.9eV ）而注入到栅SiO 2层中，并多数形成了栅极电流I G 。虽然此栅极电流很小，但是它所造成的后果却很严重，因为热电子注入到栅SiO 2层中将会引起界面陷阱积蓄电荷，经过一段时间的电荷积累即会使得器件性能发生退化（阈值电压漂移、跨导降低和亚阈值斜率增大，甚至栅氧化层击穿），这将危及到小尺寸MOSFET 及其VLSI 的可靠性。可见，MOS 器件性能的退化主要是与较小的栅极电流I G 有关，而与比它大几个数量级的衬底电流I sub 无关。

4）对MOSFET 热载流子性能退化的评估：

虽然MOS 器件由于热载流子效应而发生的性能退化与衬底电流I b 无关，但却可以通过检测此衬底电流来了解有关器件性能因热电子而产生退化的状况。

若漏端电场为E ，热电子发生碰撞电离所需要的最小能量为E i ，热电子为获得能量kT e （T e 是热电子温度）所走过的路程为λ，则可给出I b 、I G 与I DS 的关系为

???

? ??-?=λE q E I C I i DS b exp 1 [碰撞电离过程] ???

? ??-?=λE q E I C I b DS G exp 2 [越过界面势垒的注入过程]

式中C 1和C 2是比例常数。于是有（令p= E b /E i ）

DS b DS G I C I C I I ???? ??=12 (4-180) 从而通过检测衬底电流，即可得知栅极电流的大小，从而就可以知道MOSFET 发生性能的退化情况。

由于热电子效应所导致MOSFET 性能的退化过程，可能与打断Si/SiO 2界面上的Si-H 键有关，或者说与界面陷阱（密度为N it ）的形成有关。这种性能的退化很类似于热氧化速率的过程，则有

t DS it E q E W

I t C N ?????????? ???=λexp 3 其中t 是时间，C 3是比例常数，E t ≈界面势垒激活能(3.2eV)+Si-H 键离解能(0.3eV)，n=0.5~0.75。

由于热电子退化而决定的MOSFET 的寿命τ（或者称为失效时间），可定义为N it 或ΔV T （∝N it ）达到某个失效标准时的时间。若选取n=2/3，E t /E i =2.9，即得到 ()5.19.2T DS b DS V I I I W F ????? ?????? ??=-τ (4-181)

F 是表征栅绝缘层质量的系数；再根据I b =(M －1)I DS （M 是倍增系数），于是得到MOSFET 的寿命关系为

()9.21--????

??∝M I W DS τ (4-182) 为了通过测量来得到失效时间τ，以研究热载流子退化的作用机理。可以在高于正常偏置条件下来进行应力测量（可用衬底电流和监测时间来代表应力的积累），即在衬底电流最大时让器件持续工作、并观察作为失效标志的性能参数变化；例如观察阈值电压，当阈值电压变化超过一定值（譬如10mV ）时，即认为已失效，由此器件持续正常工作的时间即可得知失效时间。由(4-181)式，可以简明地给出失效时间与衬底电流之间的关系为

()m

DS b m b I I B I B --???? ??==21ττ和 (4-183) 式中的B 1和B 2均为经验参数。首先在几个不同的高偏压下测量出器件的失效时间，然后再利用上式进行外推、得到正常工作条件下的失效时间。

5）改善器件热载流子退化特性的措施：

为了提高器件的稳定性和可靠性，如何削弱或消除热电子效应的影响是一个很重要的问题。根据以上的讨论得知，为了避免寄生晶体管效应，可以降低衬底电阻。而为了改善MOSFET 的热电子退化性能，可以采取的措施有如：

①提高栅绝缘层的质量（即增大F 值），否则热电子退化将限制着器件往深亚微米缩小。 ②合理设计漏极区结构（让漏极区也承受一部分电压），这就发展出所谓轻掺杂漏极区结构（LDD ，lighth doped drain ），即是在有效沟道和漏极区之间增加一个高阻区（n -区，掺杂浓度约为1018cm -3），以减弱漏极区附近的电场，如图5所示；不过这种LDD 结构一般是适宜于较大尺寸的MOSFET ，而对很小尺寸的MOSFET 在工艺上比较难以控制。

③适当采用p-MOSFET 。因为Si 中空穴的电离率较小，空穴的氧化层界面势垒也较高，则对L>0.5μm 的p-MOSFET ，热电子退化不严重；不过对L<0.5μm 的p-MOSFET ，则仍必

须考虑热电子退化问题。

④适当选取最高源-漏电压V DSmax ，因为在不同的沟道长度L 和不同的V DSmax 时，热电子作用的机理不同，如图6所示。此外，MOSFET 在关断状态时的泄漏电流也与栅氧化层质量有关。因为栅极与漏极的交叠区将形成一个栅控MOS 二极管。对于氧化层很薄的突变结，在某种偏置条件下该二极管会发生雪崩倍增，并产生从漏极p-n 结流到衬底的泄漏电流；栅控MOS 二极管的这种雪崩电流称为栅极感应漏极的泄漏电流（GIDL ）。在一定的源-漏电压下，n-MOSFET 的沟道电流将随着栅极电压的减小而降低（最后进入亚阈区）；则在某些栅极电压下，漏极电流将会变成为GIDL 电流。在短沟道器件中，当处于关断状态（即栅极电压为0）时，GIDL 电流即是主要的截止电流成分。

（4）电极布线的退化：

电极连线的失效主要是在工作时发生金属原子的迁移而导致的一些问题，产生这些问题的机理主要有两种，即电迁移和应力迁移。

一、电极连线的电迁移：

微电子器件和电路的电极连线所发生的电迁移，是在电流密度很大（≥105A/cm 2）时出现的一种重要失效模式，即是连线金属的原子在很大电流密度下产生迁移而造成连线断裂或者短路的一种现象。对于大功率器件和VLSI ，电迁移所造成的失效往往是一个重要的问题。

1）产生电迁移的机理：

电极连线在许多“快速”电子的持续轰击下，其中的原子可获得动量、并发生迁移——扩散；主要的扩散路径是具有足够空间的晶粒间界和连线表面（或者界面）。连线原子这种迁移的结果是造成一端原子缺失——出现断路，另一端原子堆积——出现短路，从而造成互连失效，这就是电迁移现象。

因为晶体中原子的扩散迁移是一种激活的过程，所以电迁移的快慢还与温度有关。在较热的区域原子迁移快，在较冷的区域原子迁移慢，因此在金属原子由热区向冷区迁移时，容易发生原子堆积、形成小丘。

显然，电极连线的厚度T 越大、宽度W 越大，就越不容易发生由于电迁移所引起的失效。

2）Black 电迁移失效方程：

由于发生电迁移的速率R EM 与两个因素有关：①原子迁移过程的热激活能E A （这与连线金属多晶薄膜的结构和表面状况有关，一般约为0.4～0.8eV ）；②原子被电子轰击的速率——决定于电流密度J 。因此，电迁移的速率可表示为（经验关系）：

R EM ∝J n exp( E A /kT)

这里电迁移的速率与电流密度J 的n 次方成正比，是因为实验表明：在小电流密度时n=1

，图6 不同的热载流子作用机理

图5 MOSFET 的LDD 结构

在通常发生电迁移的大电流密度时n=2。

电迁移所造成的互连失效，可以采用50%失效的平均时间t MTF（即平均连线故障时间，MTF，mean time to failure）来判定，该时间即表示了电极连线的使用寿命。因为电迁移平均失效时间与电迁移的速率成反比，所以有Black电迁移失效方程：

t MTF=A(WT/J n) exp(E A/kT)

式中A为该连线的固有常数。该Black方程对于通过实验来推测电极连线的寿命非常有用。

LSI的使用条件通常规定为80o C和J＜105A/cm2。但是为了推测出电极连线的寿命，一般是采用所谓加速失效实验，即一般在J＞105A/cm2和150o C～250o C条件下来进行实验，得出多数样品出现断路或者短路时的平均时间（MTF）；然后再将所得结果根据Black方程外插到实际使用的条件下，即可求出电迁移平均失效时间。

3）防止电迁移的措施：

①尽量增加电极连线金属膜的厚度和宽度，以降低电流密度。但这在VLSI中往往不是简单的事情。

②因为连线金属膜的表面是原子迁移的一种重要路径，所以在金属膜的表面上沉积一层所谓“阻挡层”（常用SiO2和Si3N4薄膜），即可增大电迁移激活能，从而能够提高电迁移平均失效时间（可提高8～25倍以上）。

③因为连线金属膜的晶粒间界是原子迁移的另一种重要路径，所以增大多晶颗粒的尺寸、减小晶粒间界，也可以增大电迁移激活能，提高电迁移平均失效时间（有实验表明，小于2 m的金属连线反而其电迁移平均失效时间有所延长，是所谓bamboo结构的效应）。

④金属Al电极因为其原子质量较小而容易发生电迁移，所以在Al中掺入适量的原子质量较大的Cu或者Ti，即可增大电迁移激活能，从而提高电迁移平均失效时间（可提高一个数量级以上）。对于AlCu或者AlTi合金薄膜，其原子电迁移的路径主要是表面（界面），所以可以在这些合金薄膜的表面上沉积一层阻挡层来进一步提高其电迁移平均失效时间。不过，采用合金薄膜时，连线的电阻率将有所增大。

⑤采用多层结构的电极连线，譬如在Al薄膜上再淀积TiW或者W/Ti薄膜。这种多层结构的连线，一方面对于Al膜的表面增加了一层阻挡层，另一方面即使Al膜产生了电迁移，但仍然还有其它薄膜导电层存在，不会造成器件和IC失效。实际上这种多层电极结构可以提高电迁移平均失效时间到一个数量级以上。

二、电极连线的应力迁移：

电极连线的金属膜当发生原子迁移时，就会出现空洞、甚至断裂，从而将可能造成电路失效。在IC中因为电极连线断裂所造成的失效主要有电迁移和应力迁移两种效应。

电极连线的应力迁移是在大规模集成电路（如64Kbit DRAM）中所发生的一种失效模式。这种失效模式与在大电流密度下所发生的电迁移失效模式不同，应力迁移是在没有通电情况下也会出现的一种失效，即是在150o C～250o C条件下进行老化处理时就会发生断线的一种失效。

1）产生电极连线应力迁移的原因：

观察到Al电极连线的应力迁移——断裂有两种形式：一是出现整齐的狭缝状的断口；二是出现楔子状的断口（Al缺少的断口）。

导致出现这种连线断裂的主要原因往往与电极连线上的保护膜有关。因为当在Al连线上面没有保护膜时几乎不出现断裂，而在覆盖有溅射SiO2/CVD-PSG双层膜、或者溅射SiO2/等离子体CVD-SiN双层膜时，则Al连线就容易出现断裂（失效率要高出2个数量级以上），并且其中应力较大的溅射SiO2/等离子体CVD-SiN双层保护膜的所造成的失效率更高。

具体造成应力迁移的机理有如下的两种：

①具有收缩应力的保护膜，当它通过弯曲而释放应力时，即使得其下面的电极金属膜受

到压缩应力，从而造成Al缺少的断线；

②电极金属膜与Si衬底、或者与保护膜的热膨胀系数不同所造成的应力，也有可能造成断线。这在微细线条的布线中，出现楔子状断口的情况，往往就属于这种机理。

例如，对于宽度为30 m的金属连线，若采用具有收缩应力的p-SiN来作为保护膜时，在高温（450o C～500o C）下即常常发生Al缺少的断裂；但若覆盖具有拉伸应力的PSG来保护时，则连线不会发生这种断裂。如果考虑温度变化的影响，则在升温过程中，观察到较窄的连线不会发生Al缺少的断裂，但在冷却过程中则容易发生这种断裂；并且当从高温徐徐降温、以及在连线较宽的情况下，将明显地发生Al缺少的断裂，而在急速冷却过程中较窄的连线也不会发生这种断裂。

2）防止电极连线应力迁移的措施：

①减小覆盖保护膜加在电极金属膜上的拉伸应力。例如，采用聚酰亚胺之类的柔软保护膜即可防止应力迁移。

②因为在热处理过程中所出现的Al缺少，在本质上是与应力迁移相同的，所以可以优化冷却条件来减小Al原子的迁移，以降低失效几率。

③增加电极连线金属膜的机械强度，以提高抗应力迁移的能力。例如，在连线的AlSi 合金中加入Cu或Ni，或者在Al膜上采用CVD方法覆盖一层W膜。

总之，在芯片表面上，包括在电极连线的金属膜上面，覆盖一层保护膜，这是表面钝化、以提高稳定性和可靠性所必须采取的一项重要措施，而且这一层保护膜对于增强抗电迁移的能力也是有效的；只是这一层保护膜如果不当的话，反而会导致应力迁移，引起额外的失效。

(完整版)√MOS器件及其集成电路的可靠性与失效分析

MOS 器件及其集成电路的可靠性与失效分析（提要）作者：Xie M. X. (UESTC ，成都市) 影响MOS 器件及其集成电路可靠性的因素很多，有设计方面的，如材料、器件和工艺等的选取；有工艺方面的，如物理、化学等工艺的不稳定性；也有使用方面的，如电、热、机械等的应力和水汽等的侵入等。从器件和工艺方面来考虑，影响MOS 集成电路可靠性的主要因素有三个：一是栅极氧化层性能退化；二是热电子效应；三是电极布线的退化。由于器件和电路存在有一定失效的可能性，所以为了保证器件和电路能够正常工作一定的年限（例如，对于集成电路一般要求在10年以上），在出厂前就需要进行所谓可靠性评估，即事先预测出器件或者IC 的寿命或者失效率。（1）可靠性评估：对于各种元器件进行可靠性评估，实际上也就是根据检测到的元器件失效的数据来估算出元器件的有效使用寿命——能够正常工作的平均时间（MTTF ，mean time to failure ）的一种处理过程。因为对于元器件通过可靠性试验而获得的失效数据，往往遵从某种规律的分布，因此根据这些数据，由一定的分布规律出发，即可估算出MTTF 和失效率。比较符合实际情况、使用最广泛的分布规律有两种，即对数正态分布和Weibull 分布。 ①对数正态分布：若一个随机变量x 的对数服从正态分布，则该随机变量x 就服从对数正态分布；对数正态分布的概率密度函数为 222/)(ln 21)(σμπσ--?=x e x x f 该分布函数的形式如图1所示。对数正态分布是对数为正态分布的任意随机变量的概率分布；如果x 是正态分布的随机变量，则exp(x)为对数分布；同样，如果y 是对数正态分布，则log(y)为正态分布。 ②Weibull 分布：由于Weibull 分布是根据最弱环节模型或串联模型得到的，能充分反映材料缺陷和应力集中源对材料疲劳寿命的影响，而且具有递增的失效率，所以，将它作为材料或零件的寿命分布模型或给定寿命下的疲劳强度模型是合适的；而且尤其适用于机电类产品的磨损累计失效的分布形式。由于它可以根据失效概率密度来容易地推断出其分布参数，故被广泛地应用于各种寿命试验的数据处理。与对数正态分布相比，Weibull 分布具有更大的适用性。 Weibull 分布的失效概率密度函数为 m t m t m e t m t f )/()(ηη--?= 图1 对数正态分布

集成电路特点及可靠性分析

集成电路特点及可靠性分析电子科学与应用物理学院

数字集成电路的出现, 促进了电子器件更广泛的应用于工业控制、医疗卫生、航天航空、国防军事等生产和生活的各个领域。同时，为了满足这些生产和生活各个领域发展的不断要求，设计和制造体积更小、信息处理能力更强的器件，成为未来信息技术发展的关键所在。自1958年美国德克萨斯仪器公司(TI)发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。 MOS是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC（Complementary MOS Integrated Circuit）。目前数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。CMOS电路的单门静态功耗在毫微瓦（nw）数量级。 CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐渐取代了TTL。以下比较两者性能，大家就知道其原因了。 1.CMOS是场效应管构成，TTL为双极晶体管构成 2.CMOS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作 3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差 4.CMOS功耗很小，TTL功耗较大（1～5mA/门） CMOS的主要特点就是功耗低。CMOS集成电路主要应用场效应管，场效应管的互补结构使它们工作时两个场效应管通常处于一个管静止另一个管导通的状态，有由于它们采用串联连接的方式，因此电路静态功耗从理论上看基本为零。实际上看，CMOS集成电路板的功耗并非真正为零，由于电路板的电流在传输过程中存在漏电流损耗，因此CMOS集成电路板中有少许静态功耗，据测试，单一电路的功耗值仅为17.8毫瓦，在1MHz的工作频率下，动态功耗也仅28毫瓦。CMOS的另一个特点是它的工作电压范围宽，对电压波动性的适应能力强，无需稳压器，供电电源的体积小，方便各种应用电路板的设备使用。目前国际上最常

多层陶瓷外壳的可靠性设计和失效分析

多层陶瓷外壳的可靠性设计和失效分析时间：2007-03-13来源：发表评论进入论坛投稿 1 引言多次陶瓷外壳以其优良的性能被广泛应应用于航天、航空、军事电子装备及民用投资类电子产品的集成电路和电子元器件的封装，常用的陶瓷外壳有集成电路陶瓷外壳，如D型（DIP）、F型（FP）、G型（PGA）、Q型（QFP）、C型（LCC）、BGA型等；混合集成电路陶瓷外壳，光电器件陶瓷外壳，微波器件陶瓷外壳，声表面波器件陶瓷外壳，晶体振荡器陶瓷外壳，固体继电器陶瓷外壳及各种传感器（如霍尔传感器）用陶瓷外壳等等。多层陶瓷外壳采用多层陶瓷金属化共烧工艺进行生产。多层陶瓷外壳分为高温共烧陶瓷外壳（HTCC）和低温共烧陶瓷外壳（LTCC）两类。本文仅对高温共烧陶瓷外壳（HTCC）进行讨论。多层陶瓷外壳由于其体积小、导热性好、密封性好、机械强度高、引起封装可靠性高而得到广泛应用，但是，使用中仍然会出现失效。本文就多层陶瓷外壳的失效模式、失效机理和可靠性设计进行探讨。 2 多层陶瓷外壳的失效模式多层陶瓷外壳在生产和使用中出现的失效模式通常有以下几种：（1）在机械试验中出现陶瓷底座断裂失效；（2）在使用中出现绝缘电阻小于标准规定值，出现失效；中国可靠性论坛:https://www.wendangku.net/doc/5c9844083.html,/club （3）在使用中外壳出现断、短路失效；（4）在使用中出现外壳外引线脱落、或无引线外壳的引出端焊盘与外电路连接失效；（5）使用中出现电镀层锈蚀失效；（6）使用中出现密封失效；（7）键合和芯片剪切失效；（8）使用不当造成失效。 3 多层陶瓷外壳的失效机理分析 3.1 陶瓷底座的断裂失效

封装失效分析1

第二单元集成电路芯片封装可靠性知识—郭小伟（60学时）第一章、可靠性试验 1．可靠性试验常用术语试验名称英文简称常用试验条件备注温度循环 TCT （T/C ）－65℃~150℃, dwell15min, 100cycles 试验设备采用气冷的方式，此温度设置为设备的极限温度高压蒸煮 PCT 121℃，100RH., 2ATM,96hrs 此试验也称为高压蒸汽，英文也称为autoclave 热冲击 TST （T/S ）－65℃~150℃, dwell15min, 50cycles 此试验原理与温度循环相同，但温度转换速率更快，所以比温度循环更严酷。稳态湿热 THT 85℃,85%RH., 168hrs 此试验有时是需要加偏置电压的，一般为Vcb=0.7~0.8BVcbo,此时试验为THBT 。易焊性 solderability 235℃,2±0.5s 此试验为槽焊法，试验后为10~40倍的显微镜下看管脚的上锡面积。耐焊接热 SHT 260℃,10±1s 模拟焊接过程对产品的影响。电耐久 Burn in Vce=0.7Bvceo, Ic=P/Vce,168hrs 模拟产品的使用。（条件主要针对三极管）高温反偏 HTRB 125℃, Vcb=0.7~0.8BVcbo, 168hrs 主要对产品的PN 结进行考核。回流焊 IR reflow Peak temp.240℃ （225℃）只针对SMD 产品进行考核，且最多只能做三次。高温贮存 HTSL 150℃,168hrs 产品的高温寿命考核。超声波检测 SAT CSCAN,BSCAN,TSCAN 检测产品的内部离层、气泡、裂缝。但产品表面一定要平整。

集成电路产业链及主要企业分析

集成电路产业链及主要企业分析集成电路简介集成电路（integratedcircuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比（基于锗（Ge）的集成电路）和罗伯特·诺伊思（基于硅（Si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。是20世纪50年代后期一60年代发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。集成电路技术包括芯片制造技术与设计技术，主要体现在加工设备，加工工艺，封装测试，批量生产及设计创新的能力上。集成电路的特点集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。集成电路产业链概要集成电路的产业链又是怎样的呢？集成电路，就是把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线，通过半导体工艺集成在一起的具有特定功能的电路。集成电路主要包括模拟电路、逻辑电路、微处理器、存储器等。广泛用于各类电子产品之

系统可靠性设计与分析

可靠性设计与分析作业学号：071130123 姓名：向正平一、指数分布的概率密度函数、分布函数、可靠度函数曲线（1）程序语言 t=(0:0.01:20); Array m=[0.3,0.6,0.9]; linecolor=['r','b','y']; for i=1:length(m); f=m(i)*exp(-m(i)*t); F=1-exp(-m(i)*t); R=exp(-m(i)*t); color=linecolor(i); subplot(3,1,1); title('指数函数概率密度函数曲线'); plot(t,f,color); hold on subplot(3,1,2); title('指数函数分布函数函数曲线'); plot(t,F,color); hold on subplot(3,1,3); title('指数指数分布可靠度函数曲线 plot(t,R,color); hold on end （3）指数分布的分析在可靠性理论中，指数分布是最基本、最常用的分布，适合于失效率为常数的情况。指数分布不但在电子元器件偶然失效期普遍使用，而且在复杂系统和整机方面以及机械技术的可靠性领域也得到使用。有图像可以看出失效率函数密度f(t)随着时间的增加不断下降，而失效率随着时间的增加在不断的上升，可靠度也在随着时间的增加不断地下降，从图线的颜色可以看出，随着m的增加失效率密度函数下降越快，而可靠度的随m的增加而不断的增加，则失效率随m的增加减小越快。在工程运用中，如果某零件符合指数分布，那么可以适当增加m的值，使零件的可靠度会提升，增加可靠性。二、正态分布的概率密度函数、分布函数、可靠性函数、失效率函数曲线（1）程序语言 t=-10:0.01:10; m=[3,6,9]; n=[1,2,3]; linecolor=['r','b','y'];

(电子行业企业管理)电子元器件的可靠性筛选

电子元器件的可靠性筛选本文简述了电子元器件筛选的必要性，分析了电子元器件的筛选项目和应力条件的选择原则，介绍了几种常用的筛选项目和半导体的典型筛选方案设计。随着工业、军事和民用等部门对电子产品的质量要求日益提高，电子设备的可靠性问题受到了越来越广泛的重视。对电子元器件进行筛选是提高电子设备可靠性的最有效措施之一。可靠性筛选的目的是从一批元器件中选出高可靠的元器件，淘汰掉有潜在缺陷的产品。从广义上来讲，在元器件生产过程中各种工艺质量检验以及半成品、成品的电参数测试都是筛选，而我们这里所讲的是专门设计用于剔除早期失效元器件的可靠性筛选。理想的筛选希望剔除所有的劣品而不损伤优品，但实际的筛选是不能完美无缺的，因为受筛选项目和条件的限制，有些劣品很可能漏过，而有些项目有一定的破坏性，有可能损伤优品。但是，可以采用各种方法尽可能地达到理想状态。 1 元器件筛选的必要性电子元器件的固有可靠性取决于产品的可靠性设计，在产品的制造过程中，由于人为因素或原材料、工艺条件、设备条件的波动，最终的成品不可能全部达到预期的固有可靠性。在每一批成品中，总有一部分产品存在一些潜在的缺陷和弱点，这些潜在的缺陷和弱点，在一定的应力条件下表现为早期失效。具有早期失效的元器件的平均寿命比正常产品要短得多。电子设备能否可靠地工作基础是电子元器件能否可靠地工作。如果将早期失效的元器件装上整机、设备，就会使得整机、设备的早期失效故障率大幅度增加，其可靠性不能满足要求，而且还要付出极大的代价来维修。因此，应该在电子元器件装上整机、设备之前，就要设法把具有早期失效的元器件尽可能地加以排除，为此就要对元器件进行筛选。根据国内外的筛选工作经验，通过有效的筛选可以使元器件的总使用失效率下降1 - v 2个数量级，因此不管是军用产品还是民用产品，筛选都是保证可靠性的重要手段。 2 筛选方案的设计原则

电子产品可靠性设计总结V1.1.0

电子产品可靠性设计总结V1.1.0 一、印制板㈠，数据指标 1，印制板最佳形状是矩形（长宽比为3:2或4:3），板面大于200*150mm时应考虑印制板所承受的机械强度。 2，位于边沿附近的元器件及走线，离印制板边沿至少2mm，以防止打耐压不过。 3，焊盘尺寸以金属引脚直径加上 0.2mm 作为焊盘的内孔直径。例如，电阻的金属引脚直径为 0.5mm，则焊盘孔直径为 0.7mm，而焊盘外径应该为焊盘孔径加1.2mm，最小应该为焊盘孔径加1.0mm。 4，常用的焊盘尺寸焊盘孔直径/mm 0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0 焊盘外径/mm 1.5 1.5 2.0 2.0 2.5 3.0 3.5 4 5，元器件之间的间距要合适，以防止焊接时互相遮挡，导致无法焊接。 6，走线和元器件与边界孔、固定孔之间的距离要足够的大，以防止无法添加平垫和螺丝，也可防止可耐压时不能通过。 7，PCB板的尺寸要与相关的壳子相匹配，固定孔之间的位置也要与要关的壳体固定位置相适合。 8，尽量用贴片元件，尺可能缩短元件的引脚长度。（地线干扰）㈡，设计方法 1，保证PCB板很好的接地。（信号辐射） 2，屏蔽板尽量靠近受保护物体，而且屏蔽板的接地必须良好。（电场屏蔽） 3，易受干扰的元器件不能离得太近。（元件布局）㈢，注意事项 1，以每个功能电路为核心，围绕这个核心电路进行布局，元件安排应该均匀、整齐、紧凑，原则是减少和缩短各个元件之间的引线和连接。 2，使用敷铜也可以达到抗干扰的目的，而且敷铜可以自动绕过焊盘并可连接地线。填充为网格状，以散热。 3，包地。对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其它信号。 4，严格确保元器件的焊盘大小足以插入元器件。各个元件间的距离不能太近导致元器件无法放下或无法焊接。 5，尽量少用过孔。 6，画完印制板图后，看看每个元器件的标号的方向正否统一。 7，元器件的标号不能画在其它元器件的焊盘内，也不能被其它原器件挡住。 8、接口应有文字说明其接口功能定义。 9、安装孔周围应不能走线，防止螺丝与信号线短接。二、 PCB走线㈠，数据指标

集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】

UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁芯片互连技术集成电路封装测试与可靠性

UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程集成电路封装测试与可靠性

UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )

UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )

北京航空航天大学系统可靠性设计分析期末试卷a

1．判断题（共20分，每题2分，答错倒扣1分） (1)（）系统可靠性与维修性决定了系统的可用性和可信性。 (2)（）为简化故障树，可将逻辑门之间的中间事件省略。 (3)（）在系统寿命周期的各阶段中，可靠性指标是不变的。 (4)（）如果规定的系统故障率指标是每单位时间0.16，考虑分配余量，可以按每单位时间0.2 进行可靠性分配。 (5)（）MTBF和MFHBF都是基本可靠性参数。 (6)（）电子元器件的质量等级愈高，并不一定表示其可靠性愈高。 (7)（）事件树的后果事件指由于初因事件及其后续事件的发生或不发生所导致的不良结果。 (8)（）对于大多数武器装备，其寿命周期费用中的使用保障费用要比研制和生产费用高。 (9)（）所有产品的故障率随时间的变化规律，都要经过浴盆曲线的早期故障阶段、偶然故障阶段和耗损故障阶段。 (10)（）各种产品的可靠度函数曲线随时间的增加都呈下降趋势。 2．填空题（共20分，每空2分） (1)MFHBF的中文含义为。 (2)平均故障前时间MTTF与可靠度R(t)之间的关系式是。 (3)与电子、电器设备构成的系统相比，机械产品可靠性特点一是寿命不服从分布，二是零部件程度低。 (4)在系统所处的特定条件下，出现的未预期到的通路称为。 (5)最坏情况容差分析法中，当网络函数在工作点附近可微且变化较小、容差分析精度要求不高、设计参数变化范围较小时，可采用；当网络函数在工作点可微且变化较大，或容差分析精度要求较高，或设计参数变化范围较大时，可采用。 (6)一般地，二维危害性矩阵图的横坐标为严酷度类别，纵坐标根据情况可选下列三项之一：、或。

3．简要描述故障树“三早”简化技术的内容。（10分）

集成电路可靠性介绍

集成电路可靠性介绍可靠性的定义是系统或元器件在规定的条件下和规定的时间内，完成规定功能的能力。从集成电路的诞生开始，可靠性的研究测试就成为IC设计、制程研究开发和产品生产中的一个重要部分。 Jack Kilby 在1958年发明了集成电路，第一块商用单片集成电路在1961年诞生；1962年9月26日，第一届集成电路方面的专业国际会议在美国芝加哥召开。当时会议名称为“电子学失效物理年会”；1967年,会议名称改为“可靠性物理年会”；1974年又改为“国际可靠性物会议”(IR PS) 并延续至今。IRPS已经发展成集成电路行业的一个盛会，而可靠性也成为横跨学校研究所及半导体产业的重要研究领域。集成电路可靠性评估体系经过四十多年的发展，集成电路的可靠性评估已经形成了完整的、系统的体系，整个体系包含制程可靠性、产品可靠性和封装可靠性。制程可靠性评估采用特殊设计的结构对集成电路中制程相关的退化机理(Wearout Mechanism)进行测试评估。例如，我们使用在芯片切割道(Scribe Line)上的测试结构来进行HCI ( Hot Carrier Injection) 和NBTI (Negative Bias Temperature Instability) 测试，对器件的可靠性进行评估。产品可靠性和封装可靠性是利用真实产品或特殊设计的具有产品功能的TQV (Technology Qualification Vehicle) 对产品设计、制程开发、生产、封装中的可靠性进行评估。集成电路可靠性工作者的主要任务可靠性定义中“规定的时间”即常说的“寿命”。根据国际通用标准，常用电子产品的寿命必须大于10年。显然，我们不可能将一个产品放在正常条件下运集成电路可靠性介绍行10年再来判断这个产品是否有可靠性问题。可靠性评估采用“加速寿命测试”(Accelerated Life Test, ALT)。把样品放在高电压、大电流、高湿度、高温、较大气压等条件下进行测试，然后根据样品的失效机理和模型来推算产品在正常条件下的寿命。通常的测试时间在几秒到几百小时之内。所以准确评估集成产品的可靠性，是可靠性工作者一个最重要的任务。当测试结果表明某一产品不能满足设定的可靠性目标，我们就要和产品设计、制程开发、产品生产部门一起来改善产品的可靠性，这也是可靠性工作者的另一重要职责。当产品生产中发生问题时，对产品的可靠性风险评估是可靠性工作者的第三个重要使命。为了达成这三项使命，我们必须完成以下6个具体工作：1）研究理解产品失效机理和寿命推算模型；2）设计和优化测试结构；3）开发和选择合适的测试设备、测试方法和程序；4）掌握可靠相关的统计知识，合理选择样品数量和数据分析方法；5）深入了解制程参数和可靠性之间的关系；6）掌握失效分析的基本知识，有效利用各种失效分析工具。这6个方面的工作相互影响依赖。对失效机理和生产制程的理解是最基本的，只有理解，才能设计出比较合适的测试结构，选择适当的测试与数据分析方法，并采用合适的寿命推算模型，以做出准确的寿命评估。只有深入理解制程参数和失效机理之间的互相关系，才能有效地掌握方向、订下重点、分配资源，来改善产品的可靠性。

可靠性失效分析常见方法

可靠性失效分析常见思路失效分析在生产建设中极其重要，失效分析的限期往往要求很短，分析结论要正确无误，改进措施要切实可行。 1 失效分析思路的内涵失效分析思路是指导失效分析全过程的思维路线，是在思想中以机械失效的规律(即宏观表象特征和微观过程机理)为理论依据，把通过调查、观察和实验获得的失效信息(失效对象、失效现象、失效环境统称为失效信息)分别加以考察，然后有机结合起来作为一个统一整体综合考察，以获取的客观事实为证据，全面应用推理的方法，来判断失效事件的失效模式，并推断失效原因。因此，失效分析思路在整个失效分析过程中一脉相承、前后呼应，自成思考体系，把失效分析的指导思路、推理方法、程序、步骤、技巧有机地融为一体，从而达到失效分析的根本目的。在科学的分析思路指导下，才能制定出正确的分析程序;机械的失效往往是多种原因造成的，即一果多因，常常需要正确的失效分析思路的指导;对于复杂的机械失效，涉及面广，任务艰巨，更需要正确的失效分析思路，以最小代价来获取较科学合理的分析结论。总之，掌握并运用正确的分析思路，才可能对失效事件有本质的认识，减少失效分析工作中的盲目性、片面性和主观随意性，大大提高工作的效率和质量。因此，失效分析思路不仅是失效分析学科的重要组成部分，而且是失效分析的灵魂。失效分析是从结果求原因的逆向认识失效本质的过程，结果和原因具有双重性，因此，失效分析可以从原因入手，也可以从结果入手，也可以从失效的某个过程入手，如“顺藤摸瓜”，即以失效过程中间状态的现象为原因，推断过程进一步发展的结果，直至过程的终点结果“;顺藤找根”，即以失效过程中间状态的现象为结果，推断该过程退一步的原因，直至过程起始状态的直接原因“;顺瓜摸藤”，即从过程中的终点结果出发，不断由过程的结果推断其原因“顺;根摸藤”，即从过程起始状态的原因出发，不断由过程的原因推断其结果。再如“顺瓜摸藤+顺藤找根”、“顺根摸藤+顺藤摸瓜”、“顺藤摸瓜+顺藤找根”等。 2 失效分析的主要思路常用的失效分析思路很多，笔者介绍几种主要思路。

电子元器件的可靠性

电子元器件的可靠性（第一章：可靠性试验） ■何谓可靠性技术？可靠性技术究竟是什么。首先从这点开始做如下介绍。可靠性技术也称为技术故障，是一项通过对产品故障发生的原因进行分析、评价并理解后，提高产品可靠性的技术。反过来说，也可以称之为制造故障技术。 ※故障产品与不合格产品的区别 ?不合格产品是指生产时就已经不合格的产品。 ?故障产品是指生产时为合格品，但因时间较长而变成不合格产品。使合格产品成为不合格产品的过程，称为可靠性技术。发生故障的原因，大致可分为以下3类。 ①产品本身存在的潜在因素(因) ②因使用环境中的热度、湿度等外在因素(外因) ③自然老化 ■何谓故障？在前章节中，我们提到"可靠性技术也称为技术故障"，但实际上故障也分为很多种。以下是表示故障发生率与时间的相关性表格，称之为故障率曲线（浴盆曲线）。

产品随着时间变化，分为初期故障/偶发故障/磨耗故障3个阶段，其相应的故障产生原因也各不相同。【初期故障】产品在使用早期发生的故障，随着时间的推移，故障率逐渐减少。其主因可能是由于潜在的缺陷，需要通过完善设计/甄选工程及零件筛选等措施预防故障发生。【偶发故障】初期故障稳定后，会进入偶发故障阶段。主要是由于雷电、产品跌落等突发事件引起的，与时间推移无关，基本可以维持一定的故障率。我们的目标是通过预防生产工程上的偶发性缺陷以及控制使用环境的过度波动，使故障率接近于零。【磨耗故障】偶发故障阶段后，随着时间的推移，故障率又会增加。此时的主要原因是由于产品磨耗、损耗引起的，也可视为产品使用寿命已尽。如上所述，故障也分为几种，而其相应诱因也各不相同。为确保质量，如何正确判断其诱因，以及选择正确的验证方法（可靠性试验）尤为关键。 ■何谓可靠性试验？接下来对可靠性试验进行说明。可靠性试验是为预测从产品出厂到其使用寿命结束期间的质量情况。选定与市场环境相似度较高的环境应力后，设定环境应力程度与施加的时间，主要目的是尽可能在短时间，正确评估产品可靠性。其次，试验中有不同的试验项目。存在并非单一型应力，而是复合型环境应力的试验及以故障机理角度开发出来的试验方法等等。下面列举若干与电子产品相关的主要的几种可靠性试验。

集成电路封装测试与可靠性课程设计

关于Cu互连系统下迁移失效模式研究张茂林201421030121 摘要随着电子技术的飞速发展，功能多样、电路结构比较复杂的电子产品得到广泛的应用。电子产品是由各式各样的集成芯片连接成的，而一块集成电路芯片又由成千上万的乃至于上百万个器件通过金属互连线连接而成。当器件失效或者互连线失效，都可能会引起整个集成芯片的失效。如果为了复杂的电子系统能在非常恶劣的环境中长期工作，提高集成芯片的可靠性是非常有必要的。所以，集成电路金属铜互连系统的可靠性一直以来都是I C设计和制造研究的重点和热点。 [1][2] 1 引言随着集成电路技术的发展，集成电路发展到纳米技术时代，铜互连技术已经成为决定集成电路可靠性、性能、成本和生产率的重要因素。一直以来电迁移被认为是铜互连系统可靠性中的一个很大的问题，但是在1987年的《国际可靠性物理论丛》中初次报告一种和电迁移不同的不良失效类型，这种失效类型是在互连线不通电，只在高温下（高于100℃）放置产生断线现象，原因主要是互连线和互连系统中的介质层材料的热膨胀系数（CTE）有很大差别，发生热失配，进而引起铜互连结构系统热应力缺陷，所以称为应力迁移或应力诱生空洞。目前，应力迁移对集成电路可靠性的影响是人们研究的重要内容之一。 2 铜互连的研究历程互连（interconnect）是在硅芯片上集成分立的电子元器件，并把这些它们通过金属互连线连接起来形成比较完整的电路的工艺，其中金属互连线可以利用的材料有Al、Au、Ag、Cu 等，各种材料的物理性质如下表2.1所示。尽管用传统Al材料作为金属互连线的成本低、技术也很成熟、粘附性好、容易刻蚀、与P型半导体和N型半导体容易形成良好的欧姆接触。但是它容易发生电迁移，当工艺温度达到300℃左右的时候，Al薄膜上形成突起，穿透与之相邻的金属互连线之间的电介质层引起短路。从表2. 1得知金属Cu是作为集成电路金属互连

电子元器件的可靠性

————————————————————————————————作者：————————————————————————————————日期：

电子元器件的可靠性（第一章：可靠性试验） ■何谓可靠性技术？可靠性技术究竟是什么。首先从这点开始做如下介绍。可靠性技术也称为技术故障，是一项通过对产品故障发生的原因进行分析、评价并理解后，提高产品可靠性的技术。反过来说，也可以称之为制造故障技术。 ※故障产品与不合格产品的区别 ?不合格产品是指生产时就已经不合格的产品。 ?故障产品是指生产时为合格品，但因时间较长而变成不合格产品。使合格产品成为不合格产品的过程，称为可靠性技术。发生故障的原因，大致可分为以下3类。 ①产品本身存在的潜在因素(内因) ②因使用环境中的热度、湿度等外在因素(外因) ③自然老化 ■何谓故障？在前章节中，我们提到"可靠性技术也称为技术故障"，但实际上故障也分为很多种。以下是表示故障发生率与时间的相关性表格，称之为故障率曲线（浴盆曲线）。

产品随着时间变化，分为初期故障/偶发故障/磨耗故障3个阶段，其相应的故障产生原因也各不相同。【初期故障】产品在使用早期发生的故障，随着时间的推移，故障率逐渐减少。其主因可能是由于潜在的缺陷，需要通过完善设计/甄选工程及零件筛选等措施预防故障发生。【偶发故障】初期故障稳定后，会进入偶发故障阶段。主要是由于雷电、产品跌落等突发事件引起的，与时间推移无关，基本可以维持一定的故障率。我们的目标是通过预防生产工程上的偶发性缺陷以及控制使用环境的过度波动，使故障率接近于零。【磨耗故障】偶发故障阶段后，随着时间的推移，故障率又会增加。此时的主要原因是由于产品磨耗、损耗引起的，也可视为产品使用寿命已尽。如上所述，故障也分为几种，而其相应诱因也各不相同。为确保质量，如何正确判断其诱因，以及选择正确的验证方法（可靠性试验）尤为关键。 ■何谓可靠性试验？接下来对可靠性试验进行说明。可靠性试验是为预测从产品出厂到其使用寿命结束期间的质量情况。选定与市场环境相似度较高的环境应力后，设定环境应力程度与施加的时间，主要目的是尽可能在短时间内，正确评估产品可靠性。其次，试验中有不同的试验项目。存在并非单一型应力，而是复合型环境应力的试验及以故障机理角度开发出来的试验方法等等。下面列举若干与电子产品相关的主要的几种可靠性试验。

集成电路可靠性面临的挑战

集成电路可靠性介绍 ocean 发表于: 2008-7-21 20:59 来源: 半导体技术天地集成电路可靠性介绍半导体国际: 中芯国际集成电路制造有限公司(SMIC) 韩强简维廷黄宠嘉可靠性的定义是系统或元器件在规定的条件下和规定的时间内，完成规定功能的能力。从集成电路的诞生开始，可靠性的研究测试就成为IC设计、制程研究开发和产品生产中的一个重要部分。 Jack Kilby 在1958年发明了集成电路，第一块商用单片集成电路在1961年诞生；1962年9月26日，第一届集成电路方面的专业国际会议在美国芝加哥召开。当时会议名称为“电子学失效物理年会”；1967年,会议名称改为“可靠性物理年会”；1974年又改为“国际可靠性物会议”(IRPS) 并延续至今。IRPS已经发展成集成电路行业的一个盛会，而可靠性也成为横跨学校研究所及半导体产业的重要研究领域。集成电路可靠性评估体系经过四十多年的发展，集成电路的可靠性评估已经形成了完整的、系统的体系，整个体系包含制程可靠性、产品可靠性和封装可靠性。制程可靠性评估采用特殊设计的结构对集成电路中制程相关的退化机理(Wearout Mechanism)进行测试评估。例如，我们使用在芯片切割道(Scribe Line)上的测试结构来进行HCI ( Hot Carrier Injection) 和NBTI (Negative Bias Temperature Instability) 测试，对器件的可靠性进行评估。产品可靠性和封装可靠性是利用真实产品或特殊设计的具有产品功能的TQV (Technology Qualification Vehicle) 对产品设计、制程开发、生产、封装中的可靠性进行评估。集成电路可靠性工作者的主要任务可靠性定义中“规定的时间”即常说的“寿命”。根据国际通用标准，常用电子产品的寿命必须大于10年。显然，我们不可能将一个产品放在正常条件下运集成电路可靠性介绍行10年再来判断这个产品是否有可靠性问题。可靠性评估采用“加速寿命测试”(Accelerated Life Test, ALT)。把样品放在高电压、大电流、高湿度、高温、较大气压等条件下进行测试，然后根据样品的失效机理和模型来推算产品在正常条件下的寿命。通常的测试时间在几秒到几百小时之内。所以准确评估集成产品的可靠性，是可靠性工作者一个最重要的任务。当测试结果表明某一产品不能满足设定的可靠性目标，我们就要和产品设计、制程开发、产品生产部门一起来改善产品的可靠性，这也是可靠性工作者的另一重要职责。当产品生产中发生问题时，对产品的可靠性风险评估是可靠性工作者的第三个重要使命。为了达成这三项使命，我们必须完成以下6个具体工作： 1）研究理解产品失效机理和寿命推算模型； 2）设计和优化测试结构；

集成电路封装和可靠性Chapter2-1-芯片互连技术

1 Chapter 2 Chip Level Interconnection 芯片互连技术集成电路封装测试与可靠性

UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )

软件可靠性设计与分析

软件可靠性分析与设计软件可靠性分析与设计软件可靠性分析与设计的原因?软件在使用中发生失效(不可靠会导致任务的失败,甚至导致灾难性的后果。因此,应在软件设计过程中,对可能发生的失效进行分析,采取必要的措施避免将引起失效的缺陷引入软件,为失效纠正措施的制定提供依据,同时为避免类似问题的发生提供借鉴。 ?这些工作将会大大提高使用中软件的可靠性,减少由于软件失效带来的各种损失。 Myers 设计原则 Myers 专家提出了在可靠性设计中必须遵循的两个原则: ?控制程序的复杂程度

–使系统中的各个模块具有最大的独立性 –使程序具有合理的层次结构 –当模块或单元之间的相互作用无法避免时,务必使其联系尽量简单, 以防止在模块和单元之间产生未知的边际效应 ?是与用户保持紧密联系软件可靠性设计 ?软件可靠性设计的实质是在常规的软件设计中,应用各种必须的方法和技术,使程序设计在兼顾用户的各种需求时, 全面满足软件的可靠性要求。 ?软件的可靠性设计应和软件的常规设计紧密地结合,贯穿于常规设计过程的始终。?这里所指的设计是广义的设计, 它包括了从需求分析开始, 直至实现的全过程。软件可靠性设计的四种类型

软件避错设计 ?避错设计是使软件产品在设计过程中,不发生错误或少发生错误的一种设计方法。的设计原则是控制和减少程序的复杂性。 ?体现了以预防为主的思想,软件可靠性设计的首要方法 ?各个阶段都要进行避错 ?从开发方法、工具等多处着手 –避免需求错误 ?深入研究用户的需求(用户申明的和未申明的 ?用户早期介入, 如采用原型技术 –选择好的开发方法

?结构化方法:包括分析、设计、实现 ?面向对象的方法:包括分析、设计、实现 ?基于部件的开发方法(COMPONENT BASED ?快速原型法软件避错设计准则 ? (1模块化与模块独立 –假设函数C(X定义了问题X 的复杂性, 函数E(X定义了求解问题X 需要花费的工作量(按时间计,对于问题P1和问题P2, 如果C(P1>C(P2,则有 E(P1> E(P2。 –人类求解问题的实践同时又揭示了另一个有趣的性质:(P1+P2>C(P1 +C(P2 –由上面三个式子可得:E(P1+ P2> E(P1+E(P2?这个结论导致所谓的“分治法” ----将一个复杂问题分割成若干个可管理的小问题后更易于求解,模块化正是以此为据。 ?模块的独立程序可以由两个定性标准度量,这两个标准分别称为内聚和耦合。耦合衡量不同模块彼此间互相依赖的紧密程度。内聚衡量一个模块内部各个元素彼此结合的紧密程度。软件避错设计准则 ? (2抽象和逐步求精 –抽象是抽出事物的本质特性而暂时不考虑它们的细节 ?举例

集成电路的工作原理及可靠性分析

集成电路的工作原理及可靠性分析工作报告》中提到“推动集成电路、第五代移动通信、飞机发动机、新能源汽车、新材料等产业发展”，这无疑是把集成电路产业发展放在国家实体经济建设发展中的首要位置之一。我相信集成电路产业在国家的大力支持下，产业发展趋势在国内将快速增长。而且国家在最近几年来里相继的推出一系列支持改革政策来推进集成电路产业的快速发展。预计在到2020年期间，集成电路产业将逐步虽小与国际先进国家的之间的水平的差距，集成电路全行业的销售收入年均水平将超过20%，同行业的电子产业的发展能力也得到大的提高;而且在一些核心企业中一些核心的基础零件40%达到自给自足，逐步摆脱电子产业核心技术受限于外国的局面。在航空航天装备、通信设备等产业中急需的核心电子元器）和关键材料的研发都得到国家大力的支持和推广应用。在集成电路产业中，坚持研发新型的、先进制程工艺技术是未来集成电路产业的的发展方向，而实际中各种各样的加工制程工艺特点又个不相同，先进制造工艺和传统制造工艺灵活运用于不同的产品，中国集成电路产业在未来的发展之路任重道远。参考文献 [1]栗晶晶，张智容，集成电路的现状及其发展趋势[J].科学论坛，2014. [2]张汝京等，纳米集成电路制造工艺[M].清华大学出版社，2014. [3]孙肖子.张健康.专用集成电路设计基础[M].西安电子科技大学出版社，2011. [4]王阳元，集成电路工艺基础[M].清华大学出版社，1991. [5]迪建，中国集成电路产业发展机遇与挑战[J].集成电路应用，2015. [6]俞建风，陈翔，杨雪瑛，我国集成电路测试技术现状及发展策略[J].中国测试，2009.

电子元器件可靠性评价与试验--概述

电子元器件可靠性评价与试验--概述一、可靠性评价电子元器件的可靠性评价是指对电子元器件产品、半成品或模拟样片(各种测试结构图形),通过各种可靠性评价方法，如可靠性试验、加速寿命试验和快速评价技术等，并运用数理统计工具和有关模拟仿真软件来评定其寿命、失效率或可靠性质量等级。同时，利用可靠性筛选技术来评价产品是否合格，剔除早期失效的不合格品。随着电子元器件可靠性的要求不断提高，电子元器件向超微型化、高集成化、多功能化方向更加迅猛的发展，对器件的可靠性评价技术日益为人们所关注。近年来，在这方面也相继取得了很多好的进展。以集成电路为例，如果沿用传统的可靠性试验来评价产品可靠性，对于集成度高、生产数量少、试验费用昂贵的器件产品，普遍感到有很大的困难。有的生产单位，开始采用加速寿命试验方法，可以缩短一些评价时间。后来，又采用晶片级可靠性(WLR) 评估技术，在生产过程中或封装前用测试结构样片进行可靠性评估，加强了生产过程的控制,使影响器件可靠性的各种因素在生产过程中得到了及时的排除和改进。最近，又开展了在研制设计阶段就开始针对产品可能存在的失效模式，在线路设计、版图设计、工艺设计和封装结构设计中进行可靠性设计，同时加强在线的可靠性质量控制，使可靠性评价技术逐渐由“输出”控制(成品控制)前移到了“输入”端的设计控制、生产过程控制，逐步建立了内建可靠性的概念，进一步实现了电子元器件的可靠性是“设计和制造进去，而不是靠筛选出来的”观念。二、 8.1.1 可靠性评价电子元器件的可靠性评价是指对电子元器件产品、半成品或模拟样片(各种测试结构图形),通过各种可靠性评价方法，如可靠性试验、加速寿命试验和快速评价技术等，并运用数理统计工具和有关模拟仿真软件来评定其寿命、失效率或可靠性质量等级。同时，利用可靠性筛选技术来评价产品是否合格，剔除早期失效的不合格品。随着电子元器件可靠性的要求不断提高，电子元器件向超微型化、高集成化、多功能化方向更加迅猛的发展，对器件的可靠性评价技术日益为人们所关注。近年来，在这方面也相继取得了很多好的进展。以集成电路为例，如果沿用传统的可靠性试验来评价产品可靠性，对于集成度高、生产数量少、试验费用昂贵的器件产品，普遍感到有很大的困难。有的生产单位，开始采用加速寿命试验方法，可以缩短一些评价时间。后来，又采用晶片级可靠性(WLR) 评估技术，在生产过程中或封装前用测试结构样片进行可靠性评估，加强了生产过程的控制,使影响器件可靠性的各种因素在生产过程中得到了及时的排除和改进。最近，又开展了在研制设计阶段就开始针对产品可能存在的失效模式，在线路设计、版图设计、工艺设计和封装结构设计中进行可靠性设计，同时加强在线的可靠性质量控制，使可靠性评价技术逐渐由“输出”控制(成品控制)前移到了“输入”端的设计控制、生产过程控制，逐步建立了内建可靠性的概念，进一步实现了电子元器件的可靠性是“设计和制造进去，而不是靠筛选出来的”观念。 8.1.2 可靠性评价技术的进展以集成电路可靠性评价技术为例。它在原有的可靠性试验、可靠性筛选、加速寿命试验等评价技术的基础上，又发展了晶片级可靠性评价方法、微电子测试结构评价方法、结构工艺质量认证评价方法、敏感参数快速评价方法、计算机辅助可靠性评价方法等。这些评价方法与传统方法相比，都有节省试验样品、缩短试验时间、减少试验费用的特点，都是为了适应当今超大规模集成电路的发展而出现的评价方法，各自都具有很强的发展潜力。下面对这些评价方法做些简要的介绍。